电子课程设计题目：数字时钟
数字时钟设计实验报告
1、设计要求：
设计一个24小时制的数字时钟。
要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。
发挥：增加闹钟功能。
2、设计方案：
由秒时钟信号发生器、计时电路和校时电路构成电路。
秒时钟信号发生器可由振荡器和分频器构成。
计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
3、电路框图：
译码器译码器译码器
时计数器(24进制)
分计数器
(60进制)
校时电路
秒信号发生器
图一数字时钟电路框图
秒计数器
(60进制)
4、电路原理图：
（一）秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。
振荡器:通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz
脉冲。
分频器:分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能
扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。其电路图如下：
图二秒脉冲信号发生器
（二）秒、分、时计时器电路设计
秒、分计数器为60进制计数器，小时计数器为24进制计数器。
60进制——秒计数器
秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下：
图三60进制--秒计数电路
60进制——分计数电路
分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计
数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给时的个位。其电路图如下：
图四60进制--分计数电路
24进制——时计数电路
来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9是产生进位，
连在十位计数器脉冲输入端CP，当十位计到2且个位计到3是经过74LS11与门产生一
个清零信号，将所有CD40110清零。其电路图如下：
S1
图五 24 进制--时计数电路
译码显示电路
译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用 以驱动 LED 七段数码管的译码器常用的有 74LS148。74LS148 是 BCD-7 段译码器/驱动 器，输出高电平有效，专用于驱动 LED 七段共阴极显示数码管。若将秒、分、时计数器 的每位输出分别送到相应七段数码管的输入端，便可以进行不同数字的显示。在译码管 输出与数码管之间串联电阻 R 作为限流电阻。其电路图如下：
图六 译码显示电路
校时电路
校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准 时间进行校时。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计 中只进行分和小时的校时。“快校时”是通过开关控制，使计数器对 1Hz 校时脉冲计数。 图中 S1 为校正用的控制开关，校时脉冲采用分频器输出的 1Hz 脉冲，当 S1 为“0”时可 以进行“快校时”。 其电路图如下：
11
74LS00
U10D
8
U10C
12
13
3
U11A
74LS00
74LS00
1HZ
9
10
U8E
1
2
S2/M2 Q2
10
11
74LS04
R3
3.3k
C1
0.01uF
+5V
GND
图七 校队电路
5、实验方法：
1、秒脉冲产生部分
采用555多谐振荡器产生1HZ频率信号，作为秒脉冲及整体电路的信号输入部分。其仿真电路图如下图所示：
图八秒脉冲发生器仿真电路
2、计数电路
电子钟计时分为小时、分钟和秒，其中小时为二十四进制，分钟和秒均为六十进制，输出可以用数码管显示，所以要求二十四进制为00000000~00100100计数，六十进制为00000000~01100000计数，并且均为8421码编码形式。
（1）小时计数——二十四进制电路仿真
用两片74LS160N（分A片、B片）设计一个一百进制的计数器，在24（00100100）处直接取出所有为1的端口，经过输入与非门74LS00D，再给两个清零端CLR。使用74LS160N异步清零功能完成二十四进制循环，计数范围为0~23。然后用七段显示译码器74LS47D将A、B 两片74LS160N的输出译码给LED数码管。仿真电路如图九所示。：
图九24进制——时计数器仿真电路
