多功能波形发生器讲解
- 格式:doc
- 大小:212.46 KB
- 文档页数:13
目录1 .设计选题及任务............................ 2.2 •相关背景以及现状的介绍 (2)2.1研究背景................................. 2..2.2国内外现状................................3.3 .系统概述及硬件简介.......................... 4.4.相关原理的概述..............................5..4.1 DAC 单元................................5..4.2 LCD单元................................ 乙.4.3 DDS 单元................................ 9..4.3.1 DDS原理分析.......................... 9.4.3.2 DDS 基本结构 (10)4.3.3 DDS 原理 (11)4.3.4 DDS技术特点 (15)5•波形发生器的软件设计 (17)5.1软件设计的原理 (17)5.2 Matlab 产生波形数据 (19)6.波形的生成结果 (21)1 .设计选题及任务设计题目:多功能波形发生器任务与要求:设计一个由Tiva c lanuchpad 控制的波形发生器。
运用其控制产生多种波形,这些波形包括方波、三角波、锯齿波、正弦波。
然后在LCD上显示波形的菜单, 通过菜单能够选择不同的波形。
基本要求:1. 产生方波、三角波、锯齿波、正弦波2. 在LCD上显示波形的菜单3. 通过菜单来实现对波形的选择。
2 .相关背景以及现状的介绍2.1研究背景任意波形发生器是一种能产生任意波形的信号源,它是近年来发展起来的一种信号发生器。
区别于早先的函数波形发生器,任意波形发生器使用到了微处理器及数模转换器等数字器件。
它不仅能完成函数波形发生器的功能产生正弦、角、锯齿等基本波形,还提供了方便的波形设置方法以便产生用户所需要的任意波形。
课题实训基于FPGA的多功能波形发生器的设计一、实训目的1.懂得利用FPGA芯片实现多种波形的产生方法2.懂得多功能波形发生器的结构组成3.懂得一种复杂FPGA电路的设计二、实训器材1.EDA实验箱1台2.微型计算机1台3.MAX+PLUSII10.2软件1套4.下载电缆1条三、实训原理设计一个多功能波形发生器。
该波形发生器能产生正弦波、方波、三角波和由用户编辑的特定形状波形。
具体要求如下:(1)具有产生正弦波、方波、三角波、锯齿波4种周期性波形的功能。
(2)用键盘输入编辑生成上述4种波形(同周期)的线性组合波形。
(3)具有波形存储功能。
(4)输出波形的频率范围为100Hz~200kHz;重复频率可调,频率步进间隔≤100Hz。
(5)输出波形幅度范围0~5V(峰-峰值),可按步进0.1V(峰-峰值)调整。
(6)具有显示输出波形的类型、重复频率(周期)和幅度的功能。
(7)用键盘或其他输入装置产生任意波形。
多功能波形发生器系统由以下四部分组成.输入部分、FPGA部分、DAC、显示部分组成。
多功能波形发生器方框图四、设计程序(参考程序)--功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波--A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成--各种波形的线形叠加输出。
--说明:SSS(前三位)和SW信号控制4种常见波形种哪种波形输出。
4种波形的频率、--幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一--个置入档位控制信号(ss)完成的(AMP的调节范围是0~5V,调节量阶为1/51V)。
--其中方波的幅度还可通过u0、d0调节输出数据的归一化幅值(AMP0)进行进一步--细调(调节量阶为1/(51*255)V)。
方波A的占空比通过zu、zp按键调节(调节--量阶1/64*T)。
系统采用内部存储器——RAM实现任意输入波形的存储,程序只支--持键盘式波形特征参数置入存储,posting 为进入任意波置入(set)、清除(clr)状态--控制信号,SSS控制存储波形的输出。
模拟电路课程设计--多用途波形发生器课程题目:多用途波形发生器一、设计目的·掌握运算放大器的工作原理。
·掌握波形产生电路组成及设计方法。
二、设计任务和要求。
1.设计制作一台能产生方波、三角波、锯齿波和正弦波的波形发生器。
;2.①输出波形频率范围为0.02Hz~20kHz且连续可调;②正弦波幅值为±10V,失真度小于2%;③方波幅值为10V;④三角波峰-峰值为20V;⑤各种波形幅值均连续可调;⑥设计电路所需的直流电源。
⑦出集成运放、二极管、电阻、电容、电位器、转换开关等全部元件的清单三、方案选择与论证。
3.1方案1:1、结构图见图1:图中共有四个主要部分: 1.正弦波发生器如图:C450%50%50% C1、C2与两个滑动变阻器构成选频网络,开始时,D2、D3与R3并联,电阻约为R3,AF>1,之后D2与D3将R3短路,AF=1,振荡产生正弦波。
2.方波与三角波发生器R4200kΩ当R8取50%时,电路振荡产生方波与三角波,否则产生矩形波与锯齿波。
波形频率有R6调节,R4可以调节波形和幅度。
C2与R9接地可以使波形减少失真。
3.电源1kΩ利用桥型整流,结合C7~C12滤波,将交流电变成直流,产生正负电源为运算放大器提供电源4.放大器R15200kΩKey=AAD549JH是高阻抗运算放大器,将产生的波形放大。
四.用到的元器件741、AD549JH运算放大器电解电容、可变电容1N4001GP、1N1204C二极管05AZ2.2稳压管TS-PQ4-10变压器220V、50Hz电阻若干五.心得通过本次课程设计,将课本所学知识联系到日常生活中,加深了我们对课本内容的认识和应用,也更让我们了解到了生活中即使是随便看得到一个光控路灯,也有着不简单的内容,让我们重新感悟,从生活中学习,着心于观察生活,才能做到不空读书,从而将生活中的所观所感融入到学习中,进而学会更多。
此外,通过团队的合作,更让我们发现了各自所学的不足,大家取长补短,互相为师,加深了对彼此的了解,增进了友谊。
555多路波形发生器是一种广泛应用于电子技术领域的信号源,它可以产生多种不同频率和幅度的波形信号。
该系统具有多种功能,如产生方波、三角波、锯齿波等,同时还可以通过外部控制实现频率和幅度可调。
下面将详细介绍555多路波形发生器的系统功能及设计原理。
一、系统功能产生多种波形555多路波形发生器可以产生方波、三角波、锯齿波等多种波形。
这些波形在电子技术领域有着广泛的应用,如测试电路性能、控制电机等。
频率和幅度可调通过外部控制,555多路波形发生器的频率和幅度可以调节。
这使得该系统具有很高的灵活性,可以根据不同的应用需求产生不同的波形信号。
多路输出555多路波形发生器具有多路输出,可以同时产生多个不同频率和幅度的波形信号。
这使得该系统在多通道应用中具有很高的优势。
稳定性好由于采用了先进的电路设计和制造工艺,555多路波形发生器的稳定性非常好。
即使在长时间工作或恶劣环境下,也能保持稳定的输出性能。
二、设计原理电路组成555多路波形发生器主要由以下几个部分组成:触发器、比较器、放电管、电阻和电容等。
这些元件通过电路连接,形成了一个完整的信号发生器。
工作原理当触发器接收到一个外部信号时,会触发比较器产生一个脉冲信号。
这个脉冲信号通过放电管和电阻电容网络,产生一个具有特定频率和幅度的波形信号。
同时,通过外部控制,可以调节比较器的阈值电压,从而改变波形信号的频率和幅度。
波形生成通过调整放电管和电阻电容网络的参数,可以生成方波、三角波、锯齿波等多种波形。
具体来说,当放电管导通时,电容通过放电管放电,产生一个下降沿;当放电管截止时,电容通过电阻充电,产生一个上升沿。
通过调整放电管和电阻的参数,可以改变上升沿和下降沿的斜率,从而生成不同的波形。
频率和幅度调节通过外部控制,可以调节比较器的阈值电压,从而改变波形信号的频率和幅度。
具体来说,当阈值电压升高时,比较器产生的脉冲信号频率降低;当阈值电压降低时,比较器产生的脉冲信号频率升高。
基于51系列单片机的多功能波形发生器及特定波形幅值调节概述:随着科技的不断进步,波形发生器在各种测量、调试和实验中发挥着重要的作用。
本文将介绍一种基于51系列单片机的多功能波形发生器,并且可以对特定波形的幅值进行调节。
设计原理:本波形发生器采用51系列单片机作为核心控制器,并通过DAC芯片将数字信号转换为模拟信号输出。
通过LCD显示模块显示当前所选的波形类型和幅值,并通过按键来切换和调节相应的参数。
主要功能:1.多波形输出:本波形发生器可以输出多种波形,如正弦波、方波、三角波、锯齿波等。
用户可以通过按键选择所需的波形类型。
2.幅值调节:本波形发生器还可以根据用户的需求,对特定波形的幅值进行调节。
3.频率调节:用户可以通过按键来调节波形的频率,以满足不同的实验需求。
4.输出控制:用户可以通过按键选择启用或停用输出信号。
硬件设计:1.单片机控制电路:使用51系列单片机作为核心控制器,通过控制IO口的状态来实现波形选择和参数调节。
2.DAC芯片:将单片机输出的数字信号转换为模拟信号,实现波形的输出。
3.LCD显示模块:用于显示当前所选的波形类型和幅值。
4.按键模块:用于选择波形类型、调节幅值和频率等参数。
5.输出控制电路:通过控制开关,使得输出信号可以被启用或停用。
软件设计:1.系统初始化:包括设置IO口的状态、初始化LCD显示模块、初始化按键模块等。
2.波形选择:通过按键选择所需的波形类型,并将相应的参数传递给DAC芯片。
3.幅值调节:根据用户的需求,通过按键调节特定波形的幅值,并通过DAC芯片实现相应的调节。
4.频率调节:通过按键调节波形的频率,并通过定时器来实现相应的调节。
5.输出控制:根据用户选择的开关状态,控制输出信号的启用或停用。
总结:基于51系列单片机的多功能波形发生器及特定波形幅值调节是一种灵活、实用的设计方案。
它可以满足各种不同波形的输出需求,并且可以根据用户的需求对波形的幅值进行调节。
一、幅度频率可调锯齿波发生器设计方案论证1.1幅度频率可调锯齿波发生器的应用意义在电子工程、通信工程、自动控制、遥测控制、测量仪器、仪表和计算机等技术领域,经常需要用到锯齿波形发生器。
随着集成电路的迅速发展,用集成电路可很方便地构成锯齿波形发生器,其波形质量、幅度和频率稳定性等都能达到较高的性能指标。
锯齿波和正弦波、矩形波、三角波是常用的基本测试信号。
此外,如在示波器、电视机等仪器中,为了使电子按照一定规律运动,以利用荧光屏显示图像,常用到锯齿波产生器作为时基电路。
例如,要在示波器荧光屏上不失真地观察到被测信号波形,要求在水平偏转板加上随时间作线性变化的电压——锯齿波电压,使电子束沿水平方向匀速搜索荧光屏。
而电视机中显像管荧光屏上的光点,是靠磁场变化进行偏转的,所以需要要用锯齿波电流来控制。
因此,锯齿波在实际中有广泛的应用。
1.2幅度频率可调锯齿波发生器设计的要求及技术指标设计要求:l.任务要求运用集成运算放大器为主要器件,设计—个锯齿波产生电路。
2.性能指标要求:(1)在控制开关的作用下,能实现单周期扫描、间歇扫描、连续扫描和停止扫描控制功能(2)具有输出幅度调节、直流偏置调节和扫描周期调节功能;(3)输出幅度在正负10V范围内可调.线性度优于0.01%。
3.设计与测试按任务要求,设计电路,计算参数,选择元器件。
根据所设计的电路和所选择的元器件制板,焊接安装电路,并按照调试步骤进行调试。
逐步排除故障最终达到设计要求4. 成果要求(1)课程设计说明书一本。
要求:内容完整,图表完备,字迹工整,条理清晰,分析有据(2)计算机图纸两张(原理图和PCB图)要求:布局合理,清晰完整,图形大小合适,图形和符号要规范。
(3)所用元器件清单(4)电路仿真和实体—套。
1.3设计方案论证幅度频率可调锯齿波发生器电路可由集成运放构成,也可以由集成函数发生器8038构成,还可以由555定时芯片构成的自举电路产生。
本次设计采用的是集成运放构成的电路。
555多路波形发生器的系统功能及设计原理-回复波形发生器是电子技术领域中常见的一种测试和信号处理设备。
而555多路波形发生器则是根据555定时器的工作原理设计出的一种具有多路波形输出功能的设备。
本文将详细介绍555多路波形发生器的系统功能和设计原理。
一、系统功能:555多路波形发生器是一种可以同时生成多个不同波形的设备。
它的系统功能主要包括以下几个方面:1. 多路波形输出功能:555多路波形发生器通常具有多个独立的波形输出通道,可以同时输出多个不同波形,如正弦波、方波、锯齿波等。
每个通道可以独立设置频率、幅度、相位等参数。
2. 调节参数功能:555多路波形发生器通过一些调节按钮或旋钮,可以实现对波形的频率、幅度、相位等参数的调节,用户可以根据需要灵活地改变波形的特性。
3. 波形模拟功能:555多路波形发生器通常还具有波形模拟功能,可以模拟各种实际应用场景下的波形信号,如音频信号、视频信号等。
4. 同步输出功能:555多路波形发生器可以将多个输出通道的波形信号进行同步,保证它们在时间上的一致性,适用于一些对波形同步要求较高的应用。
5. 外部控制功能:555多路波形发生器通常还具备外部控制功能,可以通过外部信号或触发器对其进行控制,从而实现更复杂、更高级的波形变换或合成。
二、设计原理:555多路波形发生器的设计基于555定时器的工作原理。
555定时器是一种经典的集成电路器件,具有稳定的工作性能和广泛的应用领域。
下面将介绍555多路波形发生器的设计原理的基本步骤:1. 选取合适的外部元件:555定时器需要搭配外部元件才能实现波形的生成。
在设计555多路波形发生器时,首先需要选择合适的外部元件,如电容、电阻等,以满足所需波形的频率、幅度等特性。
2. 连接电路图:根据所选外部元件的特性和波形发生的要求,通过连接适当的电路图,将555定时器与外部元件相连。
根据所需生成的多个波形通道,可以设置相应的电路分支。
课程设计题目多功能波形发生器地设计学院信息工程学院专业班级姓名指导教师年月日摘要 (2)Abstract (3)多功能波形发生器地设计 (4)1.课题简介 (5)1.1 课设目地 (5)1.2课设要求 (5)2设计方案 (7)2.1方案选择 (7)2.2 设计原理 (7)2.3设计流程 (8)3仿真结果 (13)3.1编译警告 (13)3.2编译结果 (14)3.3建立仿真文件 (14)3.4仿真结果 (16)3.5 RTL视图 (17)4程序分析 (19)4.1VHDL语言分析 (19)4.2主要函数语句分析 (19)5小结 (21)6参考文献 (22)7附录源程序代码 (23)摘要多功能信号发生器已成为现代测试领域应用最为广泛地通用仪器之一,代表了信号源地发展方向.直接数字频率合成(DDS)是二十世纪七十年代初提出地一种全数字地频率合成技术,其查表合成波形地方法可以满足产生任意波形地要求.由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能地特性,能有效地实现DDS技术,极大地提高函数发生器地性能,降低生产成本.本文首先介绍了函数信号发生器地研究背景和DDS地理论.然后详尽地叙述了利用VHDL语言描述DDS模块地设计过程,以及设计过程中应注意地问题.文中详细地介绍了多种信号地发生理论、实现方法、实现过程、部分VHDL代码以及利用Quartus仿真地结果.文中还介绍了Altera公司地DE2多媒体开发平台地部分功能及使用,并最终利用DE2平台完成了多功能信号发生器地大部分功能.包括由LCD显示和按键输入构成地人机界面和多种信号地发生.数字模拟转换器是BURR-BROWN公司生产地DAC902.该信号发生器能输出8种不同地信号,并且能对输出信号地频率、相位以及调制信号地频率进行修改设定.关键词:VHDL D/A接口AbstractMulti function signal generator has become the most widely used in modern testing field of general instrument, and has represented one of the development direction of the source. Direct digital frequency synthesis (DDS) is a totaly digital frequency synthesis technology, which been put forward in the early 1970s. Using a look-up table method to synthetic waveform, it can satisfy any requirement of waveform produce. Due to the field programmable gates array (FPGA) with high integrity, high speed, and large storage properties, it can realize the DDS technology effectively, increase signal generator’s performance and reduce production costs.Firstly, this article introduced the function signal generator of the research background and DDS theory. Then, it described how to design a DDS module by VHDL, and introduced various signal occurs theory, method and the implementation process, VHDL code and simulation results.This paper also introduces the function of DE2 multimedia development platform, and completed most of the functions of multi-function signal generator on DE2 platform finally. Including the occurrence of multiple signal and the man-machine interface which composed by LCD display and key input. Digital-to-analog converters is DAC902, which produced by company BURR-BROWN.This signal generator can output eight different kinds of signals, and the frequency of the output signal, phase and modulation frequency signal also can be modifyed. Keywords: VHDL D/A Interface多功能波形发生器地设计信号发生器又称信号源或振荡器,在生产实践和科技领域中有着广泛地应用.它能够产生多种波形,如三角波、锯齿波、矩形波(含方波)、正弦波等,在电路实验和设备检测中具有十分广泛地用途.例如在通信、广播、电视系统中,都需要射频(高频)发射,这里地射频波就是载波,把音频(低频)、视频信号或脉冲信号运载出去,就需要能够产生高频地振荡器.在工业、农业、生物医学等领域内,如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等,都需要功率或大或小、频率或高或低地信号发生器.传统地信号发生器主要有两类:正弦波和脉冲波信号发生器,而函数发生器介于两类之间.它能够提供正弦波、锯齿波、方波、三角波等几种常用标准波形,产生其它波形时,需要采用较复杂地电路和机电结合地方法.这个时期地波形发生器多采用模拟电子技术,但是模拟器件构成地电路存在着尺寸大、价格贵、功耗大等缺点.而且要产生地信号波形越复杂,则电路结构也会越复杂.同时还有两个突出问题,一是通过电位器地调节来实现输出频率地调节,因此很难将频率调到某一固定值;二是脉冲地占空比不可调节.现代科学技术地飞速发展对信号源提出了越来越高地要求.这些要求主要表现在高分辨率、高输出频率、任意波形等方面.此时传统地信号发生器已经无法满足要求.直接数字频率合成(Direct Digital Synthesizer简称DDS)技术是一种新地全数字地频率合成原理,它从相位地角度出发直接合成所需波形.这种技术由美国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出,但限于当时地技术和工艺水平,DDS技术仅仅在理论上进行了一些探讨,而没有应用到实际中去.但是随着电子技术地飞速发展,微处理器性能大幅提高,高速地D/A以及随机存储器大量涌现,DDS技术已经变得很容易实现.它已广泛应用于通讯、雷达、遥控测试、电子对抗以及现代化地仪器仪表工业等许多领域.将其与简单电路相结合就可以精确模拟仿真各种信号.不论是在生产、实验还是在科研与教案上,多功能信号发生器都是用于仿真实验地最佳工具.随着我国经济和科技地发展,对相应地测试仪器和测试手段也提出了更高地要求,多功能信号生器己成为测试仪器中至关重要地一类,因此开发多功能信号发生器具有重大意义.1.课题简介1.1 课设目地(1)懂得多功能波形发生器地结构组成(2)懂得利用FPGA芯片实现多种波形地产生方法(3)懂得一种复杂FPGA电路地设计1.2课设要求设计一个多功能波形发生器.该波形发生器能产生正弦波、方波、三角波和由用户编辑地特定形状波形.具体要求如下:(1)具有产生正弦波、方波、三角波、锯齿波4种周期性波形地功能.(2)用键盘输入编辑生成上述4种波形(同周期)地线性组合波形.(3)具有波形存储功能.(4)输出波形地频率范围为100Hz~200kHz;重复频率可调,频率步进间隔≤100Hz. (5)输出波形幅度范围0~5V(峰-峰值),可按步进0.1V(峰-峰值)调整.(6)具有显示输出波形地类型、重复频率(周期)和幅度地功能.(7)用键盘或其他输入装置产生任意波形.多功能波形发生器系统由以下四部分组成:输入部分、FPGA部分、DAC、显示部分组成.图1 多功能波形发生器系统框图1.3课设工具本次设计是基于Altera公司地QuartusII软件.Quartus II 是Altera公司地综合性PLD开发软件,支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式,内嵌自有地综合器以及仿真器,可以完成从设计输入到硬件配置地完整PLD设计流程.QuartusII支持Altera地IP核,包含了LPM/MegaFuction宏功能模块库,使用它,可以简化设计地复杂性,加快设计速度.QuartusII平台支持一个工作组环境下地设计要求,其中包括支持基于Internet地协作设计.此外,QuartusII通过和DSP Builder工具与Matlab/SIMULINK相结合,可以方便地实现各种DSP应用系统;支持Altera地片上可编程系统开发,集系统级设计、嵌入式软件设计、可编程逻辑设计于一体,是一种综性地开发平台.2设计方案2.1方案选择1、模拟锁相环实现模拟锁相环技术是一项比较成熟地技术.应用模拟锁相环,可将基准频率倍频,或分频得到所需地频率,且调节精度可以做到相当高、稳定性也比较好.但模拟锁相环模拟电路复杂,不易调节,成本较高,且由于受模拟器件地影响,波形变换调节时间较长,输出波形地毛刺较多,因此模拟锁相环实现在低频(0~500KHz)信号发生系统中不是很好地方案.2、直接数字频率合成实现直接数字频率合成(DDFS)技术是经典地数字频率合成技术.由于数字量地可操作性远远高于模拟量,采用DDFS地优点在于频率精度高、波形调节方便、且输出波形毛刺少等.基于单片机地数字波形发生系统受单片机指令频率地限制,输出波形频率较低,而基于FPGA地波形发生系统就不存在这样地问题,其输出频带较单片机实现有很大地展宽.本系统设计选定以FPGA作为系统控制核心地直接数字频率合成实现方案.2.2 设计原理采用DDS技术可以很方便地产生各种高质量地波形.DDS技术是从相位概念出发之结合成所需要波形地一种频率合成技术.以正弦波为例,首先要按照一定地采样点数将正弦波形一个周期地数据信息存于ROM表中,表中包含着一个周期正弦波地数字幅度信息,每个地址对应正弦波中0到360度范围内地一个相位点地幅度值,查找表时即是把输入地地址相位信息映射成正弦波幅度地数字量信号,通过设置地输出端口输出.在实物设计中,可以使用D/A接口来实现波形信号地输出.为简化设计过程,本设计并未采用DDS技术,而是采用描点输出地方式,实现波形发生器地设计.程序中设置一个波形地起始点,经过比较、计算得出波形地其他数值,将这些点依次连续输出,从而实现波形地仿真.以递增锯齿波为例,首先定义初始点为tmp=“00000000”;在时钟上升沿到来时,执行tmp<=tmp+1。
____考试序列号通识教育课程论文课程设计名称发生器能多功波形课程名称 EDA技术课程设计学院物理学院专业班级学号姓名20 15 年1月17日概述函数信号发生器是一种能够产生多种波形,如三角波、锯齿波、矩形波(含方波)、正弦波等波形的电路。
函数信号发生器在电路实验和设备检测中具有十分广泛的用途。
现在我们通过对函数信号发生器的原理以及构成设计一个能变换出三角波、正弦波、方波的简易发生器。
本设计采用FPGA来设计制作多功能信号发生器。
在实验室用EDA完成设计并进行引脚锁定下载连接用II Logic SignalTapAnalyer调试。
一、设计原理本设计由信号产生,信号选择,信号控制输出三大模块组合而成。
其中信号产生模块有:三角波模块、方波模块、正弦波模块。
本设计采用K0~K2这三个按键为信号选择开关,选择信号产生模块输出的信号。
其控制模块(SIG_CONTROL)图1.信号发生器结构框图二、设计原理概述正弦信号的发生器各一个,三角波信号、(1) 函数信号发生器的结构:方波信号、数据选择器。
(2) VHDL 顶层设计。
(3)SignalTap的仿真分析。
II Logic Analyer三个波形数据由三个,通过外加按键控制波形输出中实现,FPGA顶层文件在(4) 信号发生模块(delta—三角波、—方波、sin—正弦波)提供,信号发square生器时钟由实验箱提供。
三、设计步骤(1)三角波、方波和正弦波源文件的编写并把VHDL程序转换成原理图。
(2) 数据选择器的源文件编写,并把VHDL程序转换成原理图。
(3) 用原理图完成函数发生器的设计。
(4) 编译完成后,建立 SingnalTap‖的工程文件。
(5) 锁定引脚,下载连接。
(6) 运行程序并观察结果。
(7)记录数据完成报告。
四、软件设计流程及源程序代码4.1 软件设计流程:1.设计原理图。
2.分别编写各函数发生器,数据选择器的程序,并作为低层文件。
3.建顶层文件,并调用底层文件,定义信号量进行列话语句。
4.生成实验原理电路图。
1.三角波程序及其原理图LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY delta ISport(clk,clrn:IN STD_LOGIC;q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END delta;ARCHITECTURE a OF delta ISBEGINPROCESS(clk,clrn)V ARIABLE tmp:STD_LOGIC_VECTOR(7 DOWNTO 0);V ARIABLE f:STD_LOGIC;BEGINIF clrn='0' THEN tmp:=ELSIF clk'EVENT AND clk='1' THENIF f='0' THENIF tmp=I11110 THEN tmp:=I11111; f:='1';ELSE tmp:=tmp+1;END IF;ELSEIF tmp = tmp:=ELSE tmp:=tmp-1;END IF;END IF;END IF;q<=tmp;END PROCESS;END a;原理图如下:图2.三角波信号发生器原理图2.方波程序及其原理图LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY square ISPORT(clk,clrn: IN STD_LOGIC;q: OUT STD_LOGIC_VECTOR(7 downto 0));END square;ARCHITECTURE a OF square ISSIGNAL f: STD_LOGIC;BEGINPROCESS(clk, clrn)V ARIABLE tmp:STD_LOGIC_VECTOR(7 downto 0);BEGINIF clrn='0' THEN tmp:=ELSE IF clk'event and clk='1' THENIF tmp=I11111 THEN tmp:=ELSE tmp:=tmp+1;END IF;IF tmp<@00000 THEN f<='1';ELSE f<='0';END IF;END IF;END IF;END PROCESS;PROCESS(clk,f)BEGINIF clk'event and clk='1' THENIF f='1' THEN q<=I11111;ELSE q<=END IF;END PROCESS;END a;原理图如下:图3.方波信号发生器原理图3.正弦波程序及其原理图LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY sin ISPORT (clk,clrn:IN STD_LOGIC;q:OUT INTEGER RANGE 255 DOWNTO 0);END sin;ARCHITECTURE A OF sin ISBEGINPROCESS(clk,clrn)V ARIABLE tmp:INTEGER RANGE 63 DOWNTO 0;BEGINIF clrn='0' THEN q<=0 ;tmp:=0;ELSEIF clk'EVENT AND clk='1' THENtmp:=tmp+1;END IF; IF tmp=63 THEN tmp:=0;ELSECASE TMP ISWHEN 00=>q<=255; WHEN 01=>q<=254; WHEN 02=>q<=252; WHEN 03=>q<=249; WHEN 04=>q<=245; WHEN 05=>q<=239; WHEN 06=>q<=233; WHEN 07=>q<=225; WHEN 08=>q<=217; WHEN 09=>q<=207; WHEN 10=>q<=197; WHEN 11=>q<=186; WHEN 12=>q<=174; WHEN 13=>q<=162; WHEN 14=>q<=150; WHEN 15=>q<=137; WHEN 16=>q<=124; WHEN 17=>q<=112; WHEN 18=>q<=99; WHEN 19=>q<=87; WHEN 20=>q<=75; WHEN 21=>q<=64; WHEN 22=>q<=53; WHEN 23=>q<=43; WHEN 24=>q<=34; WHEN 25=>q<=26; WHEN 26=>q<=19; WHEN 27=>q<=13; WHEN 28=>q<=8; WHEN 29=>q<=4; WHEN 30=>q<=1; WHEN 31=>q<=0; WHEN 32=>q<=0; WHEN 33=>q<=1; WHEN 34=>q<=4; WHEN 35=>q<=8; WHEN 36=>q<=13; WHEN 37=>q<=19; WHEN 38=>q<=26; WHEN 39=>q<=34; WHEN 40=>q<=43; WHEN 41=>q<=53; WHEN 42=>q<=64; WHEN 43=>q<=75; WHEN 44=>q<=87; WHEN 45=>q<=99; WHEN 46=>q<=112; WHEN 47=>q<=124; WHEN 48=>q<=137; WHEN 49=>q<=150; WHEN 50=>q<=162; WHEN 51=>q<=174; WHEN 52=>q<=186; WHEN 53=>q<=197; WHEN 54=>q<=207; WHEN 55=>q<=217; WHEN 56=>q<=225; WHEN 57=>q<=233; WHEN 58=>q<=239; WHEN 59=>q<=245; WHEN 60=>q<=249; WHEN 61=>q<=252; WHEN 62=>q<=254; WHEN 63=>q<=255;WHEN OTHERS=>NULL;END CASE;END IF;END IF;END PROCESS;END a;原理图如下:正弦波信号发生器原理图4.图4.数据选择器程序及其原理图LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY sig_control ISPORT(delta,square,sin:IN STD_LOGIC;d0,d1,d2:IN STD_LOGIC_VECTOR(7 DOWNTO 0);q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END sig_control;ARCHITECTURE behave OF sig_control ISSIGNAL sel:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGINsel<=delta&square&sin;PROCESS(sel)BEGINCASE sel ISWHEN@=>q<=d0;WHEN=>q<=d1;WHEN=>q<=d2;WHEN OTHERS=>NULL;END CASE;END PROCESS;END behave;原理图如下:数据选择器原理图5.图4.3信号发生器的顶层文件原理图由三个函数信号发生器以及数据选择器设计实验顶层文件原理图,如图6示图6.函数信号发生器顶层文件原理图五、信号发生器的时序仿真与硬件测试5.1仿真与测试流程1.各模块时序仿真结果。