DSP的乘法器

DSP概念DSP有两个含义:其一是Digital Signal Processing，即数字信号处理的缩写，是指数字信号处理的理论和方法;其二是Digital Signal Processor，即数字信号处理器的缩写，是指用于数字信号处理的可编程微处理器。

随着数字信号处理技术和集成电路技术的飞速发展，以及数字系统的显著优越性，DSP 技术已广泛地被应用，则实时数字信号处理也成为现实。

DSP芯片实际上就是一种单片机，是集成高速的乘法器，具有多组内部总线，能够进行快速乘法和加法运算，适用于数字信号处理的高速、高位单片计算机，因此有时也被称为单片数字信号处理器。

与通用的CPU和微控制器(MCU)相比，DSP处理器在结构上采用了许多的专门技术和措施。

下面就简要介绍DSP的特点1371:(1)DSP器件采用改进的哈佛结构，程序代码和数据的存储空间分开，允许同时存取程序和数据，即哈佛结构(Harvard Architecture )。

(2)DSP处理器采用多总线结构，即使用两类(程序总线、数据总线)六组总线，包括程序地址总线、程序读总线、数据写地址总线、数据读地址总线、程序读总线、数据读总线。

和哈佛结构配合，大大提高了系统的速度。

(3)DSP芯片广泛采用流水线技术，增强了处理器的处理能力。

计算机在执行一条指令时，总要经过取指、译码、取数、执行运算等步骤，需要若干个时钟周期才能完成。

流水线技术是指将各指令的各个步骤重叠来执行，即第一条指令取指后，译码时，第二条指令取指，第一条指令取指译码后，取数时，第二条指令译码，第三条指令取指……依次类推。

(4)DSP芯片内置高速人硬件乘法器，增强的多级流水线，使DSP器件具有高速的数据运算能力。

(5)DSP采用了适合于数字信号处理的寻址方式和指令，进一步减小了数字信号处理的时间。

DSP 芯片介绍1 什么是DSP 芯片DSP 芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。

DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP 指令，可以用来快速地实现各种数字信号处理算法。

根据数字信号处理的要求，DSP芯片一般具有如下的一些主要特点：（1）在一个指令周期内可完成一次乘法和一次加法。

（2）程序和数据空间分开，可以同时访问指令和数据。

（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问。

（4）具有低开销或无开销循环及跳转的硬件支持。

（5）快速的中断处理和硬件I/O支持。

（6）具有在单周期内操作的多个硬件地址产生器。

（7）可以并行执行多个操作。

（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。

与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。

2 DSP芯片的发展世界上第一个单片DSP 芯片是1978年AMI 公司宣布的S2811，1979年美国Iintel 公司发布的商用可编程期间2920是DSP 芯片的一个主要里程碑。

这两种芯片内部都没有现代DSP 芯片所必须的单周期芯片。

1980年。

日本NEC 公司推出的μPD7720是第一个具有乘法器的商用DSP 芯片。

第一个采用CMOS 工艺生产浮点DSP 芯片的是日本的Hitachi 公司，它于1982年推出了浮点DSP 芯片。

1983年，日本的Fujitsu 公司推出的MB8764，其指令周期为120ns ，且具有双内部总线，从而处理的吞吐量发生了一个大的飞跃。

而第一个高性能的浮点DSP 芯片应是AT&T公司于1984年推出的DSP32。

在这么多的DSP 芯片种类中，最成功的是美国德克萨斯仪器公司（Texas Instruments，简称TI）的一系列产品。

TI公司灾982年成功推出启迪一代DSP 芯片TMS32010及其系列产品TMS32011、TMS32C10/C14/C15/C16/C17等，之后相继推出了第二代DSP 芯片TMS32020、TMS320C25/C26/C28，第三代DSP 芯片TMS32C30/C31/C32，第四代DSP 芯片TMS32C40/C44，第五代DSP 芯片TMS32C50/C51/C52/C53以及集多个DSP 于一体的高性能DSP 芯片TMS32C80/C82等。

数的标定及Q值确定
数的标定即由程序员来确定1个数的小数点处于16位数的哪一位。 S表示法
数标定的方法 Q表示法
Q值得确定（Q0-Q15）
从表3.1可以看出，同样一个16位数， 若小数点设定的位置不同，它所表示 的数也就不同。 例如： 16进制数2000H＝8192，用Q0表 示 1示6进制注范意围数：不20不同0同，0H的而＝且Q0所精.2表度5示，也的不用数相Q不同15仅。表
一般的定点dsp芯片都设有溢出保护功能当溢出保护功能有效时一旦出现溢出则累加器acc的结果为最大的饱和值上溢为7fffh下溢为8001h从而达到防止溢出引起精度严重恶化的目的
定点CPU计算中的小数乘法 实现及基本原理
讲解人：吴益芬
流程
为何需要定点计算？ 数的定标及Q值确定？ 定点乘法的实现及原理？ 会出现的问题及办法？
例子：
设x = 18.4，y = 36.8，则浮点运算值 为 z =18.4×36.8 = 677.12; 根据上节，得Qx = 10，Qy = 9，Qz = 5，所以 x = 18841；y = 18841； temp = 18841L; z = (18841L*18841)>>(10+9-5) = 354983281L>>14 = 21666; 因为z的定标值为5，故定点 z = 21666 即为浮点的 z = 21666/32 = 677.08
Q越大，数值范围越小，但精度 越高；相反，Q越小，数值范围 越大，但精度就越低。
浮点数X与定点数Xq的转换
xq (int)x 2Q
x (float)xq 2Q
例子：
浮点数X=0.5，定标 Q＝15， 则定点数 Xq=[0.5×32768]=16384，[] 中表示下取整。反之，一个用 Q＝15 表示的定点数16384， 其浮点数为16384×2^(-15) ＝16384/32768=0.5

DSP原理与应用技术-考试知识点总结第一章1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。

P2图1-1-12、TMS320系列DSPs芯片的基本特点：XXX结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。

3、XXX结构：是一种将程序指令储存和数据储存分开的储存器结构。

特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。

系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。

4、TMS320系列在XXX结构之上DSPs芯片的改进：（1）允许数据存放在程序存储器中，并被算数运算指令直接使用，增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。

5、XXX结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。

6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处理2-8条指令，每条指令处于流水线的不同阶段。

解释：在4级流水线操作中。

取指令、指令译码、读操作数、执行操作可独立地处理，执行完全重叠。

在每个指令周期内，4条不同的指令都处于激活状态，每条指令处于不同的操作阶段。

7、定点DSPs芯片：定点格式工作的DSPs芯片。

浮点DSPs芯片：浮点格式工作的DSPs芯片。

（定点DSPs可以浮点运算，但是要用软件。

浮点DSPs 用硬件就可以）8、DSPs芯片的运算速度衡量标准：指令周期（执行一条指令所需时间）、MAC时间（一次乘法和加法的时间）、FFT执行时间（傅立叶运算时间）、MIPS（每秒执行百万条指令）、MOPS（每秒执行百万次操作）、MFLOPS （每秒执行百万次浮点操作）、BOPS（每秒十亿次操作）。

数字信号处理(Digital Signal Processing，简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。

20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。

数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。

随着数字信号处理技术的日益推进，DSP领域的科技成果越来越普遍的应用于音频领域并大大的推动了音频科技的进步。

一、DSP的优势数字化的音频产品必将涉及将类比信号转换成数字信号后加以传输的问题。

而在这种转换的过程中需要做大量的数学运算，因此必须选择运算快速的微处理器才能完成实时的字信号处理。

而市面上的微处理有成百上千种，各有其特色及对应的应用场合，DSP以其特有的优势更适合音频领域。

DSP具有两条内部总线，一个是数据总线，一个是程序总线；而传统的微处理器内部只有一条总线供数据传输与程序执行使用；从上面我们已经看到ModifiedHarvard架构在大量数学运算方面有着强大的优势，在DSP内部具有硬件乘法器，大量的寄存器，目前最快的可在一个指令周期内完成32bit乘32bit的指令，而传统的微处理器运算系以微代码来执行，碰到乘法运算指令时就得消耗掉好几个指令周期，加上传统的微处理器中的寄存器较少，不得不经常从外部储存器传输数据来进行运算，而DSP指令具备重新执行功能，因此在数学运算速度超越一般传统的微处理器。

归纳起来DSP具备有以下的特点：内建乘法累加器；指令管线化；多总线与存储空间；循环寻址与位重新寻址；零负荷循环运算；晶片内含存储体与存储体介面。

总地说来与通用微处理器相比，DSP微处理器（芯片）有以下优缺点DSP优点：对元件值的容限不敏感，受温度、环境等外部参与影响小；容易实现集成；VLSI；可以分时复用，共享处理器；方论文联盟便调整处理器的系数实现自适应滤波；可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等；可用于频率非常低的信号。

fpga中做乘法
FPGA中可以使用各种方法进行乘法，下面列举了几种常用的方法：
1. 逻辑门级乘法器：可以利用AND、OR、XOR等逻辑门实现简单的乘法运算。

例如，使用一系列AND运算将两个输入位相乘，再使用逻辑门将它们相加得到结果。

这种方法的优点是简单易实现，缺点是速度较慢。

2. Booth编码乘法器：Booth编码乘法器是一种基于查找表的乘法器，利用Booth编码对乘数进行编码，根据编码结果进行查表并得到部分积，再将部分积相加得到最终结果。

这种方法的优点是速度较快，缺点是复杂度较高。

3. 数字信号处理(DSP)乘法器：FPGA中通常会包含一些专门设计用于进行高速乘法运算的DSP乘法器。

这些乘法器通常具有高速、低功耗和占用较少逻辑资源等特点，非常适合在FPGA中实现乘法运算。

4. 基于硬件乘法器的乘法：某些FPGA芯片可能包含硬件乘法器，可以直接使用硬件乘法器进行乘法运算。

硬件乘法器通常具有非常高的速度和低的功耗，但会占用较多的资源。

需要根据具体的应用场景和性能要求选择适合的乘法方法。

（ｃｏｌｆＣｍ ｕｅ ｃ ｎｅ ａｉ ａ ｎｖｒｔ ｅ ｎｅＴｃｎｌ ｙ ｈ ｎ ｓａＨ ｎ ｎ４ ０７ ，Ｃ ｉ ） Ｓｈ ｏ ｏ ｏ ｐ ｔ Ｓｉ ｃ，Ｎ ｔｎ ｌＵ ｉ ｓｙｏ Ｄｆ ｓ ｅｈ ｏ ｇ ，Ｃ ａ ｇｈ ｕ ａ １０ ３ ｈｎ ｒ ｅ ｏ ｅｉ ｆ ｅ ｏ ａ
Ａｂｓｒ ｃ ： Ｉ ｒ ｅ ｔ ｍｅ ｔ ｈｅ ｅ ｕｉｅ ｎ ｓ ｎ ｅｆ ｒ ｎ ｅ， ｐｏ ｒ ａｅ ｏ ｏ ｔ ｔａ ｔ ｎ ｏｄ ｒ ｏ ｅ ｔ ｒ ｑ ｒ ｍｅ ｔ ｏ ｐ ｒｏ ｍａ ｃ ｗｅ ， ｒａ ｆ ｆ ａ ｐｏｎ ｍｕ ｔｐｉｒ ｎ ｌ ｉｔ ｌｉ ｌｅ ｉ Ｘ— Ｐ， ｔ ＤＳ ｈｅ
ａ ｃ ｉ ｃｕ ｅ ｏ ＤＳ ａ ｔ ｄ ｅ ， ａ ｄ ｔ ｅ ｃ ａ ａ ｔ ｒ ｔ ｓ ｏ ｌ ｔ ｅ ｉｓｒ ｃ ｉｎ ｅａ ｅ ｏ ｉ ｏ ｔ ｐ ｉ ｔｍｕｔ ｌ ｒ ｗ ｒ ｒ ｈｔ ｔ ｒ ｆＸ— Ｐ ｗ ｓ ｓｕ ｉ ｄ ｅ ｎ ｈ ｈ ｒｃ ｅ ｓｉ ｆａ ｌ ｈ ｎ ｔ ｔ ｓ ｒ ｌｔｄ ｔ ｔ ｆ ａ ｏｎ ｌ ｐ ｉ ｅ ｅ ｉ ｃ ｕ ｏ ｓｌ ｉ ｅ ａ ａｙ ｅ ．Ａ ｉ ｈ ｐ ｒｏ ａ ｃ ｎ ｏ ｐ ｗ ｒｆ ａ ｐ ｉ ｔ ｌｉｌ ｒ ｈ ｃ ｓ ｄ Ｂｏ ｔ ｎ ｏ ｉｇ ａｇ ｒ ｈ ａ ｄ ４ ： ｏ ｒ ｓ ｎ ｌｚ ｄ ｈ ｇ — ｅ ｆｒ ｎ ｅａ ｄ ｌｗ— ｏ ｅ ｏ ｔ ｏｎ ｔ ｉ ，ｗ ｉｈ ｕ ｅ ｏｈ ２ ｅ ｃ ｄ ｎ ｌｏ ｉ ｍ ｎ ２ ｃ ｍｐ ｅ ｓ ｍ ｌ ｍｕ ｐ ｅ ｔ ｔ ｅ ｓｒ ｃｕ ｅ ａ ｄ ａ ｏ ｔａ ４ ｓａ ｅ ｐ ｐ ｌ ｅ ｓｒ ｃｕ ｅ ｒ ｔ ｔ ｒ ｎ ｄ ｐ －ｔｇ ｉ ｅｉ ｔ ｔｒ ，ｗａ ｅ ｉｎ ｄ ａ ｄ ｉ ｌ ｍｅ ｔｄ Ｔ ｅ ｆ ａｉ ｇ ｐ ｉ ｔｍｕ ｔ ｌ ｒｗａ ｌｏ ｅ ｕ ｎ ｕ ｓ ｄ ｓｇ ｅ ｎ ｍｐ ｅ ｎ ｅ ． ｈ ｏ ｔ — ｏｎ ｌｉ ｉ ｓ ａｓ ｌ ｎ ｐｅ ｓ ｎ ｈ ｓｚ ｄ ｂ ｓｎ ｅ ｉｎ ｃ ｍｐ ｌｒ ｗｉ ．１ ｘ Ｃ ｙ ｔ ｅ ｉｅ ｙ ｕ ｉ ｇ ｄ ｓｇ ｏ ｉ ｔ ０ ３ ｔ ｅ ｈ ｍ ＭＯＳ ｔｃ ｎ ｑ ｅ ｏ ｈ ｒ — ａ ｔ ｏ ａ ｙ Ｔ ｅ ｒ ｓ ｌ ｈ ｗ ｔ ａ ｈ ｅ ｈ ｉｕ ｆ ａ ｔ ｉ ｐ ｒ ｃ ｍｐ ｎ ． ｈ ｅ ｕｔ ｓ ｏ ｈ ｔ ｔｅ ｄ ｙ ｓ ￣ ｑ ｅ ｃ ｓ５ ０ ＭＨｚ ｈ ｒ ａ ｏ ｅ ｃｒ ｕｔｉ ６ ２ ． ６ Ｉ ，ａ ｄ ｔ ｅｔ ｔｌｃｒ ｕｔｐ ｗｅ ｏ ｓ ｍｐ ｉｎ ｉ ２ ３ ２ ｅｕｎｙｉ ０ ，ｔ ｅ ａｅ ｆｔ ｉ ｉ ｓ ７５ ９ ３ ｍ ｎ ｈ ｏａ ｉ ｉ ｏ ｒｃ ｎ ｕ ｔ ｓ２ ． ４ ｍＷ ． ｈ ｃ ｘ ｃ ｏ ４

DSP通用算法介绍摘要数字信号处理（DSP）自1965年由Cooley和Tukey提出DFT（离散傅里叶变换）的高效快速算法（Fourier Transform,简称FFT）以来,已有近40年的历史。

随着计算机和信息技术的发展,数字信号处理技术已形成一门独立的学科系统。

数字信号处理作为一门独立学科是围绕着三个方面迅速发展的：理论、现实和应用。

作为数字信号理论,一般是指利用经典理论（如数字、信号与系统分析等）作为基础而形成的独特的信号处理理论,以及各种快速算法和各类滤波技术等基础理论。

由此在各个应用领域如语音与图象处理、信息的压缩与编码、信号的调制与调解、信道的辨识与均衡、各种智能控制与移动通讯等都延伸出各自的理论与技术,到目前可以说凡是用计算机来处理各类信号的场合都引用了数字信号处理的基本理论、概念和技术。

数字化技术有今天的飞速发展,是依仗于强大的软、硬件环境支撑。

作为数字信号处理的一个实际任务就是要求能够快速、高效、实时完成处理任务,这就要通过通用或专用的数字信号处理器来完成。

因此,数字信号处理器是用来完成数字信号处理任务的一个软、硬件环境和硬件平台。

就如同生活中的许多事情那样，使用DSP往往在一些小问题和具体细节上颇费周折。

然而许多DSP书籍往往专注于大的课题，但在设计基于DSP产品的过程中，大部分时间用于罗列出所必须得“小东西”。

本文包含了那些在其他DSP书籍中不曾提及的被遗忘的算法，但它们却占有如此首要的位置。

本文介绍的DSP通用算法包括逻辑运算，算术运算，系统的基本构件，线形比例缩放，正交信号处理，频率变换，信号平均，自动控制系统。

1.逻辑运算所有的DSP器件都有一套命令集，用于实现逻辑操作，包括与，和异或等等。

它们采用类似与离散逻辑门的方式进行操作，主要用于屏蔽有用的或没用的数据位，主要在位测试程序中使用。

现今的大部分处理器在传统的主要用于寄存器中左移或右移数据的逻辑操作基础上，添加了内置的位测试命令。

DSP芯片的基本结构和特征引言DSP芯片（Digital Signal Processor，数字信号处理器）是一种专用于数字信号处理任务的微处理器。

它具有高处理速度和低功耗等特点，广泛应用于音频、视频、通信、雷达、图像处理等领域。

本文将介绍DSP芯片的基本结构和特征，以便读者更好地了解和应用该技术。

1. DSP芯片的基本结构DSP芯片的基本结构通常包括三个主要部分：中央处理单元（CPU）、存储器和数字信号处理模块。

下面将详细介绍这些部分的功能和特点。

1.1 中央处理单元（CPU）中央处理单元是DSP芯片的核心，负责控制和执行指令。

它通常由一个或多个运算单元（ALU）和一个控制单元组成。

ALU负责执行算术和逻辑运算，而控制单元则负责解码和执行指令序列。

中央处理单元是DSP芯片实现高速运算的关键部分。

1.2 存储器存储器是DSP芯片的重要组成部分，用于存储程序代码、数据和中间结果。

它通常包括两种类型的存储器：指令存储器（程序存储器）和数据存储器。

指令存储器用于存储程序代码和指令，而数据存储器用于存储数据和中间结果。

存储器的大小和访问速度对DSP芯片的性能有重要影响。

1.3 数字信号处理模块数字信号处理模块是DSP芯片的核心功能模块，用于执行数字信号处理任务。

它通常包括以下几个功能单元：时钟和定时器单元、数据通路单元、乘法器和累加器（MAC）单元以及控制逻辑单元。

时钟和定时器单元用于提供时序控制和定时功能，数据通路单元用于数据传输和处理，乘法器和累加器单元用于高速乘加运算，控制逻辑单元用于控制和协调各个功能单元的操作。

2. DSP芯片的特征DSP芯片相较于通用微处理器具有一些明显的特征，下面将介绍几个主要特征。

2.1 高速运算能力DSP芯片具有高速运算能力，主要得益于其专门的运算单元和并行处理能力。

相较于通用微处理器，DSP芯片能够更快地执行算术和逻辑运算，满足实时信号处理的需求。

2.2 低功耗设计DSP芯片在设计过程中注重功耗的控制，以满足移动设备和嵌入式系统等低功耗应用的需求。

DSP专用高速乘法器的设计25卷第6期2008年6月微电子学与计算机MICROEUCTINICS&COIPUTERV o1.25No.6June2008DSP专用高速乘法器的设计李磊,何春,曾波(电子科技大学电科院,四川成都610054)摘要:介绍了一种DSP专用高速乘法器的设计方法.该乘法器采用了最优化Booth编码算法,降低了部分乘积的数目,采用WallaceTree最优化的演算法和快速超前进位加法器来进一步提高电路的运算速度.该乘法器在一个时钟周期内可以完成16位有符号/无符号二进制数乘法运算和复乘运算,在slowcomer下最高频率可达220MHz以上.本乘法器是一DSP内核的专用乘法单元,整个设计简单高效.关键词:乘法器;Booth编码算法;Wallace树形结构;快速超前进位加法器中图分类号:TN4文献标识码:A文章编号:1000—7180(2008)06—0057—03 DesignofHigh—SpeedMultiplierforDSPLILei,HEChun,ZENGI3o (ResearchInstituteofUniversityofElectronicScienceandTechnologyofChina,Chengdu 610054,China)Abstract:Describesa16×16multiplierdesignedforDSP.ItUSesoptimalBoothCoder,opti malWallaceTreeandFCLA(FastCLA).Thepmtx~sedmultipliercancomplete16bitssigned/unsignedbinarymultipli cationandComplexmultiplica—tioninonecycle.Thedesigncanworkat220MHzclockrateintheslowcomer. Keywords:multiplier;optimalBoothcoder;optimalWallaceTree;FCLA1引言在集成电路设计中,高速DSP内核的设计一直是一个难题.高速乘法器作为DSP内核的重要部件,在DSP内核的设计中至关重要.文中分析了设计乘法器所用到的算法并提供了一种DSP专用乘法器的设计方案.为了降低部分乘积的数目,采用最优化的Booth算法,使部分积的数目降至原来的一半以下.为了加速部分积的累加速度,采用WallaceTree最优化的演算法,使WallaceTree在可合成的情况下时间延迟能达到最小,再加上高速加法器(采用FCLA),所设计的乘法器在面积,速度及功率消耗方面皆有高效能的表现.文中设计的乘法器主要由Booth编码器,部分乘积产生电路Wallace树形结构和快速超前进位加法器4部分组成…1.2乘法器的结构本乘法器提供16位二进制有符号/无符号乘法收稿日期:2007—09—10运算.为了区分是有符号还是无符号数,增加了1位即第17位用于符号控制,有符号则为1,无符号则为0.无符号数的范围是0～2一1,有符号的范围是一2～2一1.乘法器的结构如图1所示[.图1乘法器的结构图在执行一次乘法运算时,首先对被乘数扩展1位符号控制位以判断是有符号数还是无符号数,然后用并行Booth编码器对乘数进行编码,根据Booth 编码输出并行生成部分积.生成所有部分乘积后需要对部分积进行符号扩展以便进行相加,然后用58微电子学与计算机2008正Wallace树形结构和快速超前进位加法器将部分积相加得到32位乘法结果.3最优化Booth编码算法在乘法器设计中大都采用改进Booth算法以减少部分积,简化电路和提高运算速度.Booth算法的原理如下:设乘数:一2B=一bn-12+∑bk2k=0/2—1=∑(62+b2一2b2k+1)2k=0/2—1=∑E2(1)k=0b一1=0(2)式中,咒是偶数,如果是奇数位的数则需要扩展1 位.根据式(2)可以知道部分积只有位数的一半,而且根据的b2+1,b2,b2一1不同,与被乘数相乘得到的部分乘积也不同.表i列出了不同的b2k+1,b2,b2一1所对应的对被乘数的操作.表1Booth算法编码操作表对上面的booth编码算法进行再处理,以得到最优化的booth编码算法.其操作过程如下:把上面的操作分解为两步,第一步,简称为”产生部分乘积”(表2),在部分积产生电路中实现;第二步,简称为“补码加1”,在Wallace树形结构中实现(表3)E3J. 最优化的Booth算法要求乘数的位数为偶数,本设计的乘数为16位,为偶数,根据Booth编码得到部分积,得到部分积后需要对部分积进行相加.由于操作数可以是有符号数也可以是无符号数,所以在相加过程中应该考虑到符号扩展以便正确相加.由于乘数为16位,所以产生的部分积有8项,扩展8个部分积且符号扩展值为s(=0～7),全部相加得到结果是32(2×7+17+1=32)位.表2改进的Booth算法编码操作表101011其他0—21—10—1其他加1加0731S=∑s∑2(3)z=Ut=2z十1O31将s=1一和∑2232—2计4qCA~(3):t=2z+167S=∑(1一)(2一22i+16)=0777=8×232一∑7232一∑22汁+∑722H=0=0i=077=7×2.+232一∑7232一∑2汁+i=0i=07∑2z川=077=(7一∑7)2.+232一∑2汁+=0i=07∑2汁i=0777=(7一∑)2.+∑2…+2+∑72216=0=0=0(4)由于结果只有低32位有效,所以计算符号扩展的和只需要计算到低32位即可.77S=∑2汁”+2+∑2汁=0i=0第6期李磊,等:DSP专用高速乘法器的设计59=∑(2+i)2Ⅲ+2+(1+70)2(5)由式(5)可以看出,对部分积进行符号扩展即将17位部分积的最高位(符号扩展位)取反(简称为“求反”),再将符号位左边1位置’1’(简称为”置1”),还要在最后结果的第17位加上1个’1’(简称为”第17位加1”).4Wallace树形结构Wallace树算法是对部分积归约的一种树形算法.本设计采用WallaceTree最优化的演算法,用CSA和高速4—2压缩器构造出图2的Wallace树形结构将部分乘积化简为2个32位的数.Wallace 树的输入有9个,其中8个为部分乘积,另一个输入信号由补码加1信号和第17位加1信号组成.高速4—2压缩器的结构图如图3所示. PPPiPiPiPiPPP|图2Wallace树形结构图3高速4—2压缩器5快速超前进位加法器和其他操作为了在设计中获得高速的速度,采用超前进位加法器,为了进一步提高速度,对关键路径进行了优化L.为了实现复乘功能,在设计中加入了控制信号和多路选择器.在控制信号的控制下实现信号的选择,来把16×16乘法器重组为两个8×8乘法器,来实现复数乘法运算.6试验数据此设计基于SMIC018CMOSIP6M工艺库在DesignCompiler下综合的结果只有73个标准单元, 在slowcorner下时钟频率可高达256MHz(时钟周期为3.9ns).后端设计布局布线的结果如图4所示,此设计tapeout后,在slowcorner时钟频率可达220MHz以上,在周期4.5ns下的时序仿真结果如图5所示.表4所示为该设计与TI的TMS320C67x 系列DSP的对比结果.图4布局布线图图5tapeout时序仿真图表4与TI的TMS320C67x系列DSP的对比结果7结束语本乘法器所采用的最优化的Booth编码算法, WallaceTree最优化的演算法是设计高性能DSP通常采用的方法,此乘法器在一个时钟周期内可以完成16×16无符号侑符号数的乘法运算和复乘运算,在slowcomer下最高频率可达220MHz以上,可满足DSP高速运算的需要.整个设计简单高效. (下转第62页)62微电子学与计算机2008正3.2加权”主色”颜色特征设在对图像进行9×9分块所得的m个分块中,第k(k=1,2,…,m)个分块的中心坐标为(z,),其中原图像中心所在的分块中心设为(XO,o),按如下过程对第2.2节提出的”主色”特征L= (Z1,,Z2,,…,Z,),进行加权处理:Stepl:计算第k(k=1,2,…,m)个分块的中心坐标为(z,)与(zo,Y o)的距离:Xk=√(z一zo)-F(一YO)Step2:确定第k(k=1,2,…,m)个分块的加权”主色”特征:上嵋.曲=声(xk)×,血Step3:对每一个分块重复Stepl,Step2过程,最后可获得图像的综合加权主色颜色特征向量:LL=(L1,,L2,_n,…,L,1ai).3.3相似度计算?设LL=(L1,,L2,,…,L,洒)和LL=(L1,,L2,,…,L,)是两个图像的综合加权颜色特征向量,图像的相似度距离为: Dis=lL.一L,1.4实验结果靠直方图以及分块主色法的检索结果5结束语基于颜色特征,并对特征进行基于HVS的加权方法,综合利用了人眼对于图像局部位置的敏感程度,增强重要局部区域特征的强度,从而提高了图像的检索精度.目前该方法所采用的加权函数还只是一种相对固定的类似标准正态分布函数,进一步将寻找一种对不同的图像局部区域具有自适应能力的加权函数势必会进一步提高图像的检索精度.参考文献:[1]SmeuldersAWM,WorringM,SantiniS,eta1.Content—basedimageretrievalattheendoftheearlyyearslJJ. IEEETransactionsOnPatternAnalysisAndMachineIn—telligence,2000,22(12):1349—1380.[2]吴成玉,邰晓英,赵杰煜.基于颜色特征的图像检索[J].计算机应用,2004(24):135—137.[3]田玉敏,林高全.基于颜色特征的彩色图像检索方法[J].西安电子科技大学学报,自然科学版,2002,29(1):43—46.[4]汪慧兰,赵海峰,罗斌.基于局部颜色空间的图像检索[J].计算机技术与发展,2006,16(1):76—79.[5]徐淑平,林福宗.基于图像中心加权特征的图像检索[J].计算机应用与软件,2006,23(2):3—5.为了验证文中所提出算法的有效性,建立了一个包含6种类型的450幅图像的图像库.采用传统作者篙介.的基于全局直方图的图像检索方法,基于分块主色宋琳琳女,硕士研究生.研究方向为图像检索技术.颜色特征图像检索和文中的基于加权主色特征图像王相海男,博士,教授,中国计算机学会高级会员.研究方检索方法对图像库进行了检索.从实验结果得出,基向为cG,CAGD,多媒体信息处理.于加权主色特征进行的检索结果要明显好于单纯依(上接第59页)参考文献:[1]刘建军,王东琳,李立健.一种新的布思编码器结构[J].微电子学与计算机,2004,21(5):73—75.[2]吴晖,张磊.一种新颖的可重组乘法器设计[J].微电子学与计算机,2004,21(9):161—163.[3]葛亮,唐志敏.一种支持无符号数的流水线乘法器[J].微电子学与计算机,2002,19(10):17—19.[4]FayezElg~ibaly.Aparallelmultiplier—accumulatorusing themodifiedboothalgorithm[J].IEEETransCircSyst—II:AnalogandDigitalSigna1.2000,47(9):902—908.作者简介:李磊男,(1982一),博士.研究方向为专用集成电路(A_SIC)和SoC的设计.何春女,(1972一),副研究员.研究方向为数字SO2和ASIC设计.曾波男,(1984一).研究方向为硬件开发,数字SoC和ASIC设计.。

数字信号处理中的乘法器数字信号处理（DSP）是一种处理数字信号的技术，可以应用于音频、视频、图像等多个领域。

乘法器是DSP中非常重要的一个组件，用于实现乘法运算。

本文将探讨数字信号处理中的乘法器的原理、应用和优化方法。

一、乘法器的原理在数字信号处理中，乘法器是一种用于计算两个数字之间乘积的设备或电路。

它是根据乘法法则进行设计，可以将一个数字信号与一个固定的系数相乘，或者将两个信号之间的相乘运算结果输出。

乘法器的工作原理是将输入信号转换为二进制形式，并使用逻辑门和触发器来实现乘法运算。

位宽越大的乘法器可以处理更高精度的信号。

二、乘法器的应用乘法器在数字信号处理中有广泛的应用，下面介绍几个典型的应用场景。

1. 滤波器设计：数字滤波器是数字信号处理中常用的一种技术，可以用于去除噪声、降低干扰等。

在滤波器设计中，乘法器用于调整滤波器的增益和频率响应，以实现所需的滤波效果。

2. 信号压缩：在某些情况下，需要将信号进行压缩以减少存储空间和传输带宽的使用。

在信号压缩中，乘法器用于将输入信号与特定系数相乘，以减小信号的动态范围并保持所需的信息。

3. 音频和视频编解码：在音频和视频编解码中，乘法器用于将输入信号与压缩算法中的相关参数相乘，以实现信号的解码或编码过程。

乘法器的优化对编解码算法的性能和效率有重要影响。

三、乘法器的优化方法乘法器在数字信号处理中起着至关重要的作用，因此优化乘法器的设计和性能非常重要。

下面介绍几种常用的乘法器优化方法。

1. 低功耗设计：在某些应用场景中，功耗是非常关键的考虑因素。

为了降低功耗，可以采用多级级联的乘法器设计，以减少电压摆幅和功耗。

此外，使用低功耗逻辑电路和功耗优化的布线策略也可以降低功耗。

2. 快速乘法算法：在某些应用中，需要高速计算乘法运算。

传统的乘法器设计可能会导致较长的运算延迟和较高的时钟频率。

为了提高乘法器的运算速度，可以采用快速乘法算法，如布斯-扩大算法和快速沃尔什变换算法。

除法
加法 定点运算
乘法
减法
定点乘法的现实及原理
设浮点乘法运算的表达式为： float x,y,z; z = xy; 假设经过统计后x的定标值为Qx，y的定标值为Qy，乘积z的定标值为 Qz，则
故定点乘法表示为： int x , y , z ; long temp; temp=(long)x z=(temp×y)>>(Qx+Qy-Qz)
Q越大，数值范围越小，但精度 越高；相反，Q越小，数值范围 越大，但精度就越低。
浮点数X与定点数Xq的转换
xq (int)x 2Q
x (float)xq 2Q
例子：
浮点数X=0.5，定标 Q＝15， 则定点数 Xq=[0.5×32768]=16384，[] 中表示下取整。反之，一个用 Q＝15 表示的定点数16384， 其浮点数为16384×2^(-15) ＝16384/32768=0.5
数的标定及Q值确定
数的标定即由程序员来确定1个数的小数点处于16位数的哪一位。 S表示法
数标定的方法 Q表示法
Q值得确定（Q0-Q15）
从表3.1可以看出，同样一个16位数， 若小数点设定的位置不同，它所表示 的数也就不同。 例如： 16进制数2000H＝8192，用Q0表 示 1示6进制注范意围数：不20不同0同，0H的而＝且Q0所精.2表度5示，也的不用数相Q不同15仅.8，则浮点运算值 为 z =18.4×36.8 = 677.12; 根据上节，得Qx = 10，Qy = 9，Qz = 5，所以 x = 18841；y = 18841； temp = 18841L; z = (18841L*18841)>>(10+9-5) = 354983281L>>14 = 21666; 因为z的定标值为5，故定点 z = 21666 即为浮点的 z = 21666/32 = 677.08

5、电源
采用高性能静态CMOS技术，供电电压为3.3V。 可用IDLE指令进入低功耗模式。
6、在片仿真接口
具有符合IEEEll49.1标准的在片仿真接口（JTAG）。
7、速度
单周期定点指令的执行时间为50ns、35ns或25ns(20MIPS，28.5MIPS， 或40MIPS)。
2.2 TMS320LF240x的总线结构
INTM：中断模式位
用来允许（INTM=0）或禁止（INTM=1）所有的可屏蔽中断。用 SETC OVM或CLRC OVM可将该位置1或清0。LST指令不影响OVM位。
DP：数据页面指针
当使用直接寻址方式时，DP存放存储器的数据页，DP与指令代 码的最低7位构成16位存储器地址。
数据存储器地址
SARAM的地址可以用于数据存储器和程序存储器。可通过软件配置 为外部存储器或内部SARAM。
SARAM在一个机器周期内只能访问一次。当CPU要求多次访问时， SARAM会向CPU提供一个未准备好的信号，然后在每个周期内执行一次 访问。
闪速存储器（Flash） 是电可擦除的、可编程的、可长期保存数据的存储器。
CPU的基本组成包括： 32位中央算术逻辑运算单元（CALU）； 32位累加器（ACC）；输入与输出数据比例移位器； 16位×16位的乘 法器（MUL）以及乘积比例移位器。
CPU功能结构图
2、输入比例部分
功能：将来自存储器的16位数据左移0~16位送往中央算术逻辑单元 （CALU）。
移位方法：左移后有使用的低位LSB填0，高位MSB填0或用符号 扩展，取决于状态寄存器ST1的符号扩展模式位SXM（D10）。 SXM=0 填0 SXM=1 符号扩展
中央算术逻辑单元

DSP的产生和发展世界上第一片DSP芯片是1978年AMI公司的S2811，1979年美国Intel公司宣布生产的商用可编程器件2920是DSP芯片的一个主要标志。

但是，这两种芯片内部都没有现代DSP芯片所必须的单周期乘法器。

1980年，日本NEC公司推出的μPD7720是第一片具有硬件乘法器的商用DSP芯片。

美国德州仪器公司(TI公司)在1982年成功推出其第一代DSP 芯片TMS32010及其系列产品。

第一个采用CMOS工艺生产浮点DSP芯片的是日本的日立（Hitachi）公司，该公司于1982年推出了浮点DSP芯片。

而第一片高性能的浮点DSP芯片是AT&T公司于1984年推出的DSP32。

飞思卡尔（Freescale）公司的前身摩托罗拉公司半导体部，1986年推出了定点处理器MC56001。

1990年推出了与IEEE浮点格式兼容的浮点DSP芯片MC96002。

到2005年，飞思卡尔公司推出了56F8300系列的定点DSP，如56F83367、56F8334等。

美国模拟器件公司(Analog Devices, 简称AD)也相继推出了一系列具有自己特点的DSP 芯片,其定点DSP 芯片有ADSP2101/2103/2105 、ASDP2111/2115 、ADSP2161/2162/2164 以及ADSP2171/2181 等。

经过30多年的不断技术创新，DSP芯片得到了突飞猛进的发展，主要表现在以下几个方面：(1) 制造工艺不断提高。

(2) 片内存储器容量不断加大。

(3) 内部结构日益完善，片内外设接口不断丰富。

(4) 处理速度不断加快。

(5) 运算精度不断提高。

(6) 开发工具更加智能化，功能也日益强大。

DSP处理器的结构和特点为了实现高速数字信号处理以及实时地进行系统控制，DSP芯片一般都采用了不同于通用CPU和MCU的特殊软硬件结构。

尽管不同公司的DSP其结构不尽相同，但是在处理器结构、指令系统等方面有许多共同点。

zynq 乘除法在嵌入式系统开发中，Zynq是一款广受欢迎的可编程逻辑器件(FPGA)与处理器系统(PS)相结合的产品。

其强大的处理能力和灵活性使其成为众多应用领域的首选。

在Zynq中，乘除法运算是常见而重要的操作，本文将介绍Zynq中乘法和除法运算的原理和应用。

一、Zynq中的乘法运算在Zynq中，乘法运算是通过DSP(Digital Signal Processing)硬件实现的，这是由于DSP硬件具有高效、低延迟的特点，非常适合于乘法运算。

DSP硬件含有乘法器，它可以用于高速乘法运算，大大提高了运算效率。

通过使用硬件来完成乘法运算，可以减少软件的负担，使系统整体性能更好。

Zynq提供了多个DSP硬件资源，因此可以同时完成多个乘法运算。

这对于需要大量乘法运算的应用来说非常重要，比如数字信号处理、图像处理等。

通过合理利用DSP资源，可以充分发挥Zynq的乘法运算能力，提升系统性能。

除了乘法器，Zynq还提供了硬件加速器来加速乘法运算。

硬件加速器是一种专门设计的电路，用于执行特定的计算任务，可以比软件实现更快速地完成运算。

通过使用硬件加速器，可以进一步提高乘法运算的效率。

二、Zynq中的除法运算与乘法运算类似，Zynq中的除法运算也可以通过硬件加速器来实现。

硬件加速器可以执行除法运算并得到精确的结果，比软件实现更高效。

Zynq的硬件加速器可以支持单精度和双精度浮点除法运算。

它可以对浮点数进行除法运算并输出精确的结果，适用于需要高精度计算的应用。

除了硬件加速器，Zynq还提供了软件库函数来实现除法运算。

软件库函数是由Xilinx提供的特定功能的软件模块，通过调用这些函数可以完成除法运算。

软件库函数对于一些简单的除法运算来说是足够的，但是在需要高效率和高精度的情况下，硬件加速器是更好的选择。

三、Zynq中乘除法运算的应用乘除法运算在嵌入式开发中广泛应用于各种领域。

以下是一些常见的应用场景：1. 数字信号处理(DSP): 在数字信号处理中，乘法和除法运算是基本操作。

DSP芯片的基本结构DSP芯片的基本结构包括：1.哈佛结构；2.流水线操作；3.专用的硬件乘法器；4.特殊的DSP指令；5.快速的指令周期。

哈佛结构哈佛结构的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。

与两个存储器相对应的是系统中设置了程序总线和数据总线，从而使数据的吞吐率提高了一倍。

由于程序和存储器在两个分开的空间中，因此取指和执行能完全重叠。

流水线与哈佛结构相关，DSP芯片广泛采用流水线以减少指令执行的时间，从而增强了处理器的处理能力。

处理器可以并行处理二到四条指令，每条指令处于流水线的不同阶段。

CLLOUT1，取指 N N-1 N-2，译码 N-1 N N-2，执行 N-2 N-1 N，专用的硬件乘法器，乘法速度越快，DSP处理器的性能越高。

由于具有专用的应用乘法器，乘法可在一个指令周期内完成。

特殊的DSP指令DSP芯片是采用特殊的指令。

快速的指令周期哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令再加上集成电路的优化设计可使DSP芯片的指令周期在200ns以下。

DSP芯片的选择方法一般而言，定点DSP芯片的价格较便宜，功耗较低，但运算精度稍低。

而浮点DSP芯片的优点是运算精度高，且C语言编程调试方便，但价格稍贵，功耗也较大。

例如TI的T MS320C2XX/C54X系列属于定点DSP芯片，低功耗和低成本是其主要的特点。

而TMS320C3X/C4X/C67X属于浮点DSP芯片，运算精度高，用C语言编程方便，开发周期短，但同时其价格和功耗也相对较高。

DSP应用系统的运算量是确定选用处理能力为多大的DSP芯片的基础。

运算量小则可以选用处理能力不是很强的DSP芯片，从而可以降低系统成本。

相反，运算量大的DSP系统则必须选用处理能力强的DSP芯片，如果DSP芯片的处理能力达不到系统要求，则必须用多个DSP芯片并行处理。

DSP实验报告———定点小数乘法实验目的1、自行安装CCS3.3版本，配置和运行CCS;2、熟悉CCS开发环境，访问读写DSP寄存器AC0-AC3，AR0-AR7，T0-T3;3、结合c5510的存储器空间分配，访问DSP的内部RAM;4、编写一个简单的定点DSP程序，计算一个式子。

实验结果CCS安装运行后如下：初始界面选择C5510simulator建立新工程；建立新汇编语言源程序文件；建立CMD文件；访问读写寄存器AC0-AC3，AR0-AR7，PC,T0-T3:计算一个简单乘加算式ASM源程序如下：.text.global startstart:MOV #0006h,AC0H;Q6MOV #0026h,AC1H;Q5MPY AC1,AC0MOV #0023h,AC1H;Q0MOV #0014h,AC2H;Q0MPY AC2,AC1MOV #03C0h,AC2H;Q6MOV #0033h,AC3H;Q5MPY AC3,AC2SFTSC AC1,#11,AC3ADD AC0,AC3ADD AC2,AC3运行后寄存器的结果如下：计算得结果应为724.12，但由于修改小数点的位置使计算结果有些偏差。

CMD文件如下：-e start-stack 500-sysstack 500MEMORY{MMR: o = 0x000000 l = 0x0000c0 /* 192B Memory Mapped Registers */ DARAM0: o = 0x0000C0 l = 0x001F40 /* 8kB Dual Access RAM 0 */DARAM1: o = 0x002000 l = 0x002000 /* 8kB Dual Access RAM 1 */DARAM2: o = 0x004000 l = 0x002000 /* 8kB Dual Access RAM 2 */DARAM3: o = 0x006000 l = 0x002000 /* 8kB Dual Access RAM 3 */DARAM4: o = 0x008000 l = 0x002000 /* 8kB Dual Access RAM 4 */DARAM5: o = 0x00A000 l = 0x002000 /* 8kB Dual Access RAM 5 */DARAM6: o = 0x00C000 l = 0x002000 /* 8kB Dual Access RAM 6 */DARAM7: o = 0x00E000 l = 0x002000 /* 8kB Dual Access RAM 7 */SARAM0: o = 0x010000 l = 0x002000 /* 8kB Single Access RAM 0 */SARAM1: o = 0x012000 l = 0x002000 /* 8kB Single Access RAM 1 */SARAM2: o = 0x014000 l = 0x002000 /* 8kB Single Access RAM 2 */SARAM3: o = 0x016000 l = 0x002000 /* 8kB Single Access RAM 3 */SARAM4: o = 0x018000 l = 0x002000 /* 8kB Single Access RAM 4 */SARAM5: o = 0x01A000 l = 0x002000 /* 8kB Single Access RAM 5 */SARAM6: o = 0x01C000 l = 0x002000 /* 8kB Single Access RAM 6 */SARAM7: o = 0x01E000 l = 0x002000 /* 8kB Single Access RAM 7 */SARAM8: o = 0x020000 l = 0x002000 /* 8kB Single Access RAM 8 */SARAM9: o = 0x022000 l = 0x002000 /* 8kB Single Access RAM 9 */SARAM10: o = 0x024000 l = 0x002000 /* 8kB Single Access RAM 10 */SARAM11: o = 0x026000 l = 0x002000 /* 8kB Single Access RAM 11 */SARAM12: o = 0x028000 l = 0x002000 /* 8kB Single Access RAM 12 */SARAM13: o = 0x02A000 l = 0x002000 /* 8kB Single Access RAM 13 */SARAM14: o = 0x02C000 l = 0x002000 /* 8kB Single Access RAM 14 */SARAM15: o = 0x02E000 l = 0x002000 /* 8kB Single Access RAM 15 */SARAM16: o = 0x030000 l = 0x002000 /* 8kB Single Access RAM 16 */SARAM17: o = 0x032000 l = 0x002000 /* 8kB Single Access RAM 17 */SARAM18: o = 0x034000 l = 0x002000 /* 8kB Single Access RAM 18 */SARAM19: o = 0x036000 l = 0x002000 /* 8kB Single Access RAM 19 */SARAM20: o = 0x038000 l = 0x002000 /* 8kB Single Access RAM 20 */SARAM21: o = 0x03A000 l = 0x002000 /* 8kB Single Access RAM 21 */SARAM22: o = 0x03C000 l = 0x002000 /* 8kB Single Access RAM 22 */SARAM23: o = 0x03E000 l = 0x002000 /* 8kB Single Access RAM 23 */CE0: o = 0x040000 l = 0x3C0000 /* 4MB CE0 external memory space */CE1: o = 0x400000 l = 0x400000 /* 4MB CE1 external memory space */CE2: o = 0x800000 l = 0x400000 /* 4MB CE2 external memory space */CE3: o = 0xC00000 l = 0x3F0000 /* 4MB CE3 external memory space */ROM: o = 0xFF0000 l = 0x00FF00 /* 64kB ROM (MPNMC=0) or CE3 (MPNMC=1) */VECS: o = 0xFFFF00 l = 0x000100 /* reset vector */}SECTIONS{vectors (NOLOAD) > VECS /* If MPNMC = 1, remove the NOLOAD directive */.cinit > DARAM0.text > DARAM1.stack > DARAM0.sysstack > DARAM0.sysmem > DARAM4.data > DARAM4.cio > DARAM0.bss > DARAM5.const > DARAM0}MAP文件：****************************************************************************** TMS320C55x Linker PC v4.2.3****************************************************************************** >> Linked Mon Apr 8 19:00:23 2016OUTPUT FILE NAME: <./Debug/test2.out>ENTRY POINT SYMBOL: "start" address: 00002000MEMORY CONFIGURATIONname origin length used unused attr fill(bytes) (bytes) (bytes) (bytes)---------------------- -------- --------- -------- -------- ---- --------MMR 00000000 000000c0 00000000 000000c0 RWIX DARAM0 000000c0 00001f40 00000000 00001f40 RWIX DARAM1 00002000 00002000 00000021 00001fdf RWIX DARAM2 00004000 00002000 00000000 00002000 RWIX DARAM3 00006000 00002000 00000000 00002000 RWIX DARAM4 00008000 00002000 00000000 00002000 RWIX DARAM5 0000a000 00002000 00000000 00002000 RWIX DARAM6 0000c000 00002000 00000000 00002000 RWIX DARAM7 0000e000 00002000 00000000 00002000 RWIX SARAM0 00010000 00002000 00000000 00002000 RWIX SARAM1 00012000 00002000 00000000 00002000 RWIX SARAM2 00014000 00002000 00000000 00002000 RWIX SARAM3 00016000 00002000 00000000 00002000 RWIX SARAM4 00018000 00002000 00000000 00002000 RWIX SARAM5 0001a000 00002000 00000000 00002000 RWIX SARAM6 0001c000 00002000 00000000 00002000 RWIX SARAM7 0001e000 00002000 00000000 00002000 RWIX SARAM8 00020000 00002000 00000000 00002000 RWIX SARAM9 00022000 00002000 00000000 00002000 RWIX SARAM10 00024000 00002000 00000000 00002000 RWIX SARAM11 00026000 00002000 00000000 00002000 RWIX SARAM12 00028000 00002000 00000000 00002000 RWIX SARAM13 0002a000 00002000 00000000 00002000 RWIX SARAM14 0002c000 00002000 00000000 00002000 RWIXSARAM15 0002e000 00002000 00000000 00002000 RWIXSARAM16 00030000 00002000 00000000 00002000 RWIXSARAM17 00032000 00002000 00000000 00002000 RWIXSARAM18 00034000 00002000 00000000 00002000 RWIXSARAM19 00036000 00002000 00000000 00002000 RWIXSARAM20 00038000 00002000 00000000 00002000 RWIXSARAM21 0003a000 00002000 00000000 00002000 RWIXSARAM22 0003c000 00002000 00000000 00002000 RWIXSARAM23 0003e000 00002000 00000000 00002000 RWIXCE0 00040000 003c0000 00000000 003c0000 RWIXCE1 00400000 00400000 00000000 00400000 RWIXCE2 00800000 00400000 00000000 00400000 RWIXCE3 00c00000 003f0000 00000000 003f0000 RWIXROM 00ff0000 0000ff00 00000000 0000ff00 RWIXVECS 00ffff00 00000100 00000000 00000100 RWIXSECTION ALLOCATION MAP(Addresses surrounded by []'s are displayed for convenience only!)output attributes/section page orgn(bytes) orgn(words) len(bytes) len(words) input sections -------- ---- ----------- ----------- ---------- ---------- --------------.cinit 0 [ 000000c0 ] 00000060 * 00000000 UNINITIALIZED.text 0 00002000 [ 00001000 ] 00000021 *00002000 [ 00001000 ] 00000020 * test2.obj (.text)00002020 [ 00001010 ] 00000001 * --HOLE-- [fill = 20].data 0 [ 00008000 ] 00004000 * 00000000 UNINITIALIZED.bss 0 [ 0000a000 ] 00005000 * 00000000 UNINITIALIZEDGLOBAL SYMBOLS: SORTED ALPHABETICALLY BY Nameabs. value/byte addr word addr name--------- --------- ----00000002 $TI_capability$C5500$CallingConvention 00000001 $TI_capability$C5500$MemoryModel 00000001 $TI_capability_requires_rev200005000 .bss00004000 .data00002000 .textffffffff ___binit__00005000 ___bss__ffffffff ___c_args__ffffffff ___cinit__00004000 ___data__00004000 ___edata__00005000 ___end__00002021 ___etext__ffffffff ___pinit__00002000 ___text__ffffffff binitffffffff cinit00004000 edata00005000 end00002021 etextffffffff pinit00002000 startGLOBAL SYMBOLS: SORTED BY Symbol Addressabs. value/byte addr word addr name--------- --------- ----00000001 $TI_capability$C5500$MemoryModel 00000001 $TI_capability_requires_rev2 00000002 $TI_capability$C5500$CallingConvention 00002000 .text00002000 ___text__00002000 start00002021 ___etext__00002021 etext00004000 .data00004000 ___data__00004000 ___edata__00004000 edata00005000 .bss00005000 ___bss__00005000 ___end__00005000 endffffffff ___binit__ffffffff ___c_args__ffffffff ___cinit__ffffffff ___pinit__ffffffff binitffffffff cinitffffffff pinit[23 symbols]。