RF版图设计

射频(RF)电路板设计(RF)板设计胜利的RF设计必需认真注重囫囵设计过程中每个步骤及每个详情，这意味着必需在设计开头阶段就要举行彻底的、认真的规划，并对每个设计步骤的发展举行全面持续的评估。

而这种细致的设计技巧正是国内大多数企业文化所欠缺的。

近几年来，因为设备、无线局域网络(WLAN)设备，和移动电话的需求与成长，促使业者越来越关注RF电路设计的技巧。

从过去到现在，RF电路板设计犹如电磁干扰(EMI)问题一样，向来是工程师们最难掌控的部份，甚至是梦魇。

若想要一次就设计胜利，必需事先认真规划和注意详情才干奏效。

射频(RF)电路板设计因为在理论上还有无数不确定性，因此常被形容为一种「黑色艺术」(black art) 。

但这只是一种以偏盖全的观点，RF 电路板设计还是有许多可以遵循的法则。

不过，在实际设计时，真正有用的技巧是当这些法则因各种限制而无法实施时，如何对它们举行折衷处理。

重要的RF设计课题包括：阻抗和阻抗匹配、绝缘层材料和层叠板、波长和睦波...等，本文将集中探讨与RF电路板分区设计有关的各种问题。

微过孔的种类电路板上不同性质的电路必需分隔，但是又要在不产生电磁干扰的最佳状况下衔接，这就需要用到微过孔(microvia)。

通常微过孔直径为0.05mm至0.20mm，这些过孔普通分为三类，即盲孔(blind via)、埋孔(bury via)和通孔(through via)。

盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的衔接，孔的深度通常不超过一定的比率(孔径)。

埋孔是指位于印刷线路板内层的衔接孔，它不会延长到线路板的表面。

上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重叠做好几个内层。

第三种称为通孔，这种孔穿过囫囵线路板，可用于第1页共5页。

手机RF射频PCB板布局布线经验总结（大全）第一篇：手机RF射频PCB板布局布线经验总结（大全）手机RF射频PCB板布局布线经验总结随着手机功能的增加,对PCB板的设计要求日益曾高,伴随着一轮蓝牙设备、蜂窝电话和3G时代来临,使得工程师越来越关注RF电路的设计技巧。

射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。

不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。

当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，所以这些对手机的EMC、EMI影响都很大，下面就对手机PCB板的在设计RF布局时必须满足的条件加以总结：3.1 尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF接收电路。

手机功能比较多、元器件很多，但是PCB空间较小，同时考虑到布线的设计过程限定最高，所有的这一些对设计技巧的要求就比较高。

这时候可能需要设计四层到六层PCB了，让它们交替工作，而不是同时工作。

高功率电路有时还可包括RF缓冲器和压控制振荡器(VCO)。

确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。

敏感的模拟信号应该尽可能远离高速数字信号和RF信号。

3.2 设计分区可以分解为物理分区和电气分区。

物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。

3.2.1 我们讨论物理分区问题。

元器件布局是实现一个优秀RF设计的关键，最有效的技术是首先固定位于RF路径上的元器件，并调整其朝向以将RF路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。

Cadence 射频电路设计锦囊（RF DESIGN METHODOLOGY KIT）Cadence的射频（RF）电路设计锦囊采用了Cadence已经被验证的先进电路设计方法，使得无线设计团队可以缩短设计周期，却可以提高RF设计的能力和对芯片的可预知能力。

该锦囊基于一个实际的参考设计为用户提供射频集成电路和系统级集成电路设计流程的方法。

Cadence 射频电路设计锦囊CADENCE射频电路设计锦囊展示了如何管理寄生的电阻、电容、电感和互感，电感的综合和建立模型，与带有集成电路的系统连接，精确而快速地验证完整的设计，在验证的同时考虑系统级、数字、模拟和射频部分的综合影响。

所有上述能力通过展示一个实际的应用于802.11 b/g无线局域网的CMOS参考设计来实现，该设计包括有射频的收发机电路和模拟的基带电路。

完整的寄生电阻、电容、电感和互感（RLCK）被提取出来，以便提供尽量详细的信息用于设计顶层的精确验证，从而可以预知最后芯片的性能。

同时，灵巧的寄生电阻电容精简和仿真策略保证了快速而合理的仿真结果。

可重复使用和预先设置的测试平台、模型、和应用于电路模块的仿真计划（包括低噪声放大器、下变频混频、收发机带通滤波器和功率放大器）被完整地包含在Cadence的射频电路设计锦囊中，从而确保了快速和准确的设计。

设计团队可以使用锦囊中的参考设计作为基本来理解Cadence的设计方法学，然后将这些技术应用到他们自己的设计中去，从而可以创建一个可行的计划来提高已有的设计思想。

这种步进式的趋近可以使一个团队逐渐理解一门宽广的技术，从而使得能优化复杂的射频设计。

插入RF Kit的图片优点Cadence射频电路设计锦囊帮助客户在下列领域定位无线设计的挑战和机会：•通过在整个集成电路设计过程中都执行系统级规范的一致性测试，从而达到了在电路设计层面考虑到了系统级规范的匹配。

•无缝地管理同时进行的自上而下和自下而上的设计流程；•在系统级、数字、混合信号和模拟/射频等多个域进行功能、性能和闭环的验证；•通过仿真全芯片的RLCK（电阻、电容、电感和互感）来有效地管理集成电路的寄生影响，然后基于精确和完整的仿真来优化设计。