计算机组成原理课程设计……一台模型计算机的设计
一、教学目的、任务与实验设备
1．教学目的
（1）融会贯通本课程各章节的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，加深计算机工作中“时间—空间”概念的理解，从而清晰地建立计算机的整机概念。
（2）学习设计和调试计算机的基本步骤和方法，提高使用软件仿真工具和集成电路的基本技能。
（3）培养科学研究的独立工作能力，取得工程设计与组装调试的实践和经验。
2．设计与调试任务
（1）按给定的数据格式和指令系统，在所提供的器件范围内，设计一台微程序控制的模型计算机。
（2）根据设计图纸，在MAX+PLUS 平台上进行仿真，并下载到EL教学实验箱上进行调试成功。
（3）在调试成功的基础上，整理出设计图纸和其他文件。包括：①总框图(数据通路图)；②微程序控制器逻辑图；②微程序流程图；④微程序代码表；⑤元件排列图（或VHD 程序清单）；⑥设计说明书；⑦调试小结。
2．实验设备
（1）PC机一台
（2）EL教学实验箱
（3）MAX+PLUS Ⅱ配套软件
二、数据格式和指令系统
本模型机是一个8位定点二进制计算机，具有四个通用寄存器：R0～R3，能执行11条指令，主存容量为256KB。
1．数据格式
数据按规定采用定点补码表示法，字长为8位，其中最高位（第7位）为符号位，小数
点位置定在符号位后面，其格式如下：
数值相对于十进制数的表示范围为：
－1≤X ≤1―2―7
2． 指令格式及功能
由于本模型机机器字只有8位二进制长度，故使用单字长指令和双字长指令。 ⑴ LDR Ri ，D
格式 7 4 3 2 1 0
功能：
Ri ←M （D ）
（2） STR Ri ，D
格式 7 4 3 2 1 0
功能：
M （D ）←（Ri ）
（3
） ADD Ri ，Rj
格式 7 4 3 2 1 0
功能：
Ri ←（Ri ）＋ （Rj ）
（4） SUB Ri ，Rj
格式 7 4 3 2 1 0
功能：
Ri ←（Ri）－（Rj）
（5）AND Ri，Rj
格式 7 4 3 2 1 0
功能：
Ri ←（Ri）∧（Rj）
（6）OR Ri，Rj
格式 7 4 3 2 1 0
功能：
Ri ←（Ri）∨（Rj）
（7）MUL Ri，Rj
格式 7 4 3 2 1 0
功能：
Ri ←（Ri）×（Rj）
（8）转移指令
格式 7 4 3 2 1 0
功能：
条件码 00 无条件转移 PC ← D
01 有进位转移 PC ← D
10结果为0转移 PC ← D
11结果为负转移 PC ← D
⑼ IN R i，M j
格式 7 4 3 2 1 0
其中M j为设备地址，可以指定四种外围设备，当M j=01时，选中实验箱的二进制代码开关。功能：
R i←（M j）
⑽ OUT R i，M j
格式 7 4 3 2 1 0
当M j=10时，选中实验箱的显示灯。功能：
（M j）← R i
⑾ HALT（停机指令）
格式 7 4 3 2 1 0
功能：
用于实现停机。
三、总体设计
总体设计的主要任务是
(1) 选定CPU中所使用的产要器件；
(2) 根据指令系统、选用的器件和设计指标，设计指令流的数据通路；
(3) 根据指令系统、选用的器件和设计指标，设计数据流的数据通路。
计算机的工作过程，实质上是不同的数据流在控制信号作用下在限定的数据通路中进行传送。数据通路不同，指令所经过的操作过程也不同，机器的结构也就不—样，因此数据通
路的设计是至关重要的。所谓数据通路的设计，也就是确定机器各逻辑部件相对位置的总框图。
数据远路的设计，目前还没有非常标准的方法。主要是依据设计者的经验，并参考现有机器的三种典型形式（单总线、双总线或三总线结构），根据指令系统的要求，可采用试探方法来完成。其主要步骤如下：
(1) 对指令系统中的各条指令进行分析，得出所需要的指令周期与操作序列，以便决定各器件的类型和数量。
(2) 构成一个总框图草图，进行各逻辑部件之间的互相连接，即初步确定数据通路，使得由指令系统所包涵的数据通路都能实现，并满足技术指标的要求。
(3) 检验全部指令周期的操作序列，确定所需要的控制点和控制信号。
(4) 检查所设计的数据通路，尽可能降低成本，简化线路。
以上过程可以反复进行，以便得到一个较好的方案。
图1给出了一个没有考虑乘法除法指令操作的总框图参考方案，注意，在此方案确定之后，应该检查所选用的各个器件是否满足数据通路的要求。实际上，数据通路的设计与器件的选择应同时进行而不能分离地工作。其次，接入总线的器件都要有三态输出，以便与总线连接。另外，在信息传送过程中应当注意器件原码和反码输出的配合关系。
图1所示的方案采用单总线结构，使用的许多器件都是三态输出，这种方案便于总线的连接和扩展，但缺点是指令和数据的传送都要经过总线，因此对总线的使用权就要分配得当。另外，执行算术逻辑指令时，先将第一个操作数由通用寄存器R i送至缓冲寄存器DR1，然后再由通用寄存器R j取第二个操作数送至缓冲寄存器DR2，之后送往ALU进行运算。显然，执行—条算术逻辑指令的时间相应要长一些。
