当前位置：文档之家 › 微机原理4：8088CPU的外部特性

微机原理4：8088CPU的外部特性

  • 格式：ppt
  • 大小：1.28 MB
  • 文档页数：70

下载文档原格式

  / 70

合集下载

8088微处理器

8088微处理器

总线
运算寄存器
EU 控 制系统
指令队列 Q总线 （8位） 1 2 3 4 5 6 8088 8086
ALU
标志寄存器
执行单元 EU
总线接口 单元BIU
寄存器
通用寄存器 段寄存器
AH BH CH DH
AL BL CL DL
AX,累加器 Accumulator BX,基数寄存器 Base CX,计数寄存器 Count DX,数据寄存器 Data
方向标志DF（Direction Flag）： 用于串操作指令中的地址增量修改 （DF＝0）还是减量修改（DF＝1）。 STD CLD 跟踪标志TF（Trap Flag）： 若TF＝1，则CPU按跟踪方式（单步方 式）执行程序。
BIU与EU的动作管理 * 关于流水线计算机（Pipeline Computer） 这类计算机的结构采用生产上的流水线概念， 把每条指令分为若干个顺序的操作，每个操作分别 由不同的处理部件实现。这样构成的计算机，可以 同时处理若干条指令，对于每个处理部件来讲，每 条指令的同类操作（如“取指令”）像流水一样连 续被加工处理，这种指令重叠、处理部件连续工作 的计算机，称为流水线计算机。 采用流水线方式可以提高计算机的处理速 度和提高处理部件的使用效率。
8086/8088CPU的功能框图
通 用 寄 存 器 AH AL BH BL CH CL DH DL SP BP DI SI AX BX CX DX
∑
地址总线 20位 数据总线 8088:8位 8086:16位
段寄存器
指令指针
ALU数据总线（16位）
CS DS SS ES IP 内部暂存器
总线 控 制逻辑 外部
CPU执行指令的过程，可具体分为六个步骤：

微型计算机原理与接口技术第五版周荷琴课后答案

微型计算机原理与接口技术第五版周荷琴课后答案

微型计算机原理与接口技术第五版周荷琴课后答案【篇一：《微型计算机原理与接口技术》周荷琴_吴秀清(第三版)课后习题答案】现在已演化为以存储器为中心的结构。

2. 微处理器，微型计算机，微型计算机系统有什么联系与区别？答：微处理器是微型计算机系统的核心，也称为cpu（中央处理器）。

主要完成：①从存储器中取指令，指令译码；②简单的算术逻辑运算；③在处理器和存储器或者i/o 之间传送数据；④程序流向控制等。

微型计算机由微处理器、存储器、输入/输出接口电路和系统总线组成。

以微型计算机为主体，配上外部输入/输出设备及系统软件就构成了微型计算机系统。

三者关系如下图：3. 微处理器有哪些主要部件组成？其功能是什么？答：微处理器是一个中央处理器，由算术逻辑部件alu、累加器和寄存器组、指令指针寄存器ip、段寄存器、标志寄存器、时序和控制逻辑部件、内部总线等组成。

算术逻辑部件alu 主要完成算术运算及逻辑运算。

累加器和寄存器组包括数据寄存器和变址及指针寄存器，用来存放参加运算的数据、中间结果或地址。

指令指针寄存器ip 存放要执行的下一条指令的偏移地址，顺序执行指令时，每取一条指令增加相应计数。

段寄存器存放存储单元的段地址，与偏移地址组成20 位物理地址用来对存储器寻址。

标志寄存器flags 存放算术与逻辑运算结果的状态。

时序和控制逻辑部件负责对整机的控制：包括从存储器中取指令，对指令进行译码和分析，发出相应的控制信号和时序，将控制信号和时序送到微型计算机的相应部件，使cpu内部及外部协调工作。

内部总线用于微处理器内部各部件之间进行数据传输的通道。

4. 画一个计算机系统的方框图，简述各部分主要功能。

答：计算机系统由硬件（hardware）和软件（software）两大部分组成。

硬件是指物理上存在的各种设备，如显示器、机箱、键盘、鼠标、硬盘和打印机等，是计算机进行工作的物质基础。

软件是指在硬件系统上运行的各种程序、数据及有关资料。

微机原理第2章习题与答案

微机原理第2章习题与答案

微机原理第2章习题与答案编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（微机原理第2章习题与答案）的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。

本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为微机原理第2章习题与答案的全部内容。

习题一、选择题1。

8086/8088CPU内部有一个始终指示下条指令偏移地址的部件是_______。

A. SP B。

CS C.IP D.BP答案：C2. 指令队列的作用是_________.A。

暂存操作数地址 B.暂存操作数C。

暂存指令地址D。

暂存预取指令答案：D3. 8086/8088下列部件中与地址形成无关的是______。

A。

ALU B。

通用寄存器 C. 指针寄存器 D. 段寄存器答案：A4。

对于8086，下列说法错误的是_______。

A。

段寄存器位于BIU中B。

20位的物理地址是在EU部件中形成的C.复位后CS的初值为FFFFH D。

指令队列的长度为6个字节答案：B5.8086/8088中ES、DI分别属于_______.A。

EU、BIU B。

EU、EU C. BIU、BIU D. BIU、EU答案:D6。

BIU与EU工作方式的正确说法是_______。

A。

并行但不同步工作 B.同步工作C. 各自独立工作D。

指令队列满时异步工作，空时同步工作答案：A7。

在执行转移、调用和返回指令时,指令队列中原有的内容_______。

A.自动清除B.用软件清除C.不改变D.自动清除或用软件清除答案：A8.下列说法中,正确的一条是______A. 8086/8088标志寄存器共有16位,每一位都有含义。

B. 8088/8086的数据总线都是16位。

C. 8086/8088的逻辑段不允许段的重叠和交叉D。

微机原理 第三章 微处理器

微机原理 第三章 微处理器

青岛理工大学琴岛学院
表3.1 通用寄存器的特定用法
寄存器 操作 寄存器 操作 在移位指令中作 移位次数计数器
AX
字乘，字除，字I/O
CL
AL
字节乘，字节除，字节I/O， 查表转换，十进制运算
字节乘，字节除
DX
字乘，字除指令 中作辅助累加器
堆栈操作，做堆 栈指针
AH
SP
BX
查表转换,做基址寄存器
SI
青岛理工大学琴岛学院
2）逻辑地址与物理地址
逻辑地址（LA）和物理地址（PA）：
物理地址：就是存储器的实际地址，它是指CPU和存储器 进行数据交换时所使用的地址（20位）。
逻辑地址：是在程序中使用的地址，它由段基址和偏移地
址两部分组成（16位）。
物理地址=段基址（左移4位）＋偏移量
形成20位段 起始地址 16位
青岛理工大学琴岛学院
2 . 8086/8088CPU的寄存器结构
8086/8088CPU中可供编程使用的有14个16位寄存器， 按其用途可分为3类：通用寄存器、段寄存器、指针和标 志寄存器，如所示。
AH BH CH DH SP BP SI DI FLAGS IP CS DS SS ES AL BL CL DL 累加器 基址寄存器 计数寄存器 数据寄存器 数据寄存器 通用寄存器 地址指针和 变址寄存器
2
3 4 5
6
存取一般变量（除3、4、5项外）
DS
有效地址EA
根据寻址方式计算出来的偏移量又叫操作数的有效地址EA
青岛理工大学琴岛学院
4. CPU对堆栈的设置与操作
堆栈的功能：用于暂存数据和现场保护 （特别是在过程调用或中断处理时暂存断 点信息） 堆栈的解释：实际上是由特定存储单元 构成的一个存储区，只是在这个存储区中 信息的出入严格按照“先进后出”或“后 进先出”的规则进行。

微机原理与应用智慧树知到答案章节测试2023年湖北大学

微机原理与应用智慧树知到答案章节测试2023年湖北大学

第一章测试1.计算机内的溢出是指其运算结果( )。

A:无穷大B:超出了计算机内存储单元所能存储的数值范围C:超出了运算器的取值范围D:超出了该指令所指定的结果单元所能存储的数值范国答案:D2.一个完整的计算机系统通常应包括( )A:计算机及其外围设备B:系统硬件和系统软件C:硬件系统和软件系统D:系统软件和应用软件答案:C3.微型计算机的性能主要由( )来决定。

A:控制器B:价钱C:其他D:CPU答案:D4.通常所说的“裸机”是指( )A:只装备有操作系统的计算机B:未装备任何软件的计算机C:不带输入/输出设备的计算机D:计算机主机暴露在外答案:B5.通常所说的32位机是指这种计算机的CPU( )A:能够同时处理32位二进制数据B:一共有32个运算器和控制器C:是由32个运算器组成的D:包含32个寄存器答案:A6.从第一代电子计算机到第四代计算机的体系结构都是相同的，都是由运算器、控制器存储器以及输入/输出设备组成的，称为( )体系结构。

A:艾伦·图灵B:冯·诺依曼C:罗伯特·诺依斯D:比尔·盖茨答案:B7.算机之所以能自动连续地进行数据处理，其主要原因是( )A:采用了半导体器件B:具有存储程序的功能C:采用了开关电路D:采用了二进制答案:B8.运算器的主要功能是进行( )。

A:逻辑运算B:函数运算C:算术运算D:算术和逻辑运算答案:D9.在一般微处理器中包含( )A:数据总线B:IO单元C:算术逻辑单元D:主内存答案:C10.构成微机的主要部件除CPU、系统总线、IO接口外,还有( )。

A:CRTB:键盘C:磁盘D:内存(ROM和RAM)答案:D11.与二进制数1100101lB等值的压缩型BCD码是1100101lB。

( )A:错B:对答案:A12.十进制数378转换成十六进制数是1710H。

( )A:错B:对答案:A13.与十进制小数0.5625等值的二进制小数是1.0011B。

微机原理与接口复习

微机原理与接口复习
5.5关于DRAM
答，动态随机存取存储器 (DRAM) 的存储单元电路 动态存储单元是由 MOS 管的栅极电容 C 和门控管组成的。数据以电荷的形式存储在栅极电容上，电容 上的电压高表示存储数据 1 ；电容没有储存电荷，电压为 0 ，表明存储数据 0 。因存在漏电，使电容 存储的信息不能长久保持，为防止信息丢失，就必须定时地给电容补充电荷，这种操作称为 “ 刷新 ” 由于要不断地刷新，所以称为动态存储。方法：采用“仅行地址有效”方法刷新；刷新周期：15μs刷新次数128us
1.3微机系统总线？
答，系统总线：传递信息的一组公用导线，CPU通过它们与存储器和I/O设备进行信息交换 。好处：组态灵活、扩展方便 三组信号线：数据总线、地址总线和控制总线。其பைடு நூலகம்用特点是：在某一时刻，只能由一个总线主控设备来控制系统总线，只能有一个发送者向总线发送信号；但可以有多个设备从总线上同时获得信号。
通过控制字D7作为特征位来区分不同的控制字。
第一章 微机系统概述
1.1微型计算机的特点，及其与单片机数字信号处理器的区别
答，微型计算机：以大规模、超大规模集成电路为主要部件，以集成了计算机主要部件——控制器和运算器的微处理器为核心，所构造出的计算机系统 。
PC机：PC（Personal Computer）机就是面向个人单独使用的一类微机 。
1、微机中各部件的连接采用什么技术？为什么？
答：现代微机中广泛采用总线将各大部件连接起来。有两个优点：一是各部件可通过总线交换信息，相互之间不必直接连线，减少了传输线的根数，从而提高了微机的可靠性；二是在扩展计算机功能时，只须把要扩展的部件接到总线上即可，十分方便。
2、微机系统的总线结构分哪三种？（选择/填空）

微机原理4：8088CPU的外部特性..


多CPU系统还用到输入输出协处理器8089和总线仲裁 器8289 两种组态构成两种不同规模的应用系统
4.1.1 8088的两种组态模式（续）

IBM PC/XT机采用最大组态模式 本课程以最小组态模式为例讲述
4.1.2 最小组态的引脚信号
1. 2. 3. 4. 5.
数据和地址线
读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚
第四章
微处理器外部特性
第4章 微处理器外部特性
教学重点
学习芯片

引脚


工作方式
工作时序
8088的引脚
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21



此二信号可用于控制数据收发器进行数据的收或发
2. 读写控制引脚（续6）
-SS0（System Status 0）

最小组态模式下的状态输出信号 它与IO/-M和DT/-R一道，通过编码指示CPU 在最小组态下的 8 种工作状态（ IO/-M,DT/-R ,-SS0 ）： 1. 取指（000） 5. 中断响应（100） 2. 存储器读（001） 6. I/O读（101） 3. 存储器写（010） 7. I/O写（110） 4. 过渡状态（011） 8. 暂停（111）
中间8位地址引脚，输出、三态

《微机原理及接口技术》复习总结综合版——简答题

《微机原理及接口技术》复习总结综合版——简答题第一篇：《微机原理及接口技术》复习总结综合版——简答题综合版—简答题欢迎使用KNKJ2012DXZY系统《微机原理及接口技术》学科复习综合版—简答题1、微型计算机由那些基本功能部件组成？微处理器、主存储器、系统总线、辅助存储器、输入/输出（I/O）接口和输入/输出设备2、什么是（计算机）总线？在计算机中，连接CPU与各个功能部件之间的一组公共线路，称为总线3、微型计算机系统的基本组成？微型计算机，系统软件，应用软件，输入输出设备4、简述冯.诺依曼型计算机基本组成。

冯.诺依曼型计算机是由运算器，控制器，存储器，输入设备和输出设备组成的。

其中，运算器是对信息进行加工和运算的部件；控制器是整个计算机的控制中心，所以数值计算和信息的输入，输出都有是在控制器的统一指挥下进行的；存储器是用来存放数据和程序的部件，它由许多存储单元组成，每一个存储单元可以存放一个字节；输入设备是把人们编写好的程序和数据送入到计算机内部；输出设备是把运算结果告知用户。

5、什么是机器数？什么是机器数的真值？数在机器内的表示形式为机器数。

而机器数对应的数值称为机器数的真值。

6、8086与8088这两个微处理器在结构上有何相同点，有何主要区别？相同点：（1）内部均由EU、BIU两大部分组成，结构基本相同。

（2）用户编程使用的寄存器等功能部件均为16位。

（3）内部数据通路为16位。

区别 :（1）对外数据总线8086：16位，8088：8位。

（2）指令队列8086：6级，8088：4级。

7、8086CPU内部由哪两部分组成？各完成什么工作？在8086内部由BIU和EU两大部分组成，BIU主要负责和总线打交道，用于CPU与存储器和I/O接口之间进行数据交换；EU主要是将从指令队列中取得的指令加以执行。

8、简述8086内部分为EU和BIU两大功能的意义。

这两部分分开可以在执行指令的同时，从存储器中将将要执行的指令取到指令队列，使两部分并行工作，提高CPU的速度。

微机原理2-1：8088CPU内部结构、寄存器组、存储器组织


逻辑地址
地址加法器
将16位的逻辑地址转换为20位的物 理地址，具体操作过程为：先将段寄存 器提供的16位段地址左移四位，低位补0，
恢复为20位地址，然后与由各种寻址方
式提供的16位偏移地址相加，即得到20 位的物理地址。
26
逻辑地址
• 物理地址： • 逻辑地址： 20 位 段基址 （段寄存器的内容）16位 偏移地址（字节距离）16位
控制 累加器 标志寄存器
暂存器
ALU
2
8088/8086的功能结构


16位微处理器也具有以上结构中的基本单元， 但更为复杂。 以8088为例讲解16位微处理器的功能结构。 8088是8086的简化版本。
3
地址加法器
AH AL BL CL DL SP B P DI SI 数据总线 暂存寄存 器

用于串操作指令中，控制地址的变化方向：

设置DF＝0，串操作后存储器地址自动增量（增址） ； 设置DF＝1，串操作后存储器地址自动减量（减址） 。 串：存储器中一序列字或字节单元
串操作——对序列字或字节单元中的内容进行某种操作 ， 比如：将一个字符串从源区传送到目的区 。
MOVS——串传送指令 CMPS——串比较指令 SCAS— —串扫描指令 LODS——装入串指令 STOS——存储 串指令


外存主要指用来长久保存数据的外部存储介质， 常见的有硬盘、光盘、磁带、U盘等。外存的数据 只能通过主存间接地与CPU交换数据
3AH + 7CH＝B6H AAH + 7CH＝（1）26H 没有进位：CF=0 有进位：CF=1
例如（以8位运算为例，8088中为16位）：
10
溢出标志OF（Overflow Flag）

微机原理第4章 8088总线

第4章 8086/8088的总线与时序4.1 8086/8088的引线及功能8086是16位微处理器；8088是准16位微处理器，它对外的数据线是8位的。

它们的地址线是20位的。

8086/8088均为40条引线、双列直插式封装。

它们的40条引线排列如图4-1所示。

为了能在有限的40条引线范围内进行工作，CPU内部设置了若干个多路开关，使某些引线具有多种功能，这些多功能引线的功能转换分两种情况：一种是分时复用，在总线周期的不同时钟周期内引线的功能不同；另一种是按组态来定义引线的功能.用8088微处理器构成系统时，根据系统所连接的存储器和外设的规模，8088可以有两种不同的组态。

在不同组态时有些引线的名称及功能不同。

最小组态：当用8088微处理器构成一个较小的系统时，所连的存储器容量不大，I/O端口也不多，若把MN/MX 引线接电源(+5V)，则8088处于最小组态；最大组态：若构成的系统较大，要求有较强的驱动能力，要通过一个总线控制器来产生各种控制信号。

把引线MN/MX接地，则8088处于最大组态。

所有的微处理器都有以下几类引线用来输出或接收各种信号：●地址线、●数据线、●控制线和状态线、●电源和定时线。

8086/8088的40条引线包括以上4种信号，下面介绍各条引线的功能。

4.1.1的地址和数据线●A D7～AD0：低8位地址/数据线(输入/输出，三态)。

8088数据线是8位的，地址线是20位的，为减少引线的数量于是在8088 内部采用一些多路开关，把低8位地址线和8位数据线分时使用这些引线。

通常当CPU访问存储器或外设时，先要送出所访问单元或外设端口的地址，然后才是读写所需的数据，地址和数据在时间上是可区分的。

只要在外部电路中用一个地址锁存器，把在这些线上先出现的地址锁存下来就可以了。

●A15～A8：地址线(输出，三态)。

这8条地址线是在8088内部锁存的，在访问存储器或外设时输出8位地址。

●A19～A16/S6～S3：地址/状态线(输出，三态)。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

2. 读写控制引脚（续5）
-DEN（Data Enable）


数据允许，输出、三态、低电平有效 有效时，表示当前数据总线上正在传送数据。
数据发送/接收，输出、三态 该信号表明当前总线上数据的流向 高电平时数据自CPU输出（发送） 低电平时数据输入CPU（接收）
DT/-R（Data Transmit/Receive）
NMI（Non-Maskable Interrupt）



不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在 CPU内被屏蔽 当系统发生紧急情况时，可通过他向CPU申 请不可屏蔽中断服务
4. 总线请求和响应引脚
HOLD
总线保持（即总线请求），输入、高电平有 效； 有效时，表示总线请求设备向CPU申请占有 总线； 该信号从有效回到无效时，表示总线请求设 备对总线的使用已经结束，通知CPU收回对 总线的控制权； DMA控制器等总线主控设备有此功能。
说明： 1、符号/,(),2、引脚号
4.1 8088的引脚信号和总线形成

外部特性表现在其引脚信号上，要特别注意：


引脚功能——指引脚信号的定义、作用；通常采用 英文单词或其缩写表示
信号流向——输出？输入？双向？


有效方式——高/低电平；上升/下降沿有效（触发）
三态能力——低电平、高、高阻

就是从端点量去，对电源端呈现非常高的阻抗值， 这时流经的电流非常小，可判定为断路（CPU不 再控制该引脚）
去看看4.1.4最大组态模式
3. 中断请求和响应引脚
？什么是中断； ？为什么要采用中断模式
在计算机执行程序的过程中，由于出现某个特 殊情况（或称为“事件”），使得暂时中止现行程 序，而 转去执行处理这一事件的处理程序，处理完 毕之后再回到原来程序的中断点继续向下执行，这 个过程就是中断。 CPU 传送数据的速度高，而外设速度低，如果 不采用中断技术， CPU将经常处于等待状态，效率 极低。而采用了中断方式， CPU可以进行其它的工 作，只在 外设准备完毕发出中断请求之后，才予以 响应，暂时中断当前工作转去执行向缓冲区传送数 据，传送完成后又返回执行原来的程序。这样就大 大地提高了计算机系统的效率。
可屏蔽中断响应，输出、低电平有效 有效时，表示来自INTR引脚的中断请求已被 CPU响应，CPU进入中断响应周期 中断响应周期是连续的两个，每个都发出有效 响应信号，以便通知外设他们的中断请求已被 响应、并令有关设备将中断向量号送到数据总 线，CPU接收之，据此知道是哪个外设发出的 请求，进而执行相应的中服程序。

4. 总线请求和响应引脚（续1）
HLDA（HOLD Acknowledge）



总线保持响应（即总线响应），输出、高电平 有效 有效时，表示CPU已响应总线请求并已将总线 释放此时CPU的地址总线、数据总线及具有三 态输出能力的控制总线将全面呈现高阻，使总 线请求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号 HLDA也转为无效，CPU重新获得总线控制权
2. 读写控制引脚（续1）
IO/-M（Input and Output/Memory）

I/O或存储器访问，输出、三态 该引脚输出高电平时，表示CPU将访问I/O端 口，这时地址总线A15～A0提供16位I/O口地址 该引脚输出低电平时，表示CPU将访问存储 器，这时地址总线A19～A0提供20位存储器地 址
5. 其它引脚
RESET

复位请求，输入、高电平有效 该信号有效，将使CPU回到其初始状态；当 它再度返回无效时，CPU将重新开始工作 冷启动和热启动时引脚有效
5. 其它引脚（续1）
CLK（Clock）
时钟输入 系统通过该引脚给CPU提供内部定时信号。 8088的标准工作时钟为5MHz IBM PC/XT机的8088采用了4.77MHz的时钟， 其周期约为210ns
“引脚”小结
CPU引脚是系统总线的基本信号，可以分成 以下类：

8位数据线：D0～D7 20位地址线：A0～A19 控制线：

ALE、IO/-M、-WR、-RD、READY、-DEN、DT/-R INTR、-INTA、NMI，HOLD、HLDA RESET、CLK、

电源线：Vcc、GND
该引脚与WAIT指令配合使用 当CPU执行WAIT指令时，它将在每个时钟周期 对该引脚进行测试：如果无效，则程序踏步并继 续测试；如果有效，则程序恢复运行 也就是说，WAIT指令使CPU产生等待，直到引 脚有效为止 在使用协处理器8087时，通过引脚和WAIT指令， 可使8088与8087的操作保持同步
多CPU系统还用到输入输出协处理器8089和总线仲裁 器8289 两种组态构成两种不同规模的应用系统
4.1.1 8088的两种组态模式（续）

IBM PC/XT机采用最大组态模式 本课程以最小组态模式为例讲述
4.1.2 最小组态的引脚信号
1. 2. 3. 4. 5.
数据和地址线
读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚

（1）地址总线形成——锁存器
采用3个8282进行锁存和驱动 Intel 8282是三态、透明锁存器
Intel 8282
Transistor-Transistor Logic
strobe，闸门
具有三态输出的透明锁 存器
TTL工作电平，8入8出 STB 锁存控制，高电平有效 -OE 输出允许

5. 其它引脚（续2）
Vcc GND
电源，向CPU提供＋5V电源 地，向CPU提供参考地电平
MN/-MX（Minimum/Maximum）

组态选择，输入 接高电平时，8088引脚工作在最小组态； 反之，8088工作在最大组态
5. 其它引脚（续3）
-TEST

测试，输入、低电平有效



“引脚” 问题
问题1： CPU引脚是如何与外部连接的呢？ 解答：总线形成（第4.1.3节） 问题2： CPU引脚是如何相互配合，实现总 线操作、控制系统工作的呢？ 解答：总线时序（第4.2节）
系统构成
系统总线BUS
处 理 器 子 系 统
系 统 总 线 形 成
地址总线AB
数据总线DB
控制总线CB 存储器 I/O接口



此二信号可用于控制数据收发器进行数据的收或发
2. 读写控制引脚（续6）
-SS0（System Status 0）

最小组态模式下的状态输出信号 它与IO/-M和DT/-R一道，通过编码指示CPU 在最小组态下的 8 种工作状态（ IO/-M,DT/-R ,-SS0 ）： 1. 取指（000） 5. 中断响应（100） 2. 存储器读（001） 6. I/O读（101） 3. 存储器写（010） 7. I/O写（110） 4. 过渡状态（011） 8. 暂停（111）
2. 读写控制引脚（续2）
-WR（Write）
写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或 I/O端口

-RD（Read）
读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端口 读入数据

2. 读写控制引脚（续3）

IO/-M、-WR 和-RD 是最基本的控制信号 三者组合后，可产生4种基本的总线操作
第四章
微处理器外部特性
第4章 微处理器外部特性
教学重点
学习芯片

引脚


工作方式
工作时序
8088的引脚
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
-OE
D7～D0
T -OE
8286
最小组态的总线形成
20位地址总线——可采用3个三态透明锁存
器8282进行锁存和驱动
8位数据总线——可采用数据收发器8286进 行驱动 系统控制信号——由8088引脚直接提供

地址信息只在第一个时钟周期出现，过去 就没了。因此，必须将地址信息暂存起来， 才能在总线周期的后续时钟周期读取存储 器或外设信息。 锁存器可当此任。
I/O设备
4.1.3 最小组态的总线形成
系统总线信号
MN/-MX IO/-M -RD -WR
实物
+5V
IO/-M -RD -WR
A19/S6～A16/S3
8282
STB -OE -OE
A19～A16
A15～A8 A7～A0
8088
A15～A8
8282
STB
AD7～AD0
8282
STB
ALE
DT/-R -DEN
INTR（Interrupt Request）

可屏蔽中断请求，输入、高电平有效 有效时，表示请求设备向CPU申请可屏蔽中 断 该请求的优先级别较低，通过关中断指令CLI 清除标志寄存器中的IF标志、从而对中断请 求进行屏蔽
-INTA（Interrupt Acknowledge）

8088
VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 -SS0 (HIGH) MN/-MX -RD HOLD (-RQ0/-GT0) HLDA (-RQ1/-GT1) -WR (-LOCK) IO/-M (-S2) DT/-R (-S1) DEN (-S0 ) ALE -INTA -TEST READY RESET