简答题
1.什么是存储程序原理？按此原理，计算机应具有哪几大功能？
1.答：存储程序原理是用户事先编号的程序先存入主存中，然后CPU在从主存中取出指令、运行指令。按此原理，计算机应具有输入输出设备，即能把程序和数据通过输入输出设备送入主存中；还应具有存储设备，即内存能存储程序和数据；最后应具有控制器和运算器，即CPU能从主存中取出程序和数据，并按顺序一条一条取出、执行。
2.存储器与CPU连接时，应考虑哪些问题？
2.答：应考虑（1）合理选择存储芯片，要考虑芯片的类型和数量尽量使连线简单方便；（2）地址线的连接，将CPU地址线的低位与存储芯片的地址线相连，以选择芯片中的某一单元，儿高位则在扩充存储芯片时用，用来选择存储芯片；（3）数据线的连接，CPU 的数据线与存储芯片的数据线不一定相等，相等时可直接连接，不相等时要对存储芯片进行扩位，使其相等连接；（4）读/写控制线的连接，高电平为读，低电平为写；（5）片选线的连接，CPU的高位地址来产生片选信号。
3.什么叫地址重叠区，什么情况下会产生地址重叠区？
3.答：存储系统中的某些存储单元有多个地址，这种现象叫地址重叠区。原因是，存储系统是由多个芯片组成的，在产生片选信号时，如果只用部分高位地址来产生片选信号，则有一部分高位地址线没用，这样这部分地址线的值就不确定，可以为0也可以为1，所以存储芯片的地址空间也不确定了，出现了重复值，产生了地址重叠区。
4.什么叫“对准字”和“未对准字”，CPU对二者的访问有何不同？
4.答：CPU访问的数据类型有字节，半字，字和双字。若字长为32位，则字节8位，半字16位，字32位，双字64位。对准字就是存储这四种数据类型时，字节的起始地址任意，半字的起始地址为2的倍数，字的起始地址为4的倍数，双字的起始地址为8的倍数。未对准字就是四种数据类型在存储时都任意，无论从哪个存储单元开始都可以。CPU访问对准字只要一个存储周期就行了，因为对准字都在同一行，能同时选中；访问未对准字需要多个存取周期，引文他们对应的存储单元可能不在同一行。
5.中断周期的前和后各是CPU的什么工作周期，如何工作？
5.答：中断周期的前一周期是指令的执行周期，CPU 根据指令的操作码，发出不同的操作指令完成指令的
执行；中断周期的后一周期是取指周期，因为中断周
期是指令周期的最后一个周期，若执行周期结束，有
中断请求且符合中断执行的条件则进入中断周期，当
中断周期结束时，就进入的下一条指令的取指周期，
取指周期主要是根据程序计数器的值，从主存中把要
执行的指令取到cpu中来分析、执行。
6.为什么要设置总线标准，你知道目前流行的总线标
准有哪些？
6.答：总线标准可视为系统与各模块、模块与模块之
间的一个互连的标准界面。如果没有总线标准，各个
设备之间如果要传送数据，就必须相互了解特征、属
性，计算机系统内有多种设备，每个设备的特征都各
不想通过，相互之间传送数据都要有独立的数据线，
这样数据线就很复杂，且设备的接口多。使用了总线
标准，每个设备就只有一个接口接向总线，而不需要
了解其他设备的接口特点。目前流行的总线标准有：
EISA\PCI\USB\AGP\RS232等等。
计算器
1.设某机有4个中断源A、B、C、D，其硬件排队优
先次序为A>B>C>D，现要求将中断处理
次序改为D>A>C>B。
（1）写出每个中断源对应的屏蔽字
（2）按图时间轴给出的四个中断源的请求时刻，
画出CPU执行程序的轨迹。设每个中断源
的中断服务程序时间均为20us。
1.答：（1）在中断处理次序改为D>A>C>B后，每个中
断源新的屏蔽字如下：中断源屏蔽字
A 1 1 1 0
B 0 1 0 0
C 0 1 1 0
D 1 1 1 1
2.请写出数据10110100110的海明码，用4位校验位，
采用偶校验。
根据海明码的定义有：
D11 D10 D9 D8 D7 D6 D5 P4 D4 D3 D2 P3 D1 P2
P1
1 0 1 1 0 1 0 0 1 1 0
P1=D1⊕D2⊕D4⊕D5⊕D7⊕D9⊕D11
=0⊕1⊕0⊕0⊕0⊕1⊕1=1
P2=D1⊕D3VD4⊕D6⊕D7⊕D10⊕D11
=0⊕1⊕0⊕1⊕0⊕0⊕1=1
P3=D2⊕D3⊕D4⊕D8⊕D9⊕D10⊕D11
=1⊕1⊕0⊕1⊕1⊕0⊕1=1
P4=D5⊕D6⊕D7⊕D8⊕D9⊕D10⊕D11
=0⊕1⊕0⊕1⊕1⊕0⊕1=0
所以，数据10110100110的海明码为1 0 1 1 0
1 0 0 0 1 1 1 0 1 1
加上下划线为校验位。
3.CPU执行一段程序时，Cache完成存取次数为3800
次，主存完成存取的次数为200次，已知Cache存取
周期为50ns，主存为250ns，求Cache/主存系统的
效率和平均访问时间。
3.解：命中率H=3800/(3800+200)=0.95
平均访问时间为Ta=50*0.95+250*（1-0.95）=60ns
效率e=50/60*100%=83.33%
4.已知某8位机的主存采用半导体存储器，地址码为
18位，若使用4K*4位RAM芯片组成该机所允许的最
大主存空间，并选用模块条的形式，问：
（1）若每个模块条为32k*8位，共需几个模块条（2）
每个模块内共有多少片RAM芯片
（3）主存共需多少RAM芯片？CPU如何选择各模块
条？
4.地址线为18位的8位机主存容量为218*8=256KB
(1)共需8个模块板
(2)每个模块板内有16片RAM芯片
(3)主存共需128片RAM芯片，18根地址线分配如下：
A11---A0作为4K*4位芯片本身的地址线；
A14---A12作为模块板内片选地址，采用74LS138译
码器，共8个输出，每个输出选择2片4K*4位的RAM
芯片；
A17---A15作为模块板的地址，用74LS138译码器，
每个输出选8个模块板中的任一块。
5.CPU执行一段程序时，Cache完成存取次数为5000
次，主存完成存取的次数为200次，已知Cache存取
周期为40，主存为160，求命中率，Cache/主存系统
的效率和平均访问时间。
解：①命中率H=Nc/（Nc+Nm）=5000/（5000+2000）
=5000/5200=0.96
②主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4
访问效率：
ｅ＝１／［ｒ＋（１－ｒ）
Ｈ］＝１／［４+（１－４）×０.９６］
＝８９.３℅//:2分
③平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／
０.８９３＝４５nｓ
6．某磁盘存储器转速为3000 rpm，共有4个记录盘
面，道密度为5 tpm，每道记录信息12288 B,最小磁
