基于单片机的简易逻辑分析仪

什么是逻辑分析仪？逻辑分析仪的参数、使用步骤和优势由于电路的进展是从模拟进展到数字这样的过程，因此测量工具的进展也遵循了这个挨次。

现在提到测量，首先我们想到的是示波器，尤其是一些老工程师，他们对示波器的认知度特别高。

而规律分析仪是一种新型测量工具，是随着单片机技术进展而进展起来的，特别适合单片机这类数字系统的测量分析，而通信方面的分析中，比示波器要更加便利和强大。

一个待测信号使用10MHZ采样率的规律分析仪去采集的话，假如阈值电压是1.5V，那么在测量的时候，规律分析仪就会每100ns 采集一个样点，并且超过1.5V认为是高电平(规律1)，低于1.5V认为是低电平(规律0)。

而后呢，规律分析仪会用描点法将波形连起来，工程师就可以在这个连续的波形中查看到规律分析仪还原的待测信号，从而查找特别之处。

规律分析仪和示波器都是还原信号的，示波器前端有ADC，再加上还原算法，可以实现模拟信号的还原。

而规律分析仪只针对数字信号，不需要ADC，不需要特别算法，就用最简洁的连点就可以了。

此外，示波器往往是台式的，波形显示在示波器本身的显示屏上，而规律分析仪当前大多数是和PC端的上位机软件结合的，在电脑上直接显示波形。

如图1所示，是一款规律分析仪的实物图，采样率为500M，16个通道，采样深度硬件深度为32M，经过压缩算法，最多可以实现每通道5G的存储深度，图2是规律分析仪的上位机软件。

图1规律分析仪实物图图2规律分析仪上位机软件1、规律分析仪的参数规律分析仪有三个重要参数：阈值电压、采样率和采样深度。

阈值电压：区分凹凸电平的间隔。

规律分析仪和单片机都是数字电路，它在读取外部信号的时候，多高电压识别成高电平，多高电压识别成低电平是有肯定限制的。

比如一款规律分析仪，阈值电压是：0.7~1.4V，那么当它采集外部的数字电路信号的时候，高于1.4V识别为高电平，低于0.7V识别为低电平。

采样率：每秒钟采集信号的次数。

比如一个规律分析仪的最大采样率是100M，那么也就是说他一秒钟可以采集100M个样点，即每10ns采集一个样点，并且高于阈值电压的认定为高电平，低于阈值电压的认定为低电平。

本科生毕业设计报告学院物理与电子工程学院专业电子信息工程设计题目：基于51单片机的简易逻辑分析仪设计学生姓名指导教师（姓名及职称）班级学号完成日期：年月基于51单片机的简易逻辑分析仪设计物理与电子工程学院电子信息工程[摘要]本设计完成了一种能进行数字电路中多路数据测试的简易逻辑分析仪。

它以51单片机控制核心，数模转换器为逻辑信号门限电平控制电路，用按键和 12864LCD作为人机交互界面，采用C51进行模块化编程，实现了四路信号的测试，具有成本低，使用方便等特点。

[关键词]数字电路单片机数模转换器逻辑分析仪1 设计任务与要求本设计的主要任务及参数指标是：数据位数4位，存储深度80字；数据速率最高1kHz；输入阻抗大于50kΩ；逻辑信号门限电平在1.0V～4.0V 范围内按8级任意设定。

2 设计方案本系统采用51单片机为控制核心，系统由单片机系统、逻辑电平控制、按键、LCD显示、系统电源等模块构成。

被测数据输入到逻辑电平控制模块，然后进行单片机进行测试，按键用于控制逻辑信号门限电平的大小，系统电源为各模块供电，各模块的供电电压为5V。

图1 系统框图3 设计原理分析3.1 单片机系统电路设计图2 单片机系统电路单片机系统为逻辑分析仪的核心，负责控制逻辑分析仪的逻辑电平、检测按键并驱动LCD 进行显示。

单片机系统电路如图2所示，由晶体振荡器Y1、电容C3和C4构成振荡器电路，为单片机提供时钟信号。

电容C1、电阻R2和R1、按键KEY1构成单片机复位电路，高电平复位，当按键KEY1按下的时间超过2个机器周期以上时，单片机就执行复位操作。

EA 接高电平，单片机首先访问内部程序存储器。

J1为1KΩ的排阻，作为P0口的外部上拉电阻。

在硬件制作时为了方便单片机的测试和功能的扩展，把所有的I/O 口均通过排针引出。

EA/VP 31X119X218RESET 9RD 17WR 16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P 30TXD 11RXD 10U1P10P11P12P13P14P15P16P17P00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27123456789J11KY112M+5RXD TXDRD WRT0T1INT0INT1C322p FC422p FR28.2KC110u F+512J6CON2KEY1SW2R1100..3.2 人机界面电路设计..图3 按键控制电路按键控制电路如图3所示，用于控制逻辑分析仪的工作状态，如采样率改变、逻辑电平的调整等等，单片机通过检测按键对应的I/O 口是否为低电平来判断按键是否按键，为了防止干扰，应在单片机的按键检测程序中加入延时函数。

2003全国大学生电子设计竞赛简易逻辑分析仪设计方案（本设计获2003全国大学生电子设计竞赛三等奖）参赛者：陈小忠马世高洪建堂西安邮电学院63# 710061第一部分设计要求一.任务设计并制作一个8路数字信号发生器与简易逻辑分析仪，其结构框图如图1所示：图1 系统结构框图二．要求1、基本要求1) 制作数字信号发生器能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100hz，并能够重复输出。

逻辑信号序列示例如图2所示。

2）制作简易逻辑分析仪具有采集8路逻辑信号的功能，并可设置单级触发字。

信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。

在满足触发条件时，能对被测信号进行一次采集、存储。

能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置。

8位输入电路的输入阻抗大于50kΩ,其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。

每通道的存储深度为20bit。

图2重复输出循环移位逻辑序列000001012、发挥部分2) 能在示波器上显示可移动的时间标志线，并采用LED或其它方式显示时间标志线所对应时刻的8路输入信号逻辑状态。

3) 简易逻辑分析仪应具备3级逻辑状态分析触发功能，即当连续依次捕捉到设定的3个触发字时，开始对被测信号进行一次采集，存储与显示，并显示触发点位置。

3级触发字可任意设定（例如：在8路信号中指定连续依次捕捉到两路信号11，01，00作为三级触发状态字）。

4) 触发位置可调（即可选择显示触发前，后所保存的逻辑状态字数）。

5) 其它（如增加存储深度后分页显示等）三、评分标准项目满分设计与总结报告：方案比较，设计与论证，理论分析与计算，电路图及有关设计文件，测试方法与仪器，测试数据及测试结果分析50基本要求实际制作完成情况 50完成第（1）项 18完成第（2）项 18完成第（3）项 5 发挥部分其它 9 四、说明1．系统结构框图中的跳线必须采取可灵活改变接插方式。

基于单片机的简易逻辑分析仪第1节引言逻辑分析仪是一种类似于示波器的波形测试设备，它可以检测硬件电路工作时的逻辑电平，并加以储存，用图形的方法直观地表现出来，一般的逻辑分析仪可以同时进行多个通道的分析，便于用户检查和分析电路中的错误，逻辑分析是电路设计中不可缺少的仪器，通过它可以迅速定位错误，解决问题达到事半功倍的效果。

1.1系统概述1.1.1 系统的特点逻辑分析仪也称逻辑示波器，它是用来分析数字系统逻辑关系的一种仪器。

逻辑分析仪的主要作用有二个：一是用于观察的形式显示出数字系统的运行情况，相当于扩展了人们的视野，起一个逻辑显示器的作用；二是对系统运行进行分析和故障诊断。

一般的逻辑分析仪是由数据获取和数据显示两大部分组成的。

前者捕获并存储所要观察分析的数据，后者用多种形式显示这些数据。

在这里，关键是触发．它的作用是在被分析的数据流中按索特定的数据字。

一旦发现这个数据字，便产生触发信号去控制和存储有效数据。

因此，它决定了观察的数据窗口在数据流中的位置。

本设计具有以下特点：1、具有足够多的输入通道，一般的示波器只有2路通道，本设计了8路输入通道。

2、多种触发方式：设置了单字触发和三级触发两种触发模式3、具有记忆能力：采用EEPROM实现数据的掉电存储本设计的主要特色：★数字信号发生器使用AT89C2051单片机来控制，达到了高精度的信号输出。

★数字信号的逻辑状态显示也用AT89C2051单片机辅助主CPU系统实现。

★使用D/A电阻网络，结合单片机对信号幅度进行灵活地控制。

★采用发光二极管来指示电路测试点，一目了然，便于调试。

★在系统的软硬件设计中均加入了运行良好的抗干扰措施。

★强大的软件设计功能，大大简化了硬件电路。

1.1.2 系统的功能逻辑分析仪的逻辑分析仪(简称LA)是新型的数据域分析仪器，它有许多独特的功能。

把这些功能分成取数、触发、存储、显示等几个方面，本系统实现的功能是：（1）能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。

基于STM32的微型数字逻辑分析仪设计姓名：耿闯学院：信息学院班级： 13级一班学号： 131405105邮箱：1916156075@时间： 2016年5月30号基于STM32的微型数字逻辑分析仪设计摘要：本设计采用单片机控制8路逻辑信号电平采集；采用EDA技术设计的CPLD芯片处理逻辑信号，控制点阵扫描和分析结果在示波器上显示；单片机和CPLD间采用中断方式交换数据。

该设计具有1、3级触发方式，触发字位置和浮动时标线显示等功能,以及友好操作界面和波形稳定显示等特点，并拓宽示波器使用功能。

关键字：点阵扫描控制；逻辑分析；CPLD；VHDL编程1. 引言逻辑分析仪是数字电路调试和信号分析中不可缺少的工具。

本设计参照“2003年全国大学生电子设计竞赛”的题目，用双踪信号示波器作为逻辑分析结果显示设备；用单片机控制逻辑信号采集和逻辑分析仪的各项功能操作；用EDA（电子设计自动化）技术设计的CPLD（复杂可编程逻辑器件）芯片处理逻辑信号，控制逻辑分析结果波形的点阵扫描；达到一般逻辑分析仪应有的功能和指标。

本设计的逻辑分析仪特点是性能稳定、成本低，并拓宽了示波器使用功能。

2. 基本要求（1）制作数字信号发生器能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。

逻辑信号序列示例如下图所示。

（2）制作简易逻辑分析仪a.具有采集8路逻辑信号的功能，并可设置单级触发字。

信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。

在满足触发条件时，能对被测信号进行一次采集、存储。

b.能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置。

c.8位输入电路的输入阻抗大于50kῼ，其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。

d.每通道的存储深度为20bit。

3. 方案选择与可行性论证（1）数字信号发生器模块方案一：采用555定时器和可预置移位寄存器。

简易逻辑分析仪本设计采用单片机（89C51）和可编程逻辑器件作为系统的控制核心。

设计采用了模块化的设计思想，包括数字信号发生器、采样保持电路、逻辑信号门限电压比较、信号采集与存储、示波器X-Y通道控制、触发点与时间标志线控制、D/A转换、液晶显示、控制面板等功能模块。

数字信号发生器由单片机读取8个外部开关状态，经循环移位输出。

单片机检测8通道输入，在满足触发条件时，进行一次采样和存储，输入经采样保持器LF398，既可以满足对8路信号的A/D转换为同一时刻的数据，又可以提高输入阻抗。

CPLD一方面控制存储器里的数据输出，经DAC0800转换为模拟电压后作为示波器的Y通道输入；另一方面由CPLD产生8位的循环递增数字信号，经DAC0800转换为模拟电压后，其电压波形为锯齿波，将它作为示波器的X通道输入。

存储器采用双口RAM（IDT7132），这样可较简单的实现单片机与CPLD之间的通信。

整个系统较好的实现了题目的要求，达到了较高的性能指标。

一、设计思路与论证1、数字信号发生器模块方案一：采用74LS199产生8路数字信号。

74LS199是具有串行/并行输入及并行/串行输出的8位移位寄存器。

但此方案控制复杂，且需频率为100Hz的时钟，不易采用。

方案二：采用单片机编程实现序列信号发生器。

通过8路拨段开关来设定要产生的序列信号，单片机读取这8路信号，经过处理，产生循环移位序列，且单片机定时精确。

此方案简单可行。

故我们采用了方案二。

2、 8位输入、触发电路方案一：采用8片模数转换器同时对8路信号进行采集，然后将采集到的数据用单片机与转换成数字量的逻辑门限电压进行比较以决定其逻辑。

但需要的AD芯片较多，不宜采用。

方案二：将8路输入信号先用采样保持器LF398进行保持，以保证A/D转换的8路数据为同一时刻的数据，然后使用8通道A/D转换器ADC0809顺序采集保持在LF398中的数据，并用单片机判断其逻辑。

逻辑门限电压由键盘输入给单片机，实现题目要求的16级门限变化。

逻辑分析仪的设计作者姓名：王晓练专业名称：电子信息科学与技术指导教师：李兰英讲师摘要逻辑分析仪用于涉及大量信号或复杂的触发器要求的数字测量，但是以往的独立式逻辑分析仪不仅结构复杂，而且价格昂贵。

文章介绍了一种基于单片机的逻辑分析仪，阐述了逻辑分析仪的硬件电路设计和软件设计部分。

通过本次设计实践证明该逻辑分析仪不仅结构简单、成本较低，而且具有通道数量多、捕获速度快、性能稳定等特点。

本系统的设计电路由8位数字信号发生器电路、数据采集电路、功能控制系统、显示电路四部分构成。

8位数字信号发生器电路：由单片机、液晶、按键等元器件组成，可以产生8路循环移位逻辑信号序列，并能设定、调节并显示预置值。

数据采集电路：由单片机控制，含有RAM及8位输入电路等，能够采集并存储输入的8位逻辑序列。

功能控制系统：它也是由单片机控制，完成设定、显示、调整系统各功能项的任务。

显示电路：主要由可编程逻辑器件CPLD和电平移位及扫描电路组成，用于将RAM中的8路逻辑序列取出，将其高速送入示波器稳定显示。

关键词：逻辑分析仪 AT89C51 数字信号发生器示波器AbstractLogic Analyzer used to involve a lot of signal digital measurement requirements or complex triggers, but independent Logic Analyzer in the past not only complicated and expensive. This article describes a kind of logic analysis instrument based on single-chip, in this paper, the logical analyzer design of hardware circuit and the software design part. Through this design practice proves that the logical analyzer is not only simple structure, low cost, and has the number of channels, capture speed, stable performance, and so on.The system design of circuit consists of 8-bit data acquisition circuit for digital signal generator circuit, four part, features, display control system circuit. 8-bit digital signal generator circuit: it is made of single-chip, LCD, press the key components, and so on, can produce 8 cyclic shift logic signal sequences, and can establish, regulate and displays the preset value. Data acquisition circuit: single-chip control, with RAM and 8-bit input circuit, to collect and enter a sequence of 8-bit logical storage. Function control system: it is also controlled by the single-chip, complete set, displays tasks, adjust all functions of the system. Display circuits: mainly of programmable logic device CPLD and level shifting and scan circuit, used for remove RAM 8 channels in logical sequence, the stability of high-speed into the oscilloscope display.Keywords:logic analyzer, AT89C51, digital waveformgenerators目录摘要 (I)Abstract (II)目录 (III)前言 (1)1 概述 (2)1.1 逻辑分析仪的作用及地位 (2)1.1.1 逻辑分析仪的需求 (2)1.1.2 逻辑分析仪介绍 (3)1.1.3 逻辑分析仪的应用 (4)1.2 逻辑分析仪的发展状况 (4)1.3 设计的提出 (5)2 系统工作原理 (6)2.1 系统组织结构 (6)2.2 系统原理框图 (7)3 系统硬件设计 (8)3.1 硬件器材的选择与应用 (8)3.1.1 单片机概述 (8)3.1.2 设计采用芯片及其引脚介绍 (9)3.2 数字信号发生器模块的实现 (14)3.3 信号采集处理电路设计与实现 (15)3.4 功能实现模块 (17)3.4.1 按键实现电路 (17)3.4.2 CPLD显示电路 (18)3.4.3 D/A转换电路 (19)3.4.4 硬件的抗干扰措施 (20)4 系统软件设计 (21)4.1 软件主要功能控制 (21)4.2 数据采集及显示流程图 (23)4.3 中断程序流程图 (23)4.4 电路保护流程图 (24)5 系统测试 (27)5.1 测试仪器 (27)5.2 测试方法 (27)5.2.1 数字信号发生器的测试 (27)5.2.2 系统的测试 (28)5.3 误差分析 (30)结论 (31)参考文献 (33)致谢 (34)附录： (35)前言随着通信技术的的越加技术纯熟，通信技术在半导体器件出现后开始从以前的只对模拟信号进行变换和传输发展为现在的可以将语音和图像信号用数字技术变换成数字信号后，再在线路上进行传输。

一、易逻辑分析仪系统设计方案本系统由3个AT89S52单片机小系统组成，系统方框图如图 5.7.2所示。

一片AT89S52单片机小系统A产生8路可预置的循环移位逻辑信号序列；一片A T89S52单片机小系统B实现人机交互；另一片A T89S52单片机小系统C用于触发并显示信号。

采用双口RAM，具有分页显示、可移动时间标志线、可设定触发位、连续间断触发触发方式多样等功能。

图5.7.1 8路数字信号发生器与简易逻辑分析仪结构框图图5.7.2 简易逻辑分析仪系统方框图AT89S52单片机小系统A——根据预置的循环移位元逻辑信号序列（通过8路开关设置），循环移位元逻辑输出这个序列，时钟频率为100Hz，同时把这个时钟信号输出给系统C作为信号采样时钟。

AT89S52单片机小系统B——控制一块64*128的点阵液晶，接收键盘输入。

菜单功能详细且操作方便，可设置该逻辑分析仪的工作方式。

工作方式按一定的格式写入双口RAM，将被系统C读取。

同时把用户设置的门限电平值进行D/A转换，与循环移位元逻辑输入信号相比较。

工作方式设置完毕后，可从双口RAM读时间标志线所对应时刻的8路输入信号的逻辑状态，并在液晶屏上显示。

AT89S52单片机小系统C——根据单片机A送来的100Hz信号采样时钟对比较器输出的信号序列进行采样，读取双口RAM的工作方式设置，判断触发点，向双口RAM 写时钟RAM写时钟标志线对应时刻的输入信号逻辑状态。

一、电路数字信号发生器电路设计通过8路开关设置循环移位元逻辑信号序列，输入AT89S52单片机小系统A的PI口，由89S52内部定时器在P3.7产生100HZ的时钟信号,在P3.2输出预置波形,通过移位寄存器74HC164产生8路循环移位序列信号。

8路循环移位序列信号产生电路[4]如图5.7.3所示。

移位寄存器74HC164的内部结构如图5.7.4所示。

74HC164 引脚端功能表如表5.7.1所列。

word文档整理分享本科生毕业设计报告学院物理与电子工程学院专业电子信息工程设计题目：基于51单片机的简易逻辑分析仪设计学生姓名指导教师（姓名及职称）班级学号完成日期：年月基于51单片机的简易逻辑分析仪设计物理与电子工程学院电子信息工程[摘要]本设计完成了一种能进行数字电路中多路数据测试的简易逻辑分析仪。

它以51单片机控制核心，数模转换器为逻辑信号门限电平控制电路，用按键和 12864LCD作为人机交互界面，采用C51进行模块化编程，实现了四路信号的测试，具有成本低，使用方便等特点。

[关键词]数字电路单片机数模转换器逻辑分析仪1 设计任务与要求本设计的主要任务及参数指标是：数据位数4位，存储深度80字；数据速率最高1kHz；输入阻抗大于50kΩ；逻辑信号门限电平在1.0V～4.0V 范围内按8级任意设定。

2 设计方案本系统采用51单片机为控制核心，系统由单片机系统、逻辑电平控制、按键、LCD显示、系统电源等模块构成。

被测数据输入到逻辑电平控制模块，然后进行单片机进行测试，按键用于控制逻辑信号门限电平的大小，系统电源为各模块供电，各模块的供电电压为5V。

图1 系统框图3 设计原理分析3.1 单片机系统电路设计图2 单片机系统电路单片机系统为逻辑分析仪的核心，负责控制逻辑分析仪的逻辑电平、检测按键并驱动LCD 进行显示。

单片机系统电路如图2所示，由晶体振荡器Y1、电容C3和C4构成振荡器电路，为单片机提供时钟信号。

电容C1、电阻R2和R1、按键KEY1构成单片机复位电路，高电平复位，当按键KEY1按下的时间超过2个机器周期以上时，单片机就执行复位操作。

EA 接高电平，单片机首先访问内部程序存储器。

J1为1KΩ的排阻，作为P0口的外部上拉电阻。

在硬件制作时为了方便单片机的测试和功能的扩展，把所有的I/O 口均通过排针引出。

EA/VP 31X119X218RESET 9RD 17WR 16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P 30TXD 11RXD 10U18051P10P11P12P13P14P15P16P17P00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27123456789J11K+5Y112M+5RXD TXDRD WRT0T1INT0INT1C322p FC422p FR28.2KC110u F+512J6CON2KEY1SW2R1100..3.2 人机界面电路设计KEY2KEY3KEY4KEY5P03P04P05P06..图3 按键控制电路按键控制电路如图3所示，用于控制逻辑分析仪的工作状态，如采样率改变、逻辑电平的调整等等，单片机通过检测按键对应的I/O 口是否为低电平来判断按键是否按键，为了防止干扰，应在单片机的按键检测程序中加入延时函数。

用STC12C5A60S2自制逻辑分析仪逻辑分析仪对于开发者来说很重要，现在我们用STC12C5A60S2单片机制作一个 制作资料和上位机程序下载：51hei/bbs/dpj-20393-1.html，下面是单片机高速采样程序： #include//============================================================ ==========================//================================== ====================================================void UartInit(void) //串口初始化函数28800bps@24MHz{ IP = 0x02; IPH = 0x10; IP2 = 0x00; IPH2 = 0x00; //设置中断优先级PCON &= 0x7f;//波特率不倍速SCON = 0x50;//8位数据,可变波特率REN = 1; //启动接收BRT = 0xE6; //设定独立波特率发生器重装值AUXR |= 0x04;//独立波特率发生器时钟为Fosc,即1TAUXR |= 0x01;//串口1选择独立波特率发生器为波特率发生器AUXR |= 0x10;//启动独立波特率发生器ES = 1; //开串行口1中断//EA = 1; //开总中断} //============================================================ ==========================//================================== ====================================================voidInit_Timer0(void) //定时器0初始化函数{TMOD |= 0x02; //定时器0工作在模式2AUXR |= 0x80; //定时器0工作在1T模式TH0 = 0xff;TL0 = 0xff; //定时初值TR0 = 1; //启动定时器} //============================================================。

基于EDA与单片机技术的逻辑分析仪设计专业班级： XXXX指导教师： XXXX1 概述随着数字技术的发展和广泛应用，而普通的示波器最多只能测试两路信号波形，无法满足电路的测试的需求因而需要一种新的仪器来对数字电路进行测试。

逻辑分析仪正是能满足这一需求的一种新型的数字测试仪器。

它应用于微机等数字系统的软件、硬件调试，故障检查，性能分析等过程中。

它可以监测硬件电路工作时的逻辑电平，并加以存储，用图形的方式直观地表达出来，便于用户检测，分析电路设计中的错误。

本系统的设计电路由8位数字信号发生器电路、数据采集电路、功能控制系统、显示电路四部分构成。

8位数字信号发生器电路可以产生8路循环移位逻辑信号序列，并能设定、调节并显示预置值。

数据采集电路：由单片机控制，含有RAM及8位输入电路等，能够采集并存储输入的8位逻辑序列。

功能控制系统：它也是由单片机控制，完成设定、显示、调整系统各功能项的任务。

显示电路：主要由可编程逻辑器件CPLD和电平移位及扫描电路组成，用于将RAM中的8路逻辑序列取出，将其高速送入示波器稳定显示。

2总体设计及方案论证本设计的逻辑分析仪系统包括四个部分：1、8位数字信号发生器；2、数据采集电路；3、功能控制电路；4、显示电路。

整个系统框图如图1所示：图1 系统方框简图2.1 8位数字信号发生器产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。

这里有两种方案供选择：方案1、采用中、小规模器件实现；方案2、用单片机AT89S52来完成。

如果使用中、小规模器件，虽然不需要使用软件编程，但使用的芯片很多，不仅电路复杂，而且由于电路内部接口信号烦琐，中间关联多，抗干扰能力差。

而单片机作为一个智能化的可编程器件，可以通过软件完成相关功能。

因此，我们采用方案2来完成8位数字信号发生器电路。

2.2 数据采集电路该部分数据采集电路的实现有三种方案。

方案1：由8选1采样模拟开关（CD4051）和模数转换器ADC（TLC0820）组成。

基于EDA和单片机技术的逻辑分析仪摘要：本系统的设计电路由8位数字信号发生器电路、数据采集电路、功能控制系统、显示电路四部分构成。

8位数字信号发生器电路：由单片机、液晶、按键等元器件组成，可以产生8路循环移位逻辑信号序列，并能设定、调节并显示预置值。

数据采集电路：由单片机控制，含有RAM及8位输入电路等，能够采集并存储输入的8位逻辑序列。

功能控制系统：它也是由单片机控制，完成设定、显示、调整系统各功能项的任务。

显示电路：主要由可编程逻辑器件CPLD和电平移位及扫描电路组成，用于将RAM中的8路逻辑序列取出，将其高速送入示波器稳定显示。

关键词：可编程器件CPLD；电平位移；扫描电路；目录1 绪论 (3)1.1 逻辑分析仪在数字科技中的地位 (3)1.1.1 数字科技对检测仪器的需求 (3)1.1.2 逻辑分析仪介绍 (4)1.1.3 逻辑分析仪在数据域测试中的应用 (4)1.2 本文研究内容 (5)2 方案论证 (5)3 系统原理框图 (7)4 系统电路 (8)4.1 8位数字信号发生器 (9)4.2 功能控制系统 (10)4.3 数据采集电路 (10)4.4 显示系统 (10)5 系统软件设计 (12)6 调试过程及功能实现 (13)6.1 分模块调试 (14)6.2 整机电路的调试。

(14)6.3 功能实现 (15)7 结果分析 (15)结论致谢 (16)参考文献 (17)附录1 (18)1 绪论1.1 逻辑分析仪在数字科技中的地位1.1.1 数字科技对检测仪器的需求数字科技对检测仪器的需求20 世纪70 年代以来，大规模集成电路、可编程逻辑器件、高速数据信号处理器和计算机技术等高新技术得到迅猛发展，为解决数字设备、计算机及VLSI 等电路在研制、生产、检修和维护中的测试问题，出现了一类新的测试设备。

因为其被测系统的信息载体主要是二进制数据流，为区别于频域或时域的测量，把这一类测试统称为数据域（DataDomain）测试，即有关数字系统的测试称为数据域测试。

摘要逻辑分析仪是一种新型的数字测试仪器。

它应用于微机等数字系统的软件、硬件调试，故障检查，性能分析等过程中。

它可以监测硬件电路工作时的逻辑电平，并加以存储，用图形的方式直观地表达出来，便于用户检测，分析电路设计中的错误。

在数字电路调试中，往往要测试多路信号波形，分析其逻辑关系。

普通示波器最多只能测试两路信号波形，而逻辑分析仪价格较高，我们设计的简易逻辑分析仪造价低、性能高，具有一定的推广价值。

本系统采用单片机和CPLD结合的方式。

用CPLD制作信号发生和采集装置，产生8路信号及数据采集。

信号发生器的序列时钟频率可高于100HZ 。

系统触发方式具有单级触发字和三级逻辑状态分析触发功能。

其中触发字可以通过键盘任意设定，触发位置可调。

此逻辑分析仪能够在示波器上清晰稳定地显示所采集到的8路信号波形和时间标志线，并显示触发点的位置。

单片机输出可在上位机上显示，能同时看到八路信号的波形和同一时刻不同信号的逻辑状态。

系统利用单片机来完成人机界面控制，信号触发、分析、处理与变换。

8位输入电路的输入阻抗大于50kΩ,门限电压16级可调。

每通道的存储深度可达到32bit。

单片机与CPLD的结合简化了外围硬件电路的设计，增加了系统的稳定性和可靠性。

关键字单片机；CPLD；逻辑分析仪；示波器；信号发生器AbstractThe logical analyzer is one kind of new numeral measuring instrument. It applies in number system and so on the microcomputer softwares, the hardware debugging, the malfunction finding, processes and so on in performance analysis. It may monitor the hardware electric circuit to work the time logical level, and saves, expressesintuitively with the graph way, is advantageous for the user examination, analyzes in the circuit design the mistake. In the digital circuit debugging, often must test themulti-channel waveform, analyzes its logical relations. The ordinary oscilloscope are most only can test two group waveforms, but the logical analyzer price is high, we design the simple logical analyzer construction cost low, the performance is high, has certain promoted value. This system uses the monolithic integrated circuit and the CPLD union way.Manufactures the signal with CPLD to occur with the gathering installment, produces 8 groups signals and the data acquisitions. The signal generating device sequence clock frequency may be higher than 100HZ.The system triggering way has the single stage triggering character and three level of logic state analysis triggering function. Triggering character may establish willfully through the keyboard, triggers the position adjustable.This logical analyzer can on the oscilloscope stably demonstrate clearly gathers 8 group waveforms and the time scribe mark, and demonstrate the trigger point the position. The monolithic integrated circuit outputs may demonstratein on position machine that, can simultaneously see the Chinese red army soldier signal the profile and the identical time different signal logical condition. The system completes the man-machine contact surface control using the monolithic integrated circuit, signal triggering, the analysis, processing and the transformation. 8 inputcircuit input impedance is bigger than 50kΩ, threshold voltage 16 levels adjustable. Each channel memory depth may achieve 32bit.The monolithic integrated circuit and the CPLD union simplified the periphery hardware electric circuit design, increased the system stability and the reliability.Keywords Single-chip Microcomputer CPLD；Logical analyzer； Oscillograph； Signal generator目录摘要 - - - - - - - - - - - - - - - - - - - - - - - - - - -ⅠAbstract - - - - - - - - - - - - - - - - - - - - - - - - - - -Ⅱ第1章绪论 - - - - - - - - - - - - - - - - - - - - - - - - - 2第2章总体方案设计 - - - - - - - - - - - - - - - - - - - - - - 32.1 方案比较与选择 - - - - - - - - - - - - - - - - - -- - --32.2 系统设计方案 - - - - - - - - - - - - - - - - - - -- - --3第3章电路分析与设计- - - - - - - - - - - - - - - - - - - -53.1 信号发生器 - - - - - - - - - - - - - - - - - - - -- - --53.2 输入电路- - - - - - - - - - - - - - - - - - - - - - - - 63.3 采集与存储电路- - - - - - - - - - - - - - - - - - - - - 73.4 显示控制电路- - - - - - - - - - - - - - - - - - - -- - - 73.5 利用示波器显示- - - - - - - - - - - - - - - - - - -- - -93.6 电源 - - - - - - - - - - - - - - - - - - - - - -- - -103.7 示波器显示的方法- - - - - - - - - - - - - - - - -- -11第4章软件设计- - - - - - - - - - - - - - - - - - - - - - - - -13第5章系统测试分析- - - - - - - - - - - - - - - - - - -- - -155.1 测试仪器- - - - - - - - - - - - - - - - - - - - - - - - -155.2 调试方法和过程- - - - - - - - - - - - - - - - - - - - - -15结论- - - - - - - - - - - - - - - - - - - - - - - - - -- - -18致谢 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 19参考文献- - - - - - - - - - - - - - - - - - - - - - - - - - - - -20简易逻辑分析仪的设计第1章绪论在工作中只要有数字逻辑信号，就能有机会使逻辑分析仪电子化。

简易逻辑分析仪湖北师范学院物理与电子科学学院0505班贾奕黄劲松沈鹏程摘要本系统是以51单片机和CPLD的组合电路为核心，构建了一个基于实时采样的8路简易逻辑分析仪。

系统由五部分组成：按键控制模块、DMA控制模块、采样频率产生模块、输出显示模块、数据采集及数据存储模块。

信号进入系统后，首先由单片机控制高速锁存器（74ACQ574SC）读取两个触发字，若满足触发条件则时入DMA采样模式，若不满足则继续读取触发字。

DMA采样时，存储地址由计数器（74HC393）提供，在CPLD内有一个与74HC393同步的7位计数器，当计数器溢出时，DMA采样结束，进入读数据输出显示部分，系统采用LCD12864输出显示，每一页显示一个通道。

方案论证与选择采样模块：采用AD0809采样也可以实现8通道采样，但不能在同一时刻对多路信号采样，利用锁存器74ACQ574SC 可以达到要该目的，而且在其锁存速率也远超于AD0809的最大采样率。

采样方式：一般的采样方式是先通过单片机对采样模块的读，然后再写到RAM，这种方式在采样高频的信号时，会受单片机的工作频率影响，存在很大的局限性，而采用高速DMA模式，既在采样开始时，单片机将总路线交出，让高速锁存器与RAM之间进行直接存储，由计数器控制RAM的存储地址，计数器溢出时，单片机再将总线夺加，这种方式在采样时的速率则可不受单片机工作频率的局限。

触发方式：采用硬件触发，将信号接入D触发器，可以提高提高系统软件性能，但外接D触发器给硬件增加了复杂度，在CPLD内部加入D触发器是可行的，但本系统中所使用的CPLD资源有限，因此我们选项用软件触发方式。

显示部分：利用LCD12864的8页显示8通道波形，在视觉上可能不怎么好，但相比用示波器显示，可以简化系统，方便设计，结合LCD1602以配合LCD12864作显示用。

系统框图：方案描述：外部TTL信号由高速锁存器74ACQ574SC接入系统，可同时测量8路，首先由单片机通过574直接读取触发字（上升沿触发），当满足触发条件时，单片机将总路线交给574，开启DMA模式，574将采到的数据直接存入RAM，采样频率由DDS芯片AD9851提供，在采足128个数据后，CPLD内部7位计数器（与74393同步）溢出并通知MCU，MCU关闭574夺回总线，然后再从RAM中读回数据，逐个送出显示。

简易逻辑分析仪摘要关键词： SPCE061A 单片机一、方案设计与论证二、硬件电路设计2.1电路方框图及说明IOA04051IOA7IOB2IOB0、IOB1、IOB4～IOB15IOA8～IOA15Key2(4*4)LED2(1*14)DAC1X IOA6IOA5SPCE061A(2)In1In2In3In4In5In6In7In8OutA CB IOB15ClkSPCE061(1)IOA0IOA7IOA5IOA6IOA4IOA3IOA2IOA1LED1(1*11)Key1(1*8)IOA8～IOA15IOB0～IOB10电压调整INH IOA4DAC2Y整个系统由一个信号发生器和一个简易逻辑分析仪构成。

信号发生器用一片061来做控制核心，每路信号序列均可通过键盘一（Key1）预置，序列状态由一组11个发光二极管组(LED1)显示，061通过定时往IOA0～IOA7口送相应的高低电平即可实现信号发生功能，同理，IOB15将产生100Hz 的序列时钟，可作为简易逻辑分析仪的同步信号。

简易逻辑分析仪的控制核心也是一片061，IO 分配如上图所示。

信号通过多路选择开关4051（8选1）到达061的IOA0进行AD 转换，根据转换结果和门限电压判决其为“0”或“1”（大于门限电压即为“1”）。

4051的通道选择是由IOA5~IOA7的电平决定的。

4051的真值表如下所示。

2.2各部分电路设计2.2.1061系统电路使用061最小系统。

2.2.2LED电路LED1：D1LED 12D2LED12D3LED12D4LED12D5LED12D6LED12D7LED12D8LED12D9LED12D10LED12D11LED12R1 220R2220R3220R4220R5220R6220R7220R8220R9220R10220R11220IOB0IOB1IOB2IOB3IOB4IOB5IOB6IOB7IOB8IOB9IOB10 D1~D3（绿色）: 通道显示D4~D11（红色）: 状态字显示LED2:D1LED 12D2LED12D3LED12D4LED12D5LED12D6LED12D7LED12D8LED12D9LED12D10LED12D11LED12R1 220R2220R3220R4220R5220R6220R7220R8220R9220R10220R11220IOB0IOB1D12LED 12D13LED12D14LED12R12 220R13220R14220IOB4IOB5IOB6IOB7IOB8IOB9IOB10IOB11IOB12IOB13IOB14IOB15 D1~D3（黄色）: 设置状态显示D4~D6（绿色）: 通道显示D7~D14（红色）: 状态字显示 2.2.3KEY 电路的设计 Key1：IOA8-IOA15:接1*8键盘键盘布局（左到右）：停止，置高；置低；上一通道；下一通道；左一位；右一位；运行。