微电子工艺作业参考答案(第1(第10次))-

第一章1.集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个外壳内，执行特定电路或系统功能。

集成电路发展的五个时代及晶体管数目：小规模集成电路（小于100个）、中规模集成电路（100~999）、大规模集成电路（1000~99999）、超大规模集成电路（超过10万）、甚大规模集成电路（1000万左右）。

2、硅片制备（Wafer preparation）、硅片制造（Wafer fabrication）硅片测试/拣选（Wafer test/sort）、装配与封装（Assembly and packaging）、终测（Final test）。

3、半导体发展方向：提高性能、提高可靠性、降低价格。

摩尔定律：硅集成电路按照4年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等发展规律发展。

4、特征尺寸也叫关键尺寸，集成电路中半导体器件能够加工的最小尺寸。

5、more moore定律：芯片特征尺寸的不断缩小。

从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小，more than moore定律:指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。

6、High-K：高介电系数；low-K:低介电系数；Fabless：无晶圆厂；Fablite：轻晶片厂；IDM：Integrated Device Manufactory集成器件制造商；Foundry:专业代工厂；Chipless:无晶片1、原因：更大直径硅片，更多的芯片，单个芯片成本减少；更大直径硅片，硅片边缘芯片减小，成品率提高；提高设备的重复利用率。

硅片尺寸变化：2寸（50mm）-4寸（100mm）-5寸（125mm）-6寸（150mm）-8寸（200mm）-12寸（300mm）-18寸（450mm）.2、物理尺寸、平整度、微粗糙度、氧含量、晶体缺陷、颗粒、体电阻率。

微电子工艺_哈尔滨工业大学中国大学mooc课后章节答案期末考试题库2023年1.CZ法拉不出高阻单晶硅锭的主要原因是：答案:坩埚材料分解出的氧会进入硅锭；2.实际VPE工艺温度多在质量传递控制区，此时外延速率：答案:对温度不太敏感；3.关于硅的热氧化，下面哪种说法正确：答案:氧化反应是在Si/SiO2界面发生的；4.在D-G模型中假定稳定生长氧化层时，氧化剂的气相输运、固相扩散和化学反应三个流密度应：答案:相等；5.基于LSS理论，离子注入受到靶原子核与电子的阻止：答案:核阻止和电子阻止是独立的；6.多晶硅薄膜通常采取哪种方法制备：答案:LPCVD7.PVD与CVD比较，下列那种说法正确：答案:PVD薄膜与衬底的粘附性较差；8.外延用衬底硅片一般偏离准确晶向一个小角度，如（111）-Si偏离3º，下列那种说法正确？答案:这是为了得到原子层量级的台阶；这是为外延生长提供更多的结点位置；9.硅恒定源扩散，在扩散温度硅的固溶度为N s，在进行了40min扩散后，测得结深是1.5μm，若要获得2.0μm的结深，在原工艺基础上应再扩散多少分钟？硅表面杂质浓度是多少？答案:应再扩散31 min杂质表面浓度=N s表面杂质浓度等于该工艺温度时硅的固溶度；10.P在两歩扩散工艺中，第二步再分布的同时又进行了热氧化（kp=10），这会给再分布扩散带来哪些影响：答案:P扩散速度加快；在SiO2/Si界面Si一侧的P堆积（是指高于SiO2一侧）；扩入Si的P总量下降；11.扩散系数是表征扩散快慢的参数，它相当于单位浓度梯度时的扩散通量，所以它：答案:单位为m∧2/s有单位；12.看图判断，下列哪种描述正确：答案:图（b）是注入的高能离子。

图（a）是注入的低能离子；13.下列哪个工艺方法应用了等离子体技术：答案:溅射RIEHDPCVD14.蒸镀工艺要求蒸镀室为高真空度的原因：答案:为了避免蒸发分子（或原子）被氧化；为了提高蒸发分子（或原子）的平均自由程；为了降低镀膜中的杂质；15.可以采取哪种方法来提高光刻分辨率？答案:减小分辨率系数;增大光学系统数值孔径；缩短光源波长；16.CZ法、MCZ法拉单晶时必须有籽晶；而FZ法拉单晶时不需要籽晶。

微电子工艺技术-复习要点答案)完整版(第四章晶圆制造法。

比法和FZ1．CZ法提单晶的工艺流程。

说明CZ FZ三种生长方法的优缺点。

较单晶硅锭CZ、MCZ和答：法：使用射频或电阻加热线圈，置于慢速转动的石CZ3、收颈4、放肩5、等径生长6、收晶。

1、溶硅2、引晶。

将一个慢速转动的夹具的单晶硅籽晶棒）英坩埚内的高纯度电子级硅在1415度融化（需要注意的是熔硅的时间不宜过长逐渐降低到熔融的硅中，籽晶表面得就浸在熔融的硅中并开始融化，籽晶的温度略低于硅的熔点。

当系统稳定后，将籽晶缓慢拉出，同时熔融的硅也被拉出。

使其沿着籽晶晶体的方向凝固。

籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性。

的多晶硅棒垂直放在高温炉反应室。

加热将多晶硅棒的低端熔化，然后50-100cm FZ法：即悬浮区融法。

将一条长度把籽晶溶入已经熔化的区域。

熔体将通过熔融硅的表面张力悬浮在籽晶和多晶硅棒之间，然后加热线圈缓慢升高温度将熔融硅的上方部分多晶硅棒开始熔化。

此时靠近籽晶晶体一端的熔融的硅开始凝固，形成与籽晶相同的晶体结构。

当加热线圈扫描整个多晶硅棒后，便将整个多晶硅棒转变成单晶硅棒。

法优点：①所生长的单晶的直径较大，成本相对较低；②通过热场调整及晶转，坩埚等工艺参数的优化，可以较好CZ的控制电阻率径向均匀性。

缺点：石英坩埚内壁被熔融的硅侵蚀及石墨保温加热元件的影响，易引入氧、碳杂质，不易生长高电阻率单晶。

③高纯度、高电阻率、低法高。

②无需坩埚、石墨托，污染少 CZFZ法优点：①可重复生长，提纯单晶，单晶纯度较法，熔体与晶体界面复杂，很④悬浮区熔法主要用于制造分离式功率元器件所需要的晶圆。

缺点：直径不如CZ氧、低碳难得到无位错晶体，需要高纯度多晶硅棒作为原料，成本高。

优点：较少温度波动，减轻溶硅与坩埚作用，降低了缺陷密度，氧含量，提高了电阻分布的均匀MC：改进直拉法性2．晶圆的制造步骤【填空】答：1、整形处理：去掉两端，检查电阻确定单晶硅达到合适的掺杂均匀度。

微电子工艺学A智慧树知到课后章节答案2023年下上海大学上海大学第一章测试1.世界上第一个集成电路制造所用的衬底是（）。

A:多晶硅B:硅单晶C:金衬底D:锗单晶答案:锗单晶2.麒麟980芯片采用的工艺水平是（）。

A:10 nmB:5 nmC:7 nmD:9 nm答案:7 nm3.发明集成电路的公司有（）。

A:英特尔B:英伟达C:仙童半导体D:德州仪器答案:仙童半导体;德州仪器4.微电子产业的特点有( )。

A:商品寿命短B:制造环境要求高C:对材料及产品可靠性要求高D:技术含量高，人才需要大答案:商品寿命短;制造环境要求高;对材料及产品可靠性要求高;技术含量高，人才需要大5.摩尔定律会一直发展下去。

（）A:对 B:错答案:错6.集成电路制造所需的单晶硅纯度在11－12个9。

（）A:错 B:对答案:对第二章测试1.如下选项那个不是离子注入工艺过程中，减少沟道效应的措施（）。

A:增加注入剂量B:表面预非晶化C:表面用掩膜D:增加注入能量答案:增加注入能量2.下列哪个杂质允许在硅中存在的？( )A:NaB:CC:OD:Cu答案:Cu3.硅的四种掺杂方式有以下几种？（）A:离子注入B:原位掺杂C:扩散掺杂法D:中子嬗变掺杂答案:离子注入;原位掺杂;扩散掺杂法;中子嬗变掺杂4.金刚石结构的立方晶胞空间利用率为34%。

（）A:错 B:对答案:错5.硅的解理面为（110）面。

（）A:对 B:错答案:错第三章测试1.金刚石结构的立方晶胞空间利用率为74%。

（）A:错 B:对答案:对2.硅烷法制备高纯硅的步骤不包括哪一项？（）A:精馏B:硅烷热分解C:固体吸附法D:制备硅烷答案:精馏3.目前制备SOI 材料的主流技术有几种？（）A:智能剥离法B:键合再减薄技术C:注氧隔离法答案:智能剥离法;键合再减薄技术;注氧隔离法4.物理提纯法制备多晶硅过程中，硅参加了化学反应。

（）A:错 B:对答案:对第四章测试1.如下哪个选项不是半导体器件制备过程中的主要污染物？( )A:金属离子B:化学物质C:融解的氧气D:细菌答案:融解的氧气2.下面哪个选项不是集成电路工艺用化学气体质量的指标？（）A:微粒B:纯度C:浓度D:金属离答案:浓度3.美国联邦标准209E按一立方英尺中存在的颗粒大小和密度定义空气净化标准。

1. 热氧化法生长1000Å厚的氧化层，工艺条件：1000℃，干氧氧化，无初始氧化层，试问氧化工艺需多长时间？解： 氧化层生长厚度与生长时间之间的关系式为222()SiO SiO x Ax B t τ+=+已知0τ=，1000℃，干氧氧化查表1，可知0.165A m μ=，241.9510min m B μ−=⨯，20.1SiO x m μ=所以 135.9min t ≈2. 在标准氧化气压1050℃湿氧氧化气氛生长1μm 厚的氧化层，计算所需时间。

若抛物线形速率常数与氧化气压成正比，分别计算5个、20个大气压下的氧化时间。

解： 氧化层生长厚度与生长时间之间的关系式为222()SiO SiO x Ax B t τ+=+已知0τ=，1050℃，湿氧氧化查表2，可知0.18A m μ=，20.415m B h μ=，21SiO x m μ= 所以 2.84t h ≈则5个大气压下生长1 m μ厚的氧化层所需时间(5) 2.8450.57t h ≈=20个大气压下生长1 m μ厚的氧化层所需时间(20) 2.84200.14t h ≈=3. 在恒定表面源扩散下，p-Si 中扩磷13分钟，测得结深为0.5μm ，为使结深达到1.5μm ，在原条件下还要扩散多长时间？解：j X =， 在恒定表面源扩散下，A ，和D 都为定值： 222211 1.5131170.5j j X t t X ⎛⎫⎛⎫=== ⎪ ⎪ ⎪⎝⎭⎝⎭min ， 还要再扩散：117 -13=104min4. 在1000℃工作的扩散炉，温度偏差在±1℃，扩散深度相应的偏差是多少？假定是恒定表面源扩散（k=8.617×10-5 eV/K, Ea=3.76 eV ）。

解：j X =可知，恒定表面源扩散下，A 为定值，扩散温度导致的扩散深度偏差产生主要来源于扩散系数差由公式 0exp a E D D kT −⎡⎤=⎢⎥⎣⎦：10011000101.35%j j X X ===999100098.66%j j X X ===5. 30keV 、1012ions/cm 2 B 11注入Si 中，求注入的峰值深度和峰值浓度（查图时，R p 精确到0.1μm ，ΔR p 精确到0.01μm ）。

半导体物理与器件1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分).集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。

小规模时代（SSI）,元件数2-50；中规模时代（MSI），元件数30-5000；大规模时代（ISI）, 元件数5000-10万；超大规模时代（visi），10万-100万；甚大规模，大于100万。

2. 写出IC 制造的５个步骤？(15分)（1）硅片制备（Wafer preparation）：晶体生长，滚圆、切片、抛光。

（2）硅片制造（Wafer fabrication）：清洗、成膜、光刻、刻蚀、掺杂。

（3）硅片测试/拣选（Wafer test/sort）：测试、拣选每个芯片。

（4）装配与封装（Assembly and packaging）：沿着划片槽切割成芯片、压焊和包封。

（5）终测（Final test）：电学和环境测试。

3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：①提高芯片性能②提高芯片可靠性③降低成本摩尔定律：硅集成电路按照4年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%， IC 工作速度提高1.5倍等发展规律发展。

4. 什么是特征尺寸CD？(10分).硅片上的最小特征尺寸称为 CD，CD 常用于衡量工艺难易的标志。

5. 什么是More moore定律和More than Moore定律？(10分) “More Moore”：是指继续遵循Moore定律，芯片特征尺寸不断缩小（Scaling down），以满足处理器和内存对增加性能/容量和降低价格的要求。

它包括了两方面：从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小，以及与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。

“More Than Moore”：指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D 集成或精确的封装级(SiP)或芯片级(SoC)转移。

《微电子工艺》考试(开卷)1、简述三维集成技术的优、缺点，及其应用领域？(15 ')1)优：互联线更短、低功耗、速度高、所占平面面积小、引脚少2)缺：制造工艺复杂、成本高、不易散热3)应用：成像传感器、存储器、处理器2、简述BOSCI刻蚀工艺原理？(15 ')BOSCH刻蚀为时分复用刻蚀。

1)各自同性刻蚀， SF6 等离子体现各项同性刻蚀，刻蚀循环7-16s；2)保护：C4F8生成类似Teflen的氟碳化合物高分子膜(-CF2-) n保护循环5-15s；3)刻蚀温度：液氮冷却 40 C；4)电感耦合等离子： ICP 产生等离子体，平板电极加速离子；5)气体切换系统；6)刻蚀掩膜；7)侧壁；8)刻蚀速率。

3、简述光刻的主要工艺步骤，并配图说明？(15' )1)涂光刻胶2)对准与曝光3)显影4)刻蚀5)去除光刻胶4、简述常压CVD工艺在Si表面淀积SiO2膜时，与热氧化工艺的不同之处是？(15 ' )1)CVD法SiO2膜中的硅来自外加的反应气体，而热氧化法SiO2膜中的硅来自硅衬底本身，氧化过程中需消耗掉一部分衬底中的硅；2)CVD法德反应发生在 SiO2膜表面，膜厚与时间始终成线性关系。

而在热氧化法中，一旦SiO2膜形成后，反应剂必须穿过 SiO2膜，反应发生在 SiO2/Si界面上；3)CVD 法温度较低，但膜质量较差，通常需经增密处理，而热氧化法湿度高，SiO 结构致密，掩膜性能良好。

5、参考PMO晶体管的制造工艺流程，绘制NMOS!体管的制造工艺流程，并给予简要说明。

(30 ' )NMOS晶休管的工艺流程概介■:- StepO: _块卩型琏NMOS晶体管的工艺槪概介-"Stepl: (layering)生长一层厚二氧化硅(5000A),作为掺杂阻拦层，也叫场氧.NMOS晶体管的工艺勰概介△2& (patterning)涂•發.NMOS晶休管的工艺般概介。

CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。

（单晶硅锭从融体中拉出时，初始的掺杂浓度为1017cm -3） 2．硅的晶格常数为?．假设为一硬球模型： (a)计算硅原子的半径。

(b)确定硅原子的浓度为多少(单位为cm -3)(c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。

3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂4．一直径200mm 、厚1mm 的硅晶片，含有的硼均匀分布在替代位置上，求： (a)硼的浓度为多少(b)硼原子间的平均距离。

5．用于柴可拉斯基法的籽晶，通常先拉成一小直径的狭窄颈以作为无位错生长的开始。

如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。

6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高7．为何晶片中心的杂质浓度会比晶片周围的大8．对柴可拉斯基技术，在k 0=时，画出C s /C 0值的曲线。

9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。

一次悬浮区熔通过，熔融带长度为2cm ，则在离多远处镓的浓度会低于5×1015cm -3 10．从式L kx s e k C C /0)1(1/---=，假设k e =，求在x/L=1和2时，C s /C 0的值。

11．如果用如右图所示的硅材料制造p +-n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。

12．由图，若C m =20％，在T b 时，还剩下多少比例的液体13．用图解释为何砷化镓液体总会变成含镓比较多14．空隙n s 的平衡浓度为Nexp[-E s /(kT)]，N 为半导体原子的浓度，而E s 为形成能量。

微电子工艺作业参考答案第一次作业（全体交）1、简单叙述微电子学对人类社会的作用答：自上世纪40年代晶体管诞生以来，微电子学科技术发展异常迅猛，目前已进入到巨大规模集成电路和系统集成时代，已经成为整个信息时代的标志和基础。

可以毫不夸张地说，没有微电子就没有今天的信息社会。

纵观人类社会发展的文明史，一切生产方式的重大变革都是由新的科学发明而引起的。

科学技术作为第一生产力，推动者社会向前发展。

1774年，英国格拉斯哥大学的修理工瓦特发明了蒸汽机，触发了第一次工业革命，产生了近代纺织业和机械制造业，使人类进入了利用机器延伸和发展人类体力劳动的时代。

1866年，德国科学家西门子发明了发发电机，引发了以电气化工业为代表的第二次技术革命。

当前，我们正在经历着一场新的技术革命，虽然第三次技术革命包含了新材料、新能源、生物工程、海洋工程、航天工程和电子信息技术等等，但影响最大、渗透性最强、最具有新技术革命代表性的仍是以微电子技术为核心的电子信息技术。

信息是客观事物状态和运动特征的一种普遍表现形式，是继材料和能源之后的第三大资源，是人类物质文明与精神文明赖以发展的三大支柱之一。

目前，全球正处在一场跨越时空的新的信息技术革命中，它将比人类历史上的任何一次技术革命对社会经济、政治、文化等带来的冲击都更为巨大，它将改变我们人类的生产方式、生活方式、工作方式，以及治理国家的方式。

实现社会信息化的关键是各种计算机和通讯设备，但其基础都是半导体和微电子技术。

1946年，美国宾夕法尼亚大学莫尔学院诞生了世界第一台电子计算机ENIAC，运行速度只有每秒5000次，存储容量只有千位，平均稳定运行时间只有7分钟。

当时的专家认为，全世界只要有4台ENIAC就足够了。

然而，仅仅过了半多世纪，现在全世界的计算机数量已多达数亿台。

造成这个巨大变革的技术基础就是微电子。

现在，电子信息产业已经成为全球第一大产业。

毫无疑问，21世纪将是信息化的世纪。

1.什么是薄膜？例举并描述可接受的薄膜的8个特性。

(15分)答：（1）薄膜：指某一维尺寸远小于另外两维上的尺寸的固体物质。

.（2）.好的台阶覆盖能力..高的深宽比填隙能力(>3:1)..厚度均匀(避免针孔、缺陷）..高纯度和高密度..受控的化学剂量..结构完整和低应力（导致衬底变形,..好的粘附性避免分层、开裂致漏电）2.例举并描述薄膜生长的三个阶段。

（10分）答：（1）晶核形成分离的小膜层形成于衬底表面，是薄膜进一步生长的基础。

（2）凝聚成束形成(Si)岛，且岛不断长大（3）连续成膜岛束汇合并形成固态的连续的薄膜淀积的薄膜可以是单晶（如外延层）、多晶（多晶硅栅）和无定形（隔离介质，金属膜）的。

3.什么是多层金属化？它对芯片加工来说为什么是必需的？（10分）答：..多层金属化：用来连接硅片上高密度器件的金属层和绝缘层..关键层：线条宽度被刻蚀为器件特征尺寸的金属层。

..对于ULSI集成电路而言，特征尺寸的范围在形成栅的多晶硅、栅氧以及距离硅片表面最近的金属层。

介质层..层间介质（ILD）ILD－1：隔离晶体管和互连金属层；隔离晶体管和表面杂质。

采用低k介质作为层间介质，以减小时间延迟，增加速度。

4.例举淀积的5种主要技术。

（10分）答：膜淀积技术分类化学方法（1）CVDa.APCVD(Atmosphere Pressure Chemical Vapor Deposition)b.LPCVDc.等离子体辅助CVD：HDPCVD(High-Density Plasma CVD)、PECVD(Plasma enhanced CVD)d.VPE和金属有机化学气相淀积(2)电镀：电化学淀积（ECD）、化学镀层物理方法：（1）PVD（2）蒸发(含MBE)（3）旋涂( SOG, SOD)5.描述CVD反应中的8个步骤（15分）。

答：1) 质量传输2)薄膜先驱物反应3) 气体分子扩散4) 先驱物吸附5) 先驱物扩散进衬底6) 表面反应7) 副产物解吸8) 副产物去除6.例举高k介质和低k介质在集成电路工艺中的作用。

微电子工艺技术复习要点答案（完整版）第四章晶圆制造1．CZ法提单晶的工艺流程。

说明CZ法和FZ法。

比较单晶硅锭CZ、MCZ和FZ三种生长方法的优缺点。

答：1、溶硅2、引晶3、收颈4、放肩5、等径生长6、收晶。

CZ 法：使用射频或电阻加热线圈，置于慢速转动的石英坩埚内的高纯度电子级硅在1415度融化（需要注意的是熔硅的时间不宜过长）。

将一个慢速转动的夹具的单晶硅籽晶棒逐渐降低到熔融的硅中，籽晶表面得就浸在熔融的硅中并开始融化，籽晶的温度略低于硅的熔点。

当系统稳定后，将籽晶缓慢拉出，同时熔融的硅也被拉出。

使其沿着籽晶晶体的方向凝固。

籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性。

FZ法：即悬浮区融法。

将一条长度50-100cm 的多晶硅棒垂直放在高温炉反应室。

加热将多晶硅棒的低端熔化，然后把籽晶溶入已经熔化的区域。

熔体将通过熔融硅的表面张力悬浮在籽晶和多晶硅棒之间，然后加热线圈缓慢升高温度将熔融硅的上方部分多晶硅棒开始熔化。

此时靠近籽晶晶体一端的熔融的硅开始凝固，形成与籽晶相同的晶体结构。

当加热线圈扫描整个多晶硅棒后，便将整个多晶硅棒转变成单晶硅棒。

CZ法优点：①所生长的单晶的直径较大，成本相对较低；②通过热场调整及晶转，坩埚等工艺参数的优化，可以较好的控制电阻率径向均匀性。

缺点：石英坩埚内壁被熔融的硅侵蚀及石墨保温加热元件的影响，易引入氧、碳杂质，不易生长高电阻率单晶。

FZ法优点：①可重复生长，提纯单晶，单晶纯度较CZ法高。

②无需坩埚、石墨托，污染少③高纯度、高电阻率、低氧、低碳④悬浮区熔法主要用于制造分离式功率元器件所需要的晶圆。

缺点：直径不如CZ法，熔体与晶体界面复杂，很难得到无位错晶体，需要高纯度多晶硅棒作为原料，成本高。

MCZ：改进直拉法优点：较少温度波动，减轻溶硅与坩埚作用，降低了缺陷密度，氧含量，提高了电阻分布的均匀性2．晶圆的制造步骤【填空】答：1、整形处理：去掉两端，检查电阻确定单晶硅达到合适的掺杂均匀度。

（整理）微电子工艺答案,整理好的了1.1.保护器件避免划伤和沾污2.限制带电载流子场区隔离（表面钝化）3.栅氧或存储单元结构中的介质材料4.掺杂中的注入掩蔽5.金属导电层间的电介质6.减少表面悬挂键2.化学反应：Si+2H2O->SiO2+2H2水汽氧化与干氧氧化相比速度更快，因为水蒸气比氧气在二氧化硅中扩散更快、溶解度更高3.、1.干氧：Si＋O2 SiO2氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好2、水汽氧化：Si+H2O SiO2（固）+H2(气)氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差3、湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应氧化速度、氧化质量介于以上两种方法之间4.掺杂物、晶体晶向、压力、温度、水蒸气5.界面陷阱电荷、可移动氧化物电荷6.工艺腔、硅片传输系统、气体分配系统、尾气系统、温控系统4.工艺腔是对硅片加热的场所，由垂直的石英罩钟、多区加热电阻丝和加热管套组成硅片传输系统在工艺腔中装卸硅片，自动机械在片架台、炉台、装片台、冷却台之间移动气体分配系统通过将正确的气体通到炉管中来维持炉中气氛控制系统控制炉子所有操作，如工艺时间和温度控制、工艺步骤的顺序、气体种类、气流速率、升降温速率、装卸硅片...1.(1)薄膜：指某一维尺寸远小于另外两维上的尺寸的固体物质。

. （2）.好的台阶覆盖能力 ..高的深宽比填隙能力(>3:1)厚度均匀(避免针孔、缺陷） ..高纯度和高密度 ..受控的化学剂量..结构完整和低应力（导致衬底变形,..好的粘附性避免分层、开裂致漏电）2.（1）晶核形成分离的小膜层形成于衬底表面，是薄膜进一步生长的基础。

（2）凝聚成束形成(Si)岛，且岛不断长大（3）连续成膜岛束汇合并形成固态的连续的薄膜淀积的薄膜可以是单晶（如外延层）、多晶（多晶硅栅）和无定形（隔离介质，金属膜）的3.答：..多层金属化：用来连接硅片上高密度器件的金属层和绝缘层 ..关键层：线条宽度被刻蚀为器件特征尺寸的金属层。

华中科技大学2011—2012学年第二学期 电子科学与技术专业《微电子工艺学》试卷A(开卷)一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”(本大题共10小题，每小题1分，共10分)1、单晶生长实际上是液固两相的转化，实现条件是在两相界面附近存在浓度梯度。

( × )2、如果光刻胶的CMTF 小于实际光刻图形的MTF ，则光刻图形上的最小尺寸线条可能被分辨。

反之，不能被分辨。

(√ )3、热氧化过程中，硅内靠近Si-SiO 2 界面的杂质将在界面两边的硅和二氧化硅中形成再分布。

对于k <1、二氧化硅中的慢扩散杂质，再分布之后靠近界面处二氧化硅中的杂质浓度比硅中高，硅表面附近浓度下降。

( √ )4、研究表明，杂质在半导体晶体中的扩散虽然比较复杂，但可以归纳为几种典型的形式，如填隙式和替位式扩散，其中替位式扩散的速度较快。

( × )5、离子注入掺杂时，降低离子能量是形成浅结的重要方法。

但在低能情况下，沟道效应很明显，可能使结深增加一倍，且离子束稳定性降低。

( √ )6、氮化硅(Si 3N 4)薄膜介电常数约 6~9，不能作为层间绝缘层，否则将造成较大寄生电容，降低电路速度。

但它对杂质扩散有极强掩蔽能力，可以作为器件最终钝化层和机械保护层以及硅选择性氧化的掩模。

( √ )7、自掺杂效应是气相外延过程中的无意识掺杂效应，采取适当措施可以完全避免，例如降低由衬底蒸发的杂质量以及避免使蒸发出的杂质重新进入外延层。

( × )8、溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一，其中每种物理过程发生的几率取决于入射离子的剂量。

( × )9、等离子体刻蚀与溅射刻蚀并无明显界限，化学反应和物理作用都可能发生，具体刻蚀模式取决于系统压力、温度、气流、功率及相关可控参数。

( √ )10、MOS 器件之间是自隔离的(self-isolated)，可大大提高集成度。

第一章1. What is a wafer? What is a substrate？What is a die?什么是硅片，什么是衬底，什么是芯片答：硅片是指由单晶硅切成的薄片;芯片也称为管芯（单数和复数芯片或集成电路）;硅圆片通常称为衬底.2。

List the three major trends associated with improvement in microchip fabrication technology，and give a short description of each trend。

列出提高微芯片制造技术相关的三个重要趋势,简要描述每个趋势答：提高芯片性能：器件做得越小，在芯片上放置得越紧密，芯片的速度就会提高.提高芯片可靠性：芯片可靠性致力于趋于芯片寿命的功能的能力。

为提高器件的可靠性，不间断地分析制造工艺。

降低芯片成本:半导体微芯片的价格一直持续下降.3。

What is the chip critical dimension (CD）？Why is this dimension important?什么是芯片的关键尺寸，这种尺寸为何重要答：芯片的关键尺寸(CD）是指硅片上的最小特征尺寸；因为我们将CD作为定义制造复杂性水平的标准,也就是如果你拥有在硅片某种CD的能力，那你就能加工其他所有特征尺寸，由于这些尺寸更大，因此更容易产生。

4. Describe scaling and its importance in chip design.描述按比例缩小以及在芯片设计中的重要性答:按比例缩小：芯片上的器件尺寸相应缩小是按比例进行的重要性：为了优电学性能，多有尺寸必须同时减小或按比例缩小.5. What is Moore's law and what does it predict？什么是摩尔定律，它预测了什么答:摩尔定律：当价格不变时，集成电路上可容纳的晶体管数，月每隔18个月便会增加1倍,性能也将提升1倍。

文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.华中科技大学2010—2011学年第二学期 电子科学与技术专业《微电子工艺学》试卷（A 卷）一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”（本大题共12小题，每小题2分，共24分）1、用来制造MOS 器件最常用的是（100）面的硅片，这是因为（100）面的表面状态更有利于控制MOS 器件开态和关态所要求的阈值电压。

（√）2、在热氧化过程的初始阶段，二氧化硅的生长速率由氧化剂通过二氧化硅层的扩散速率决定，处于线性氧化阶段。

（× ）3、在一个化学气相淀积工艺中，如果淀积速率是反应速率控制的，则为了显著增大淀积速率，应该增大反应气体流量。

（ × ）4、LPCVD 紧随PECVD 的发展而发展。

由660℃降为450℃，采用增强的等离子体，增加淀积能量，即低压和低温。

（×）5、蒸发最大的缺点是不能产生均匀的台阶覆盖，但是可以比较容易的调整淀积合金的组分。

（×）6、化学机械抛光(CMP)带来的一个显著的质量问题是表面微擦痕。

小而难以发现的微擦痕导致淀积的金属中存在隐藏区，可能引起同一层金属之间的断路。

（√）7、曝光波长的缩短可以使光刻分辨率线性提高，但同时会使焦深线性减小。

如果增大投影物镜的数值孔径，那么在提高光刻分辨率的同时，投影物镜的焦深也会急剧减小，因此在分辨率和焦深之间必须折衷。

（ √ ）8、外延生长过程中杂质的对流扩散效应，特别是高浓度一侧向异侧端的扩散，不仅使界面附近浓度分布偏离了理想情况下的突变分布而形成缓变，且只有在离界面稍远处才保持理想状态下的均匀分布，使外延层有效厚度变窄。

（ × ）9、在各向同性刻蚀时，薄膜的厚度应该大致大于或等于所要求分辨率的三分之一。

如果图形所要求的分辨率远小于薄膜厚度，则必须采用各向异性刻蚀。

（ × ）10、热扩散中的横向扩散通常是纵向结深的75%~85%。