数字时钟电路制作与调试

数字电路时钟信号调试数字电路的时钟信号调试是确保电路正常工作的重要步骤之一。

时钟信号在数字电路中起着同步和计时的作用，因此其准确性和稳定性对于电路的正常运行至关重要。

本文将介绍数字电路时钟信号调试的步骤和方法。

一、时钟信号调试的重要性在数字电路中，时钟信号用于控制电路中各个部件的工作节奏和时序。

一个稳定准确的时钟信号可以保证电路的同步性和时序性，使电路能够按照预期的方式运行。

如果时钟信号存在问题，可能导致电路出错或出现时序不一致的情况，从而影响电路的正常功能和性能。

因此，时钟信号调试是确保数字电路正常工作的必要步骤。

二、时钟信号调试的步骤1. 确定时钟信号源：首先需要确定时钟信号的源头，即产生时钟信号的部件或电路。

一般情况下，时钟信号由时钟发生器或晶振产生，因此需要检查时钟发生器或晶振电路的工作情况。

2. 测量时钟信号频率：使用示波器等仪器对时钟信号进行测量，以确保其频率符合设计要求。

频率偏差过大可能会导致电路的不稳定性和错误。

3. 检查时钟信号的占空比：占空比是指高电平和低电平的时间比例。

在数字电路中，时钟信号的占空比可能会影响电路的工作节奏和时序。

因此，需要检查时钟信号的占空比是否在设计要求范围内。

4. 检查时钟信号的幅度：时钟信号的幅度是指信号的电压范围。

过高或过低的时钟信号幅度可能会影响电路的正常工作。

使用示波器等仪器检查时钟信号的幅度，确保其在规定范围内。

5. 检查时钟信号的峰峰值：时钟信号的峰峰值是指信号波形的最高值减去最低值。

峰峰值的过大或过小可能会导致电路的饱和或失真。

使用示波器等仪器对时钟信号的峰峰值进行测量，确保其在规定范围内。

6. 检查时钟信号的上升沿和下降沿：时钟信号的上升沿和下降沿的斜率对电路的工作速度和时序性也有影响。

需要检查时钟信号的上升沿和下降沿是否满足设计要求。

7. 检查时钟信号的抖动：抖动是指时钟信号的频率或相位在短时间内发生的小幅度变化。

抖动可能会导致电路的时序不稳定，因此需要检查时钟信号的抖动情况。

数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。

要求：计时、显示精度到秒；有校时功能。

采用中小规模集成电路设计。

发挥：增加闹钟功能。

二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。

秒时钟信号发生器可由振荡器和分频器构成。

计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

三、电路框图：图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。

由振荡器与分频器组合产生秒脉冲信号。

振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。

分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。

其电路图如下：译码器译码器译码器时计数器分计数器秒计数器校时电路秒信号发生器图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。

60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。

当计数到59时清零并重新开始计数。

秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。

个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。

利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。

其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。

数字闹钟设计报告目录1. 设计任务与要求 (2)2. 设计报告内容2.1实验名称 (2)2.2实验仪器及主要器件 (2)2.3实验基本原理 (3)2.4数字闹钟单元电路设计、参数计算和器件选择…………………………3-72.5数字闹钟电路图 (8)2.6数字闹钟的调试方法与过程 (8)2.7设计与调试过程的问题解决方案 (8)3.实验心得体会……………………………………………………………………9、101. 设计任务与要求数字闹钟的具体设计任务及要求如下:(1) 有“时”、“分”十进制显示, “秒”使用发光二极管闪烁表示。

(2) 以24小时为一个计时周期。

(3) 走时过程中能按预设的定时时间（精确到小时）启动闹钟, 以发光二极管闪烁表示, 启闹时间为3s～10s。

2. 设计报告内容2.1实验名称数字闹钟2.2实验仪器及主要器件（1）CD4511（ 4片）、数码管（4片）（2）74LS00（6片）（3）74LS138（2片）（4）74LS163（6片）（5）LM555（1片）（6）电阻、电容、导线等（若干）（7）面包板（2片）、示波器等2.3数字闹钟基本原理要想构成数字闹钟, 首先应选择一个标准时间源——即秒信号发生器。

可以采用LM555构成多谐振荡器, 通过改变电阻来实现频率的变化, 使之产生1HZ的信号。

计时的规律是: 60秒=1分, 60分=1小时, 24小时=1天, 就需要对计数器分别设计为60进制和24进制的, 并发出驱动信号。

各计数器输出信号经译码器到数字显示器, 按“时”、“分”顺序将数字显示出来, 秒信号可以通过数码管边角的点来显示。

数字闹钟要求有定时响闹的功能, 故需要提供设定闹时电路和对比起闹电路。

设时电路应共享译码器到数字显示器, 以便使用者设定时间, 并可减少电路的芯片数量；而对比起闹电路提供声源, 应具有人工止闹功能, 止闹后不再重新操作, 将不再发生起闹等功能。

数字电子钟的逻辑框图如图所示。

数字电路时钟同步调试数字电路时钟同步调试对于保证数字系统的可靠性和正确性非常重要。

时钟同步调试通常涉及电路设计、时钟信号传输和系统同步等方面。

本文将介绍数字电路时钟同步调试的基本原理、方法和注意事项，以帮助读者更好地理解和应用。

1. 基本原理在数字电路中，时钟信号是各个电路模块同步运行的重要基础。

时钟信号的稳定和准确性对系统的整体性能有着直接的影响。

时钟同步调试的基本原理是保证各个模块接收到的时钟信号始终保持同步，消除由于传输延迟和时钟偏移等问题引起的数据错误。

2. 调试方法2.1 时钟信号生成时钟信号的生成是时钟同步调试中的第一步。

通常可以使用稳定的时钟源（例如晶振）作为基准信号，在电路设计中加入时钟源选择电路，以便在调试过程中切换时钟源。

2.2 时钟信号传输时钟信号的传输是时钟同步调试过程中的核心环节。

传输时钟信号要避免信号的失真、延迟和干扰等问题。

一种常用的方法是采用差分传输线路来减少传输过程中的噪声和时钟信号失真。

另外，还可以采用时钟缓冲器、时钟分配器等器件来增强信号传输的驱动能力和稳定性。

2.3 同步检测同步检测是时钟同步调试的最终步骤。

通过对接收到的时钟信号进行同步检测，可以判断各个模块的时钟是否保持同步。

常用的同步检测方法有相位比较、时钟频率测量和时钟相位测量等。

3. 注意事项3.1 电源和地线在数字电路的设计和调试中，电源和地线的稳定和可靠性对整个系统的性能和稳定性有重要影响。

为了保证时钟信号的稳定传输，应尽量减小电源和地线的噪声和干扰，确保电路模块的供电正常。

3.2 时钟域划分在大型数字系统中，通常会划分不同的时钟域，以便在不同的时钟域之间实现时钟同步。

在调试过程中，需要对时钟域进行准确定义和划分，确保各个时钟域之间的同步操作能够正确完成。

3.3 时钟延迟和偏移时钟同步调试过程中最常遇到的问题是时钟的延迟和偏移。

时钟的延迟可能会导致不同模块的同步性能下降，而偏移则会引起数据的错误解读和处理。

目录摘要 (1)1数字钟的结构设计及方案选择 (2)1.1振荡器的选择 (2)1.2计数单元的构成及选择 (3)1.3译码显示单元的构成选择 (3)1.4校时单元电路设计及选择 (4)2 数字钟单元电路的设计 (4)2.1振荡器电路设计 (4)2.2时间计数单元设计 (4)2.2.1集成异步计数器74LS390 (5)2.2.2 用74LS390构成秒和分计数器电路 (5)2.2.3用74LS390构成时计数器电路 (6)2.2.4 时间计数单元总电路 (7)2.3译码显示单元电路设计 (7)2.4 校时单元电路设计 (7)2.5整点报时单元电路设计 (1)3 数字钟的实现电路及其工作原理 (9)4电路的搭建与调试 (10)5结束语 (10)参考文献 (11)附录1： (12)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。

诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。

因此，研究数字钟及扩大其应用，有着非常现实的意。

数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。

关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。

主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。

振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。

秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。

数字时钟实验报告一、实验目的本次数字时钟实验的主要目的是设计并实现一个能够准确显示时、分、秒的数字时钟系统，通过该实验，深入理解数字电路的原理和应用，掌握计数器、译码器、显示器等数字电路元件的工作原理和使用方法，提高电路设计和调试的能力。

二、实验原理1、时钟脉冲产生电路时钟脉冲是数字时钟的核心，用于驱动计数器的计数操作。

本实验中，采用石英晶体振荡器产生稳定的高频脉冲信号，经过分频器分频后得到所需的秒脉冲信号。

2、计数器电路计数器用于对时钟脉冲进行计数，分别实现秒、分、时的计数功能。

秒计数器为 60 进制，分计数器和时计数器为 24 进制。

计数器可以由集成计数器芯片（如 74LS160、74LS192 等）构成。

3、译码器电路译码器将计数器的输出编码转换为能够驱动显示器的信号。

常用的译码器芯片有 74LS47（用于驱动共阳数码管）和 74LS48（用于驱动共阴数码管）。

显示器用于显示数字时钟的时、分、秒信息。

可以使用数码管（LED 或 LCD）作为显示元件。

三、实验器材1、集成电路芯片74LS160 十进制计数器芯片若干74LS47 BCD 七段译码器芯片若干74LS00 与非门芯片若干74LS10 三输入与非门芯片若干2、数码管共阳数码管若干3、电阻、电容、晶振等无源元件若干4、面包板、导线、电源等四、实验步骤1、设计电路原理图根据实验原理，使用电路设计软件（如 Protel、Multisim 等）设计数字时钟的电路原理图。

在设计过程中，要合理布局芯片和元件，确保电路连接正确、简洁。

按照设计好的电路原理图，在面包板上搭建实验电路。

在搭建电路时，要注意芯片的引脚排列和连接方式，避免短路和断路。

3、调试电路接通电源，观察数码管是否有显示。

如果数码管没有显示，检查电源连接是否正确，芯片是否插好。

调整时钟脉冲的频率，观察秒计数器的计数是否准确。

如果秒计数器的计数不准确，检查分频器的连接是否正确，晶振的频率是否稳定。

数字时钟电路的组装与调试实训报告数字时钟电路的组装与调试实训报告一、实训目的和背景数字时钟电路是电子工程师常见的实训项目之一。

通过组装和调试数字时钟电路，可以提高学生的动手能力、电路设计能力以及故障排除能力。

本实训报告旨在总结数字时钟电路组装与调试过程中遇到的问题以及解决方法，为其他学生提供参考。

二、实训过程1. 芯片焊接: 首先，我们需要焊接芯片，将芯片固定在电路板上。

在焊接过程中，需要注意焊接的时间和温度，防止芯片受损。

另外，焊接过程还需要保持仔细，避免出现焊接错误。

2. 连接电阻和电容: 在电路板上，需要连接各种电阻和电容。

为了确保正常连接，需要确认电阻和电容的数值和位置是否正确，并进行检查。

3. 连接显示器和时钟模块: 将显示器和时钟模块连接到电路板上。

在连接显示器和时钟模块时，需要根据规定的接口和引脚进行连接，确保连接正确。

4. 电源接入: 将电源接入电路板。

在接入电源之前，需要确认电路板的电压要求，并选择合适的电源适配器。

接入电源时，需要注意电源极性的正确连接以及电源的稳定性。

5. 调试测试: 在完成组装后，需要对数字时钟电路进行调试测试。

可以通过按下按钮，观察显示器是否正常显示数字时间。

如果显示不正常，可能是由于焊接错误、引脚连接问题或者芯片损坏等原因导致。

此时，需要仔细检查电路连接，修复或替换损坏的部件。

三、实训中遇到的问题和解决方法在实训过程中，我们遇到了一些问题，下面是一些解决方法的参考内容：1. 芯片损坏: 如果芯片损坏，可能会导致显示不正常或者无法显示。

解决方法是检查芯片的焊接是否正确，检查芯片引脚连接是否正确，同时可以考虑更换芯片。

2. 电路板连接问题: 如果电路板连接不正常，可能会导致显示不稳定或者无法显示。

解决方法是检查各个电阻、电容和线路的连接是否正确，确保连接牢固和稳定。

3. 电源问题: 如果电源接入不稳定，可能会导致整个电路无法正常工作。

解决方法是检查电源适配器的电压是否符合要求，检查电源连接是否稳定，确保电源供应的稳定性。

一、引言随着科技的发展，数字电路在各个领域得到了广泛应用。

数字钟作为一种典型的数字电路应用，具有走时准确、显示直观、无机械传动装置等优点，在日常生活、工业控制等领域发挥着重要作用。

本次实训旨在通过设计、制作和调试数字钟，加深对数字电路原理的理解，提高动手能力和实践能力。

二、实训目的1. 掌握数字钟的设计原理，了解数字电路的基本组成和功能。

2. 学会使用数字电路元器件，包括计数器、译码器、显示器等。

3. 提高动手能力和实践能力，培养团队合作精神。

4. 了解数字电路在实际应用中的优缺点，为以后的学习和工作打下基础。

三、实训内容1. 数字钟电路设计（1）设计思路：采用CMOS集成电路，以石英晶体振荡器作为时钟源，通过分频器得到1Hz脉冲信号，然后通过计数器进行计数，最后通过译码器和显示器显示时间。

（2）电路组成：主要包括以下部分：- 晶体振荡器：产生稳定频率的振荡信号；- 分频器：将振荡信号分频得到1Hz脉冲信号；- 计数器：对1Hz脉冲信号进行计数，得到时、分、秒；- 译码器：将计数器的输出转换为对应的数字信号；- 显示器：将数字信号显示在显示器上。

2. 数字钟电路制作与调试（1）元器件选择：根据设计要求，选择合适的元器件，如计数器、译码器、显示器、晶体振荡器等。

（2）电路焊接：按照电路图进行焊接，注意焊接质量，避免虚焊、短路等现象。

（3）电路调试：对电路进行调试，检查各个部分是否正常工作，包括晶体振荡器、分频器、计数器、译码器和显示器等。

四、实训过程1. 设计阶段：查阅相关资料，了解数字钟的设计原理，确定电路设计方案，绘制电路图。

2. 制作阶段：根据电路图，选择合适的元器件，进行焊接，注意焊接质量。

3. 调试阶段：对电路进行调试，检查各个部分是否正常工作，发现问题并及时解决。

五、实训结果1. 成功制作并调试了一台数字钟，实现了时、分、秒的显示。

2. 熟练掌握了数字电路元器件的使用方法，提高了动手能力。

数字电子钟的组装与调试一、课程设计的目的1. 熟悉中规模集成电路计数器的功能及应用；2. 熟悉中规模集成电路译码器的功能及应用；3. 熟悉LED数码管及其驱动电路的工作原理。

4. 初步学会综合安装调试的方法。

二、课程设计的要求1. 设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期；2. 当电路发生走时误差时，要求电路具有校时功能。

三、实验仪器和器材1. 面包板250x300mm 1块2. 74LS 163 同步四位二进制计数器2片3. 74LS 160 同步十进制计数器1片4. 74LS 90 异步二-五-十进制计数器2+6片5. 74LS 00 四、2输入与非门1片6. 74LS 04 六反相器1片7. 74LS 112 双J-K触发器1片8. 74LS 48 BCD七段译码驱动器6片9. 数码管七段共阴极数码管6片10. CD 4060 14二进制串行计数/分频器1片11. 74LS 175 4D触发器1片12. 石英晶体32 768 Hz 1片13. 数字电路实验箱TPE-D 1台14. 电阻10K 4只15. 点动开关2只16. 可变电容3/40PF 1只17. 电阻22M 2只18. 电容22PF 1只四、工作原理数字钟一般由振荡器、分频器、计数器、译码器、显示器等几部分组成，这些都是数字电路中应用最广的基本电路。

数字钟的原理框图如图1所示。

石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波秒信号。

“秒”信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。

“秒”的显示由两级计数器和译码器组成的60进制计数电路实现；“分”的显示电路与“秒”相同，“时”的显示由两级计数器和译码器组成的24进制计数电路来实现。

所有计时结果由六位数码管显示。

以上组成部分现分别介绍如下：1. 石英晶体振荡器振荡器是电子钟的核心，用它产生标准频率信号，再由分频器分成“秒”时间脉冲。

题目数字电子钟制作与调试姓名班级学号指导教师2010年12月２８日数字电子时钟装配报告一、设计任务设计并制作一个电子时钟，显示当前时间，使用电子元气套件组装好数字电子钟，并接通电源调试，使其能正常显示数字并且能够调时，分，秒功能。

熟悉和正确使用电烙铁，能在操作过程中发现问题并且通过自己独立思考和仔细分析发现问题出现的地点并解决问题。

二、设计准备和工具1、准备好电烙铁、松香、焊锡丝、剪钳、万用表、夹子等常2、找一个安全平整的工作台，打开元件包，对着元件清单，清点元件。

3、分析电路原理图，了解工作原理，并将原理图和电路板对照，深刻印象。

4、用万用表分别测量各个远见的好坏，进一步巩固已经学到的知识三、电路设计1、电路原理图及其原理分析大屏幕数字钟套件采用6位数字（二十四小时制）显示，格式为“时时：分分：秒秒”，电路板尺寸为330MM*70MM，是以前大屏幕数字钟的改进版，解决了以前大屏幕数字钟显示数字“6”和“9”不美观的现象；解决了发光二极管引脚焊盘间距过大容易插坏LED的现象；解决了用户如果自己安装外壳时，电源和外接调时开关不方便安装的现象。

纯硬件电路，每个笔画由三个LED组成，频差为-200PPM的石英晶体定时，走时精度高。

工作电压：交流5V—9V，直流6V—10V。

四、电源接线图板外接线图：（板外接线图只提供参考，具体元件没有配备）时间设置：板上不带设置开关，调整时间需要导线分别短接对应插针。

（1）. 短接“COM”和“H”插针，快速走时显示，等“小时”显示到需要的时间后，断开短接；（2.）短接“COM”和“M”插针，快速走时显示，等“分钟”显示到需要的时间后，断开短接；（3.）短接“COM”和“S”插针，快速走时显示，等“秒钟”显示到需要的时间后，断开短接；( 4. ) 短接“COM”和“T”插针，停止走五、元器件及其参数依据元器件的规格，依次把元器件装配在电路板上，我们就可以进行最后的通电调试了。

电子技术课程设计报告设计题目：数字电子时钟班级：学生姓名：学号：指导老师：完成时间：一.设计题目：数字电子时钟二.设计目的：1.熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法;2.了解数字电子钟的组成及工作原理 ;3.熟悉数字电子钟的设计与制作;三、设计任务及要求用常用的数字芯片设计一个数字电子钟,具体要求如下：1、以24小时为一个计时周期；2、具有“时”、“分”、“秒”数字显示；3、数码管显示电路；4、具有校时功能；5、整点前10秒,数字钟会自动报时,以示提醒；6、用PROTEUS画出电路原理图并仿真验证；四、设计步骤：电路图可分解为：1.脉冲产生电路；2.计时电路；3.显示电路；4校时电路；5整点报时电路;1.脉冲电路是由一个555定时器构成的一秒脉冲,即频率为1HZ；电路图如下：2.计时电路即是计数电路,通过计数器集成芯片如：74LS192 、74LS161、74LS163等完成对秒脉冲的计数,考虑到计数的进制,本设计采用的是74LS192;秒钟个位计到9进10时,秒钟个位回0,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1；分钟个位计到9进10时,分钟个位回0,分钟十位进1,分钟计到59,进60时,分钟回00,时钟进1；时钟个位记到9进10时,时钟个位回0,时钟十位进1,当时钟计数到23进24时,时钟回00.电路图如下：3.显示电路是完成各个计数器的计数结果的显示,由显示译码器和数码管组成,译码器选用的是4511七段显示译码器,LED数码管选用的是共阴极七段数码管,数码管要加限流电阻,本设计采用的是400欧姆的电阻;电路图如下：4.校时电路通过RS触发器及与非门和与门对时和分进行校准,电路图如下：5.整点报时电路即在时间出现整点的前几秒,数值时钟会自动提醒,本设计采用连续蜂鸣声；根据要求,电路应在整点前10秒开始整点报时,也就是每个小时的59分50秒开始报时,元器件有两个三输入一输出的与门,一个两输入一输出的与门,发生器件选择蜂鸣器;具体电路图如下：六.设计用到的元器件有：与非门74LS00,与门74LS08,74LS11,7段共阴极数码管,计数器芯片74LS192,555定时器,4511译码器,电阻,电容,二极管在电路开始工作时,对计数电路进行清零时会使用到,单刀双掷开关;设计电路图如报告夹纸;七.仿真测试：1.电路计时仿真电路开始计数时：计数从1秒到10秒的进位,从59秒到一分钟的进位,从1分到10分的进位,从59分到一小时的进位,从1小时到10小时的进位,从23小时到24小时的进位,然后重新开始由此循环,便完成了24小时循环计时功能,仿真结果如下：1. 7.2.8.3. 9.4. 10.5. 11.6. 12.13.2.电路报时仿真由电路图可知,U18：A和U18：B的6个输入引脚都为高电平时,蜂鸣器才会通电并发声,当计数器计数到59分50秒是,要求开始报时,而59分59秒时,还在报时,也就是说只需要检测分钟数和秒计数的十位,5的BCD码是4和1,9的BCD码是8和1,一共需要6个测端口,也就是上述的6个输入端口,开始报时时,报时电路状态如图：3.校时电路仿真正常计时校时U15：D和u15:C是一个选通电路,12角接的是秒的进位信号,9角接的是秒的脉冲信号,当SW1接到下引脚时,U15：D接通,u15:C关闭,进位信号通过,计数器的分技术正常计时；当SW1接到上引脚时,U15：D关闭,u15:C接通,校时的秒脉冲通过,便实现了分钟校时,时钟的校时与分钟校时大致相同;八.心得体会以及故障解决设计过程中遇到了一个问题,就是在校时电路开始工作时,校时的选择电路会给分钟和时钟的个位一个进位信号,也就是仿真开始时电路的分钟和时钟个位会有一个1;为了解决这个问题,我采用的是在电路开始工作时,同时给分钟和时钟的个位一个高电平的清零信号来解决,由于时钟的个位和十位的清零端是连在一起的,再加上分钟的个位,在校时小时的时候且当小时跳完24小时时,会给分钟的个位一个清零信号,这时在电路中加一个单向导通的二极管变解决了,具体加在那儿,请参考电路图;在设计过称中,我们也许遇到的问题不止一个两个,而我们要做的是通过努力去解决它；首先我们要具备丰富的基础知识,这是要在学习和实际生活中积累而成的；其次,我们还有身边的朋友同学老师可以请教,俗话说：三人行,必有我师；最后,我们还有网络,当今是个信息时代,网络承载信息的传递,而且信息量非常大,所以我们也可以适当的利用网络资源;通过这次对数字钟的设计与制作,让我了解了设计电路的步骤,也让我了解了关于数字钟的原理与设计理念,要设计一个电路总要先用仿真,仿真成功之后才实际接线;但是仿真是在一个比较好的状态下工作,而电路在实际工作中需要考虑到一些驱动和限流电阻等等,因为,再实际接线中有着各种各样的条件制约和干扰;而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功;所以,在设计时应考虑两者的差异,从中找出最适合的设计方法;这次学习让我对各种电路都有了大概的了解,所以说,坐而言不如立而行,对于这些电路还是应该自己动手实际操作才会有深刻理解,才能在实际生活和工作中应用起来;。

多功能数字钟的设计及制作1.设计分析本次设计的数字钟具有校时功能。

我们需要在先设计一个基本的数字钟，然后在此基础上增加校时电路。

一个基本的数字钟由三个部分组成：秒脉冲产生电路，计数电路，译码显示电路，然后就是加上校时电路，一个四部分构成了本次设计的多功能数字钟，其总体方框图如图1-1图1-1 总体方框图2.设计内容2.1秒脉冲产生部分本设计使用由555定时器构成的多谐振荡器来产生1HZ的信号。

虽然此振荡器没有石英晶体稳定度和精确度高，由于设计简单而成为了设计时的首选。

只要在555定时器电路外部配上两个电阻及两个电容元件，并将某些引脚相连，就可以方便地构成多谐振荡器。

555定时器是数字脉冲产生的核心芯片，所以在了解其原理之前，我们需了解555定时器。

555定时器逻辑符号如图2-1所示：图2-1 555定时器逻辑符号管脚功能如表2-1所示：图2-2 秒脉冲电路根据原理和元件图，结合一阶电路暂态过程的三要素法，可以计算出充放电的时间，两者相加即为脉冲周期，脉冲周期的倒数即为脉冲频率。

充电过程的方程式： 2/3Vcc=Vcc+（1/3Vcc-Vcc）e（t1/RC）t1=(R1+R2)C*㏑2=0.7（R1+R2）C放电过程的方程式： 1/3Vcc=0+（2/3Vcc-0）e（t1/RC）t2=R2*C㏑2=0.7R2*C脉冲周期为： t=t1+t2=0.7（R1+2R2）C脉冲频率为： f=1/t=1.43/（R1+2R2）C令R1=15k，R2=68k，C=0. 01F，（其中0.01F的电容的作用是防干扰的）代入数据，计算得，f=0.94HZ≈1HZ基本满足实验要求。

2.2计数部分计数部分的核心芯片是74LS9074LS90是二---五---十进制异步计数器。

它有两个时钟输入CKA和CKB，其中,CPA和Q0组成一位二进制计数器，CKB和Q1Q2Q3组成五进制计数器，若将Q0与CKB相连接，时钟脉冲从CKA输入，则构成了84212BCD码十进制计数器。

目录一、引言 (2)二、方案论证选择 (3)2.1设计要求 (3)1.基本要求 (3)2.发挥部分 (3)2.2系统框图 (3)分钟+调整 (3)秒钟 (3)时钟+调整 (3)秒表 (3)闹钟功能 (3)定时报闹 (3)万年历功能 (3)三、电路仿真与设计 (4)3.1核心芯片及芯片管脚图 (4)3.2时、分计数电路模块设计 (4)3.3切换电路模块设计 (5)3.4调整电路模块设计 (6)（1）方案一：利用74125的三态。

(6)（2）方案二：利用74162的置数端（LOAD），置数调整。

(7)3.5整点报时电路模块设计 (8)3.6秒表电路模块设计 (9)3.6定时报闹电路模块设计 (11)3.7万年历电路模块设计 (12)四、遇到的问题.......................................................................... 错误！未定义书签。

五、心得体会.............................................................................. 错误！未定义书签。

一、引言电子钟亦称数显钟（数字显示钟），是一种用数字电路技术实现时、分、秒计时的装置，与机械时钟相比，直观性为其主要显著特点，且因非机械驱动，具有更长的使用寿命，相较石英钟的石英机芯驱动，更具准确性。

电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大地方便。

相对于其他时钟类型，它的特点可归结为“两强一弱”：比机械钟强在观时显著，比石英钟强在走时准确，但是它的弱点为显时较为单调。

数字钟的核心即数字电子技术课程中有关时序逻辑电路、组合逻辑电路的内容。

这些也是我们学电子的学生应该掌握的最基本知识。

通过这次试验，不仅可以加深我对数字电子技术课程的理解，也可以提高自己的动手能力以及实际问题中解决问题的能力，培养对数字电子技术的兴趣。

项目制作-多功能数字钟的设计与调试一、项目制作目的1. 了解并掌握多功能数字钟的设计、制作方法2. 掌握用仿真软件对多功能数字钟电路的仿真调试方法二、项目要求1. 设计电路应能完全满足项目题目的要求。

2. 绘出多功能数字钟电路的逻辑图3. 完成多功能数字钟电路的仿真调试3. 完成多功能数字钟电路的模拟接线安装三、项目步骤（一）电路设计分析1．方案论证数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。

由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路。

同时标准的1Hz时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成。

一个用来计“时”、“分”、“秒”的数字钟，主要由六个部分组成。

（1）振荡器主要用来产生频率稳定的时间标准信号，以保证数字钟的走时准确及稳定。

要产生稳定的时标信号，一般采用石英晶体振荡器。

现在使用的指针式电子钟或数字显示的电子钟都是使用石英晶体振荡器电路。

从数字钟精度考虑，晶体振荡器频率越高，计时的精度就愈高，但这样会使分频器的级数增加。

所以在确定频率时应当考虑这两方面的因素，然后再选定石英晶体的具体型号。

（2）分频器振荡器产生的时标信号通常频率很高，为了得到1Hz的秒信号，需要对振荡器的输出信号进行分频。

分频器的级数和每级的分频次数要根据时标频率来定。

例如，目前石英电子钟多采用32768Hz的时标信号，将此信号经过十五级二分频即可得到周期为1s的“秒”信号，电路原理如图4-79所示。

也可以选用其他频率的时基信号，确定分频次数后再选择合适的集成电路。

图4-79 秒信号产生电路（3）计数器“秒”、“分”、“时”分别为六十、六十、二十四进制的计数器。

“秒”和“分”计数器用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样符合人们通常计数的习惯。

“时”计数也用两块十进制集成块，只是做成二十四进制，上述计数器均可用反馈清零法来实现。

用单片机制作数字电子时钟电路一、材料准备。

制作数字电子时钟电路需要准备一些材料，主要包括单片机、数码管、晶振、按键、电阻、电容、电源等。

其中，单片机是整个电路的核心部件，它负责控制数码管的显示和处理时间等功能；数码管用于显示时间；晶振用于提供时钟信号；按键用于调整时间和设置闹钟等功能；电阻和电容用于稳压和滤波；电源用于为整个电路提供电力。

二、电路设计。

数字电子时钟的电路设计主要包括单片机控制部分和数码管显示部分。

单片机控制部分负责处理时间和控制数码管的显示，而数码管显示部分负责将单片机处理的时间信息显示出来。

1. 单片机控制部分。

单片机控制部分主要包括单片机、晶振、按键、电源等。

其中，单片机是整个控制部分的核心，它负责处理时间信息和控制数码管的显示。

晶振用于提供时钟信号，按键用于调整时间和设置闹钟等功能，电源用于为单片机提供电力。

2. 数码管显示部分。

数码管显示部分主要包括数码管、电阻、电源等。

数码管用于显示时间信息，电阻用于限流，电源用于为数码管提供电力。

三、电路连接。

电路连接是制作数字电子时钟电路的关键步骤，它决定了整个电路的工作状态和稳定性。

在进行电路连接时，需要根据电路设计将各个部件连接到单片机上，并且需要注意连接的顺序和方式，以确保整个电路能够正常工作。

1. 单片机控制部分连接。

单片机控制部分的连接主要包括单片机、晶振、按键、电源等。

其中，单片机需要连接到晶振以提供时钟信号，连接到按键以接收用户输入，连接到电源以获得电力。

2. 数码管显示部分连接。

数码管显示部分的连接主要包括数码管、电阻、电源等。

其中，数码管需要连接到单片机以接收显示信息，连接到电阻以限流，连接到电源以获得电力。

四、程序设计。

程序设计是制作数字电子时钟电路的另一个关键步骤，它决定了单片机控制部分的工作方式和功能。

在进行程序设计时，需要根据电路设计编写相应的程序，并且需要注意程序的逻辑和效率，以确保整个电路能够正常工作。