PCI总线信号定义
- 格式:doc
- 大小:64.00 KB
- 文档页数:4
pcie总线简述pcie总线是第三代i/o互连总线,pcie应用用在桌面电脑、通信平台、服务器、工作站、移动通信、嵌入式器件中。
是低价而大量的传输的解决方案。
pcie兼容pci总线,由于pcie的低潜伏期通信使得它拥有很高的带宽和总数较少的管脚数量。
pcie的主要特征:●可以传送多种数据信息格式。
●串行发送接收双通道,高带宽,速度快。
可灵活扩展。
●支持热插拔和热交换。
●低电源消耗,并有电源管理功能。
●支持QoS链路配置和公正策略。
●具有包和层协议架构。
●每个物理链接含有多种虚拟通道。
●兼容pci。
●多种保证数据完整性的机制。
●错误处理机制和调试简便性。
pcie的基本结构包括根组件(Root Complex)、交换器(Switch)和各种终端设备。
pcie总线一个拓扑结构例子如下:Root Complex(根组件):root Complex为下层io设备连接到cpu提供路径。
endpoint(终端设备):就是接收请求(request)或者发送应答(completer)的总线终端设备。
Swith(路由器):为上游器件和下游器件通信选择路径,如下图。
一个基本的数据链路(Link)如下图:一个基本的pcie数据链路至少两对差分驱动信号如图:一对是接收,一对是发送。
如图是一条lane,每个数据链路(link)至少包含一个lane,为了线性增加link的带宽,link支持*N条lanes(N=1、2、4、8、12、16、32)。
例如单条lane支持的单向带宽是 2.5gb/s,那么一个数据链路单方向支持的最高带宽就80gb/s。
pcie总线规范包括以下各子层协议:pcie总线包括Transaction Layer(处理层)、Data Link Layer (数据链路层)、Physical Layer(物理层)。
pcie总线使用包来完成器件之间的通信。
这些数据包信息在Transaction Layer 和Data Link Layer中形成,即除了数据信息外,在不同的层中加入不同的开销,以方便管理,如下图。
1. AD[31:0] (PCI ADDRESS / DATA BUS)地址与数据总线讯号,在FRAME#启动后地址才有效,在PCLK第一个CLOCK 动作初始化时,FRAME#动作后,输出为地址与数据,写入周期,输入为数据,读取周期TRDY# 与IRDY#会动作,高阻抗时,为数据转换周期或RESET#动作2. C/BE[3:0]# (PCI COMMAND /BYTE ENABLES)FRAME#启动后,CLOCK第一个CLOCK,周期为PCI 命令,再下一个周期为允许命令,命令在FRAME#后有效,数据在TRDY#与IRDY#后有效3. DEVSEL# (PCI DEVSEL SELECT)确定外部外围连结之响应讯号,高阻抗时,为停止周期或RESET#动作时4. FRAME# (PCI CYCLE FRAME)PCI 总线起始讯号5. GNT[4:0]# (PCI BUS GRANT)PCI 总线控制认可讯号6. IRDY# (INITIATOR READY)数据读取写入讯号7. LOCK# (PCI BUS LOCK)总线锁住讯号8. PAR (PCI BUS PARITY)地址与位传送之同位检错讯号9. PCLK (PCI CLOCK)PCI 时脉讯号10.PGNT# (PCI GRANT TO PERIPHERAL BUS CONTROLLER)PCI 总线对外部外围装置之需求同意认可讯号11. PERQ# (PCI REQUEST FROM PERIPHERAL BUS CONTROLLER)外围处理器对PCI总线要求讯号12. REQ[4:0]# (PCI BUS REQUEST)PCI 总线需求讯号13. RESET# (RESET)系统重置讯号14. SERR# (SYSTEM ERROR)系统错误侦测讯号可产生NMI 不可屏蔽中断15. STOP# (PCI BUS STOP)PCI 总线放弃或重试数据传送之讯号16. TRDY# (TARGET READY)PCI 总线数据读取传送讯号17.WSC# (WRITE SNOOP COMPLETE)I /O APIC 芯片有上时之中断讯息传送讯号。
总线协议有哪些1. 引言总线协议在计算机领域中扮演着重要的角色,它定义了不同设备之间进行通信和数据传输的规则和格式。
本文将介绍一些常见的总线协议,以及它们在计算机系统中的应用。
2. 常见的总线协议2.1 PCI(Peripheral Component Interconnect)PCI是一种常见的总线协议,它用于连接计算机的外部设备和主板。
PCI总线协议定义了设备之间的通信方式和信号传输规范,支持高速数据传输和多设备连接。
PCI总线广泛应用于计算机的扩展插槽、显卡、网卡等外部设备的连接。
2.2 USB(Universal Serial Bus)USB是一种通用的串行总线协议,用于连接计算机和外部设备。
USB总线协议可以实现设备的热插拔和即插即用功能,并支持多种外围设备的连接,如打印机、键盘、鼠标、手机等。
USB总线协议分为不同版本,如USB 1.0、USB 2.0、USB3.0等,每个版本都有不同的传输速率和特性。
2.3 SATA(Serial Advanced Technology Attachment)SATA是一种串行ATA总线协议,用于连接计算机的硬盘、光驱等存储设备。
SATA总线协议通过串行方式传输数据,相比于并行ATA总线,具有更高的传输速率和更小的线缆数量。
SATA总线协议在现代计算机系统中广泛应用,提供了高速和可靠的数据传输。
2.4 I2C(Inter-Integrated Circuit)I2C是一种串行总线协议,用于连接集成电路之间的通信。
I2C总线协议通过两根线(时钟线和数据线)实现设备之间的通信,支持多主机和多从机的连接。
I2C总线协议在电子设备中被广泛应用,如传感器、存储器、显示屏等。
2.5 SPI(Serial Peripheral Interface)SPI是一种串行外围设备接口,用于连接微控制器和外围设备。
SPI总线协议通过一条时钟线和多个数据线实现数据的传输。
SPI总线协议具有简单、高效的特点,常用于存储器、传感器、显示屏等设备的连接。
PCI名词解释PCI是Peripheral Component Interconnect(外围组件互联)的缩写,是一种计算机总线结构和相应的标准。
它是一种用于计算机内部不同组件之间进行通信的接口标准,包括主板和各种设备,如显卡、声卡、网卡、硬盘控制器等。
PCI总线采用了复杂的并行传输技术和异步同步传输技术,具有高速传输、连续传输和可扩展性强的特点。
它使用32位或64位数据总线,并提供计算机与设备之间的双向数据传输。
这里解释一些与PCI相关的重要名词:1. 总线:计算机内部不同组件之间进行通信的路径。
总线包括数据总线、控制总线和地址总线。
2. 接口:两个或多个设备之间进行数据传输的连接点。
3. 插槽:主板上用于插入扩展卡的插座。
PCI插槽通常是白色或黑色的长条插槽。
4. 主板:计算机的核心部件,连接处理器、内存、硬盘等各种设备。
5. 扩展卡:插入到主板上的附加设备,如显卡、声卡、网卡等。
扩展卡通过插槽与主板连接。
6. 硬盘控制器:用于控制硬盘的设备或接口,使主板和硬盘能够进行通信。
7. 传输速度:PCI总线的数据传输速率,通常以兆字节每秒(Mbps)表示。
PCI传输速度包括PCI、PCI-X和PCI Express 等,每个版本都有不同的速率。
8. 总线主机(Bus Master):能够主动发送和接收数据的设备,可以控制总线上的数据传输。
9. 总线仲裁(Bus Arbitration):用于协调多个设备之间要求访问总线的机制。
在PCI总线上,每个设备都有一个唯一的ID,通过仲裁信号来确定哪个设备有权占用总线。
10. 冲突检测:用于检测两个或多个设备之间的冲突,防止资源分配和访问冲突。
11. 插槽编号:用于标识主板上PCI插槽的编号,从左上角开始计数。
总之,PCI是计算机内部各种设备之间通信的接口标准,它采用高速传输技术,并具有可扩展性强的特点。
通过PCI插槽,可以将各种扩展卡插入到主板上,以满足不同设备的需求。
PCIPCI接口1.PCI,外设组件互连标准(Peripheral Component Interconnect)一种由英特尔(Intel)公司1991年推出的用于定义局部总线的标准。
此标准允许在计算机内安装多达10个遵从PCI标准的扩展卡。
最早提出的PCI总线工作在33MHz频率之下,传输带宽达到133MB/s(33MHz * 32bit/s),基本上满足了当时处理器的发展需要。
随着对更高性能的要求,1993年又提出了64bit的PCI总线,后来又提出把PCI 总线的频率提升到66MHz。
目前广泛采用的是32-bit、33MHz 的PCI 总线,64bit的PCI插槽更多是应用于服务器产品。
从结构上看,PCI是在CPU和原来的系统总线之间插入的一级总线,具体由一个桥接电路实现对这一层的管理,并实现上下之间的接口以协调数据的传送。
管理器提供信号缓冲,能在高时钟频率下保持高性能,适合为显卡,声卡,网卡,MODEM等设备提供连接接口,工作频率为33MHz/66MHz。
PCI总线系统要求有一个PCI控制卡,它必须安装在一个PCI插槽内。
这种插槽是目前主板带有最多数量的插槽类型,在当前流行的台式机主板上,ATX结构的主板一般带有5~6个PCI插槽,而小一点的MATX主板也都带有2~3个PCI插槽。
根据实现方式不同,PCI控制器可以与CPU一次交换32位或64位数据,它允许智能PCI辅助适配器利用一种总线主控技术与CPU并行地执行任务。
PCI允许多路复用技术,即允许一个以上的电子信号同时存在于总线之上。
由于PCI 总线只有133MB/s的带宽,对声卡、网卡、视频卡等绝大多数输入/输出设备显得绰绰有余,但对性能日益强大的显卡则无法满足其需求。
Intel在2001年春季的IDF上,正式公布了旨在取代PCI总线的第三代I/O技术,该规范由Intel支持的AWG(Arapahoe Working Group)负责制定。
PCI总线信号定义/PCI总线详解(2008-11-04 12:22:20)
标签:pci总线it分类:嵌入式技术PCI局部总线简介:
PCI的含义为外部部件互连(Peripheral Component Interconnect)。
1991年,Intel公司对PCI局部总线进行了定义,并与IBM、Compaq、AST、HP、NEC
等100多家公司联合共谋计算机总线的发展大业,于是,PCI局部总线标准1.0版本技术规范于1992年6月22日推出。
目前,最新的2.2修改版于1998年12月18日完成,1999年2月发布。
PCI局部总线是一种具有多路地址线和数据线的高性能32/64位总线。
虽然在PC领域,PCI已经逐渐被更高性能的PCI-Express总线替代,但在嵌入式领域PCI总线依然应用广泛,且其性能足够满足绝大多数嵌入式系统的需求。
PCI总线信号定义
在一个PCI应用系统中,如果某设备取得了总线的控制权,就称其为“主设备”,而被主设备选中以进行通信的设备称为“从设备”或“目标设备”。
对于相应的接口信号线,通常分为必备的和可选的两大类。
如果只作为目标设备,至少需要47条接口信号线,若作为主设备,则需要49条。
下面对主设备和目标设备综合考虑,并按功能分组将这些信号表示于图中。
下面对PCI信号的类型规定说明:
IN 表示输入,是标准的只作输入的信号。
OUT 表示输出,是标准的图腾柱式输出驱动信号。
T/S 表示双向的三态输入/输出信号。
O/D 表示漏极开路,以线或形式允许多个设备共同驱动和分享。
S/T/S 表示持续的并且低电平有效的三态信号。
在某一时刻只能属于一个主设备并被其驱动。
系统信号定义:
B16CLK IN:对于所有的PCI设备都是输入信号。
其频率范围为0~33M或者0~66M,这一频率也称为PCI的工作频率。
对于PCI的信号,除了RST#、INTA#~INTD#之外,其余信号都在CLK的上升沿有效(或采样)。
A15 RST# IN:复位信号。
用来使PCI专用的特性寄存器、配置寄存器、定时器、主设备、目标设备以及输出驱动器恢复为规定的初始状态。
每当复位时,PCI的全部输出信号一般都应驱动到三态。
REQ#和GNT#必须同时驱动到三态,不能在复位期间为高或为低。
为防止AD、C/BE#及PAR在复位期间浮动,可由中央资源将它们驱动到逻辑低,但不能驱动为高电平。
RST#和CLK可以不同步,但要保证其撤销边沿没有反弹。
地址和数据信号:
AD[31:0] T/S:地址、数据多路复用的输入/输出信号。
一个总线交易由一个地址期和一个或多个数据期构成。
在FRAME#有效时,是地址期;在IRDY#和TRDY#同时有效时,是数据期。
PCI总线支持突发方式的读写功能。
B26 B33 B44 A52 C/BE[3:0]# T/S:总线命令和字节使能多路复用信号线。
在地址期中,传输的是总线命令;在数据期内,传输的是字节使能信号,用来确定AD[31:0]线上哪些字节为有效数据。
C/BE[0]#应用于字节0(最低字节),C/BE[3]#应用于字节3(最高字节)。
A43 PAR T/S:地址与数据位传送时的奇偶校验信号。
接口控制信号:
A34 FRAME# S/T/S:帧周期信号。
由当前的主设备驱动,表示当前主设备一次交易的开始和持续时间。
FRAME#的有效预示着总线传输的开始;在FRAME#存在期间,意味着数据传输的继续进行;FRAME#失效后,是交易的最后一个数据期;
B35 IRDY# S/T/S:主设备准备好信号。
由当前主设备驱动,该信号的有效表明发起本次传输的设备能够完成交易的当前数据期。
它要与TRDY#配合使用,二者同时有效,数据方能完整传输。
在读周期,该信号有效时,表示主设备已作好接收数据的准备。
在写周期,该信号有效时,表明数据已提交到AD总线上。
如果IRDY#和TRDY#有一个无效,将插入等待周期。
A36 TRDY# S/T/S:目标设备准备好信号。
由当前被寻址的目标设备驱动,该信号有效表示目标设备已经作好完成当前数据传输的准备工作。
同样,该信号要与IRDY#配合使用,二者同时有效,数据方能完整传输。
在写周期,该信号有效,表示从设备已作好接收数据的准备;在读周期,该信号有效,表明数据已提交到AD总线上。
同理,TRDY#和 IRDY#任一个无效,都将插入等待周期;
STOP#S/T/S:停止数据传送信号。
由目标设备驱动。
当该信号有效时,表示目标设备要求主设备中止当前的数据传送。
A26 IDSEL# IN:初始化设备选择信号。
在参数配置读和配置写期间,用作片选信号。
B37 DEVSEL#S/T/S:设备选择信号。
该信号有效时,表示驱动它的设备已称为当前访
问的目标设备。
换言之,该信号的有效说明总线上某一设备已被选中。
如果一个主设备启动一个交易并且在6个CLK周期内没有检测到DEVSEL#有效,它必须假定目标设备没有反应或者地址不存在,从而实施主设备缺省。
LOCK#S/T/S:锁定信号(可选)。
当该信号有效时,表示对桥的原始操作可能需要多个传输才能完成,也就是说,对此设备的操作是排它性的。
锁定只能由主桥、PCI-PCI 桥和扩展总线桥发起。
仲裁信号:
REQ# T/S:总线占用请求信号。
该信号一旦有效即表明驱动它的设备向仲裁器要求使用总线。
它是一个点到点的信号线,任何主设备都有其REQ#信号。
当RST#有效时,REQ#必须为三态。
GNT# T/S:总线占用允许信号。
用来向申请总线占用的设备表示其请求已获得批准。
这也是一个点到点的信号线,任何主设备都有自己的GNT#信号。
当RST#有效时,必须忽略GNT#。
每一个PCI主设备都有一对仲裁线直接连接到PCI仲裁器上。
当一个主设备请求使用总线时,它会使连接到仲裁器上的REQ#有效,当仲裁器决定正在请求的主设备应该授权控制总线时,它会使对应的GNT#有效。
在PCI环境中,总线仲裁器在同时有另一个主设备仍控制总线时起作用,这称为“隐式”仲裁。
当主设备接受来自仲裁器的授权时,必须等待当前的主设备完成其传送,直到采样到FRAME#和IRDY#均无效时,它才认为自己取得总线授权。
错误报告信号:
PERR# S/T/S:数据奇偶校验错误信号;由数据的接收端驱动,同时设置其状态寄存器中的奇偶校验错误位。
一个交易的主设备负责给软件报告奇偶校验错误,为此在写数据期它必须检测PERR信号。
SERR# O/D:系统错误报告信号;它的作用是报告地址奇偶错误,特殊周期命令的数据错误。
SERR#是一个OD(漏极开路)信号,它通常会引起一个NMI中断,Power PC中会引起机器核查中断。
中断信号:
中断在PCI中是可选项,属于电平敏感型,低电平有效,OD,与时钟异步。
其中INTB ~INTD只能用于多功能设备。
中断线和功能之间的最终对应关系是由中断引脚寄存器来定义的。
附加信号:
PRSNT[2:1]:插卡存在信号;用于指出PCI插件板上是否存在插卡板,如存在则要求母板为其供电;
CLKRUN:时钟运行信号;用于停止或者减慢CLK;
M66EN:66M使能信号;
PME#:电源管理事件信号。
3.3Vaux:辅助电源信号;当插卡主电源被软件关闭时,3.3Vaux为插件提供电能以产生电源管理事件。
64位总线扩展信号:
AD[64:32]:在地址期,如使用DAC命令且REQ64有效时为高32位地址;在数据期,R EQ64和ACK64都有效时高32位数据有效。
C/BE[7:4]:用法与AD信号同。
REQ64#:64位传输请求;由主设备驱动,并和FRAME有相同的时序;
ACK64#:64位传输认可;由从设备驱动,并和DEVSEL有相同的时序;
PAR64#:奇偶双字节校验。
JTAG/边界扫描信号:
TCK,TDI,TDO,TMS,TRST#。