ADC与DAC 动态性能测试
- 格式:ppt
- 大小:213.00 KB
- 文档页数:22
高速ADC/DAC测试原理及测试方法随着数字信号处理技术和数字电路工作速度的提高,以及对于系统灵敏度等要求的不断提高,对于高速、高精度的ADC、DAC的指标都提出了很高的要求。
比如在移动通信、图像采集等应用领域中,一方面要求ADC有比较高的采样率以采集高带宽的输入信号,另一方面又要有比较高的位数以分辨细微的变化。
因此,保证ADC/DAC在高速采样情况下的精度是一个很关键的问题。
ADC/DAC芯片的性能测试是由芯片生产厂家完成的,需要借助昂贵的半导体测试仪器,但是对于板级和系统级的设计人员来说,更重要的是如何验证芯片在板级或系统级应用上的真正性能指标。
一、ADC的主要参数ADC的主要指标分为静态指标和动态指标2大类。
静态指标主要有:•Differential Non-Linearity (DNL)•Integral Non-Linearity (INL)•Offset Error•Full Scale Gain Error动态指标主要有:•Total harmonic distortion (THD)•Signal-to-noise plus distortion (SINAD)•Effective Number of Bits (ENOB)•Signal-to-noise ratio (SNR)•Spurious free dynamic range (SFDR)二、ADC的测试方案要进行ADC这些众多指标的验证,基本的方法是给ADC的输入端输入一个理想的信号,然后对ADC转换以后的数据进行采集和分析,因此,ADC的性能测试需要多台仪器的配合并用软件对测试结果进行分析。
下图是一个典型的ADC测试方案:如图所示,由Agilent 的ESG 或PSG 做为信号源产生高精度、高纯净度的正弦波信号送给被测的ADC 做为基准信号,ADC 会在采样时钟的控制下对这个正弦波进行采样,变换后的结果用逻辑分析仪采集下来。
本科实验报告实验名称:DAC与ADC测试实验一、实验目的1、掌据ADC和DAC在软件无线电设计中的作用。
2、学习DAC驱动和ADC采样程序的设计方法。
二、实验原理ADC采样利用AD9430芯片完成。
通过FPGA给ADC提供一个采样时钟 ADC_CLK,则ADC会输出该采样率的采样数据,包括2路数据(ADC_IN1 与ADC IN2) 和一个随路时钟信号(ADC_DCO),每路数据的速率为采样率的一半。
FPGA在ADC_DCO为1时,采样ADC_IN1,为0时采样ADC_IN2,得到1路合并后的采样数据。
在ADC的模拟输入端输入个单载波信号,在FPGA内通过Chipscope观察采样得到的数字信号波形,分析其波形与频率是否与输入信号一致。
DAC驱动利用AD9755芯片完成。
首先在FPGA内生成一个数字单载波信号,再输出给DAC芯片完成数模转换,通过示波器测量输出模拟信号的波形和频率,分析DAC驱动是否正常。
在FPGA内生成数字单载波信号时采用查表法来实现,通过相位累加器在每个时钟周期累加一次频率字,用相位累加器的高位作为地址去查正弦表,即可得到数字单载波信号。
由频率字f w和采样率f s可以计算得到输出的频率f0值∗f sf0=f w232AD9755芯片的采样率为所给采样时钟的2倍,因此一方面通过 FPGA给DAC 提供一个采样时钟DAC_CLK,另一方面需要给DAC提供2路速率都为采样时钟的数据(DAC_OUT1和DAC_OUT2).相位紧加器年个时钟周期累加f w,,而通过井行2路分支相位累加器,计算得到每个支路的相位值,再由该相位值去查每个支路的正弦表,得到2路正弦数字信号。
三、实验仪器和材料1、基于FPGA的软件无线电平台;2、FPGA下载线;3、射频电缆;4、20MHz双踪示波器;5、台式计算机。
四、实验步骤1、检查板子上有无异物或短路现象,正常后,将电源插上,板子上电源指示灯应亮;2、利用ISE新建一个工程,用VDHL语言编写DAC驱动程序,生成一个正弦波输出,正弦波的频率为12.5MHz,系统工作时钟频率为1001MHz,DAC采样率为时钟的2倍,即200MHz。
软件无线电中ADC/DAC性能分析及应用熊艳华北京邮电大学电信工程学院,北京 (100876)E-mail:xiongyh83@摘要:软件无线电是继模拟通信技术、数字通信技术之后的第三代无线通信技术,而模数数模转换器是整个无线体系设计中的决定因素。
本文在阐述模数数模转换器基本性能指标的基础上,分析了它在数字接收机中的应用。
关键词:软件无线电,模数数模转换器,数字机收机,射频/中频1. 引言软件无线电 (SDR:Software Defined Radio)指的是利用软件充分定义并且通过软件的变化能够有效地改变其物理层行为的无线电系统。
其基本思想是将宽带ADC/DAC转换器尽可能靠近射频天线,目的是尽可能早的将接收到的模拟信号转化为数字信号,在最大程度上通过DSP软件来实现通信系统的各种功能。
数据转换器影响软件无线电系统的功耗、工作频率、动态范围、带宽和总体成本,其性能甚至影响接收机结构的设计[2]。
因此,正确的选择模数转换器(ADC)和数模转换器(DAC)是软件无线电系统设计中很重要的一步。
2. ADC/DAC性能指标分析ADC的性能指标有很多,下面只对分辨率、量化电平、动态范围、有效位数、信噪比及采样速率进行简要的概述。
ADC的这些性能指标直接影响软件无线电的实际应用,高速的ADC技术是软件无线电的基础。
一个ADC/DAC转换器可以用如下框图来描述[1]。
图1 ADC方框图图2 DAC方框图2.1 分辨率与量化电平分辨率一般用输出的二进制位数表示。
一般应选择12位以上分辨率的芯片。
如果用n表示ADC的输出位数,则ADC能区分2n个不同等级的输入电压,即能区分输入电压的最小值为满量程的1/2n。
例如,假设ADC的输出n=8,输入信号最大值为5V,则能区分的最小输入电压为19.53mV。
可用下式表示量化电平,其中FSR为输入满量程:Q=FSR/2n(1) 在最大输入电压一定时,输出位数越多,量化单位越小,分辨率也就越高。
dac测试方法DAC(Digital-to-Analog Converter,数字到模拟转换器)是一种电子设备,将数字信号转换为模拟信号。
在音频设备中,DAC负责将数字音频信号转换为模拟音频信号,以便于扬声器或耳机等模拟设备进行播放。
进行DAC测试的目的是确保DAC的性能和准确度,以保证音频信号的高质量转换。
以下是一些常见的DAC测试方法:1. 信噪比测试:信噪比是衡量DAC性能的重要指标之一。
测试过程中,将输入一个固定的音频信号,然后测量输出信号中的噪声水平。
较高的信噪比表示DAC能够更准确地转换数字信号并减少噪声。
2. 频率响应测试:频率响应测量评估DAC在不同频率下的输出准确度。
测试中,输入一系列频率的音频信号,然后测量输出的幅度和相位。
通过比较输入和输出信号之间的差异,可以确定DAC在不同频率下的性能。
3. 线性度测试:线性度测试用于评估DAC的线性转换能力。
在测试中,输入一个连续的音频信号,然后测量输出信号的失真水平。
较低的失真表示DAC能够更准确地转换输入信号。
4. 动态范围测试:动态范围测试用于衡量DAC的动态范围,即DAC 能够处理的最大和最小信号的幅度差异。
测试中,输入一个具有不同幅度的音频信号,然后测量输出信号的幅度范围。
较大的动态范围表示DAC能够处理更广泛的信号幅度。
5. 抖动测试:抖动是指由于时钟不稳定性而引起的时序误差。
抖动测试用于评估DAC的抖动性能。
测试中,输入一个稳定的音频信号,并测量输出信号的时序误差。
较低的抖动表示DAC能够更准确地转换输入信号。
以上是一些常见的DAC测试方法,通过对DAC进行全面的测试和评估,可以确保音频设备提供高质量的模拟音频输出。
这些测试方法可以帮助制造商和工程师在开发和生产过程中,确保DAC的性能和准确度达到预期水平。
ADC测试参数定义、分析及策略之动态测试2007-11-08 10:50:21分类:前言混合信号技术给当今的半导体制造商们带来了很多新挑战,以前一些对数字电路只有很小影响的缺陷如今在嵌入式器件中却可能大大改变模拟电路的功能,导致器件无法使用。
为确保这些新型半导体器件达到“无缺陷”水平,需要开发新的测试策略、方法与技术。
本文将结合一个简单的混合信号器件——模数转换器(ADC)来对这些策略、技术与方法进行讨论,说明混合信号器件测试的步骤和方法。
有了这些基本认识后,就可将其扩展并应用到当前先进的嵌入式半导体器件中,如数字滤波器、音频/视频信号处理器及数字电位计等。
传统半导体器件测试包括基本参数测试(连续性、泄漏、增益等)和功能测试(将器件输出与给定输入相比较),混合信号测试还要再另外增加两个测试,即动态测试和线性测试。
动态参数描述的是器件对一个特定频率或多频率时序变化信号的采样(从模拟信号中建立数字波形)和重现(利用数字输入建立模拟信号)能力。
线性参数则相反,描述的是器件在特性,主要关注数字和模拟电路之间的关系。
下面将对这两种特性分别作详细说明。
动态测试模数转换器的动态特性有时也称作传输参数,代表器件模拟信号采样和输入波形的数字再现能力,信噪比(SNR)、总谐波失真(THD)及有效位数(ENOB)等指标可使制造商对器件输出的“纯度”和数字信息精度进行量化。
新型动态测试技术产生于上世纪80年代,主要围绕数字信号处理和傅立叶变换,将时域波形和信号分别转换为频谱成分。
这种技术可以同时对多个测试频率进行采样,效率和重复性非常高。
图1是对一个普通ADC器件进行快速傅立叶变换(F FT)测试的示意图,图中可以看到模拟信号在时域转换成数字代码,然后用傅立叶变换转换成频谱。
对ADC输出进行傅立叶分析可提供宝贵的性能信息,但如果测试时条件设置不当得到的信息也会毫无意义。
为了从器件输出信号的傅立叶分析中提取有意义的性能参数,在讨论FFT结果之前首先需要考虑测试条件,其中包括输入信号完整性、采样频率、一致性及系统测量误差(假频、量化及采样抖动误差)。
ADCDAC的计算机辅助测试和修调
严顺炳;谭建华;等
【期刊名称】《微处理机》
【年(卷),期】1996(000)001
【摘要】根据工作需要开发了基于PC机、8031单片机的计算辅助测试仪。
测试机箱由单片机、高精度任意波形发生器、波形采样器和程控电源等部件组成。
测试机箱与PC机间经光电隔离RS232接口传送信息和数据,避免了PC机干扰,机箱使用灵活方便。
用C语言开发了测试语言,将DSP数字信号处理技术用于ADC、DAC测试取得了良好效果,已实现14位以下ADC、DAC的自动测试。
为实现更高速度、精度的ADC和DAC测试,开发了IEEE488接口板,控制高级智能仪器对其测试。
利用美国ESI44PLUS激光修调机硬、软件资源,结合ADC、DAC测试,实现了对12位以下ADC、DAC的动态修调,保证其电气性能指标。
【总页数】2页(P83-84)
【作者】严顺炳;谭建华;等
【作者单位】电子部第二十四研究所,重庆630060;电子部第二十四研究所,重庆630060
【正文语种】中文
【中图分类】TP335.062
【相关文献】
1.Microchip发布首款集成16位ADC、10 Msps ADC、DAC、USB和LCD的PIC单片机 [J],
2.一种无需SDAC的新型流水线ADC架构——桥电位式流水线ADC架构 [J], 陈启星;罗启宇
3.数字修调技术在高速高精度流水线ADC中的应用 [J], 王继安;邢俊青;李肇基
4.64GSPSADC和DAC核:ADC和DAC核 [J],
5.基于ADC的温度自适应修调电路的设计 [J], 应建华;李奥博;张姣阳;张迪
因版权原因,仅展示原文概要,查看原文内容请购买。
A D C性能参数与测试方法(总7页)-CAL-FENGHAI.-(YICAI)-Company One1-CAL-本页仅作为文档封面,使用请直接删除CDS:correlated double samplerVGA: variable gain amplifierAFE: AFE(Active Front End)整流/回馈单元的功能. 其主动的含义在于,与传统的二极管或可控制硅整流技术相比,主动前端不再是被动地将交流转变成直流,而是具备了很多主动的控制功能。
它不仅能消除高次谐波,提高功率因数,而且不受电网波动的影响,具有卓越的动态特性。
ADC性能指标:直流性能:INL: 积分非线性误差。
指的是实际的传输特性与理想传输特性的在垂直方向上的最大差值,它表示了实际转移曲线偏离理想曲线的程度。
INL = | [(V D - V ZERO)/V LSB-IDEAL] - D |,其中0 < D < 2N-DNL: 微分非线性误差。
DNL = |[(V D+1- V D)/V LSB-IDEAL - 1] |,其中0 < D < 2N - 2较高数值的DNL增加了量化结果中的噪声和寄生成分,限制了ADC的性能,表现为有限的信号-噪声比指标(SNR)和无杂散动态范围指标(SFDR)。
抖动:交流分析方法:SNR:信噪比。
基频与耐克斯特频率以内的所有噪声信号(不包括基频的谐波)总和的比。
THD:总谐波失真。
基频与所有基频的谐波总和的比(dBc)。
IEEE规定至少要包含9次谐波。
SINAD:基频与耐克斯特频率以内的所有噪声和基频的谐波的总和只比。
SINAD 反应了量化过程产生的噪声、非线性产生的噪声和其他噪声。
SFDR:无杂散动态范围。
基频的RMS值与最大谐波的值只比(dBc)。
IEEE 1241-2000规定了用正弦波测试ADC性能的方法。
直流分析方法:FFT和直方图的比较:在低频输入下,由于输入近似直流,FFT不能起到多大作用。
高速ADC测试技术ADC(Analog-to-Digital Converter)即模拟/数字转换器。
现实世界中的信号,如温度、声音、无线电波、或者图像等,都是模拟信号,需要转换成容易储存、进行编码、压缩、或滤波等处理的数字形式。
模拟/数字转换器正是为此而诞生,发挥出不可替代的作用。
高速、高精度、低功耗、多通道是ADC未来的发展趋势目前,随着数字处理技术的飞速发展,在通讯、消费电器、工业与医疗仪器以及军工产品中,对高速ADC的需求越来越多。
以通讯领域出现的新技术“软件无线电”为例,其与传统数字无线电的主要区别之一就是要求将A/D、D/A变换尽量靠近射频前端,将整个RF段或中频段进行A/D采样。
如果将A/D移到中频,那么这种系统会要求数据转换器有几十到上百兆的采样率。
同时要求数据转换器对高频信号有很小的噪音和失真,以避免小信号被频率相近的大信号所掩盖。
高精度也是ADC未来的发展趋势之一。
为满足高精度的要求,数字系统的分辨率在不断提高。
在音频领域,为了在音频处理系统中获得更加逼真的高保真声音效果,需要高精度的ADC。
在测量领域,仪表的分辨率在不断提高,电流到达nA级,电压到mV级。
目前已经出现分辨率达到28bit的ADC,同时人们也在研究更高分辨率的ADC。
低功耗已经成为人们对电子产品共有的的要求。
当SOC(片上系统)的设计者们在为散热问题头疼的时候,便携式电子产品中的开发商们也在为怎样延长电池使用时间而动脑筋。
对于使用于此的ADC而言,低功耗的重要性是显而易见的。
在某些应用中(如医学图像处理),需要多路信号并行处理的,这驱使ADC 的制造商们把多个ADC集成在一块IC上。
在这一类芯片中,如果使用传统的并行接口,将意味着数字管脚的激增,所以大都是使用了CDF (Clock-Data-Frame)的并行转串行技术。
高速AD测试中的难点高精度ADC的采样率不高,测试关键是要有高精度的信号源。
而高速ADC 测试是一项更具挑战性的工作,其中采样时钟的Jitter和高速数字接口是两个必须面对的难题。