下载文档原格式
基于FPGA的加密解密模块设计与实现随着信息技术的不断发展，数据加密已经成为了保护信息安全的重要手段。
尤其是在金融、军事等领域，数据加密已成为不可或缺的技术手段。
而加密解密的关键技术就是密码算法。
在密码算法中，对称密码算法是最常用的一种算法，然而，对称密码算法的密钥管理和密钥分发一直以来都存在着许多问题，为此，研究人员提出了一种基于FPGA的加密解密模块设计方案，可以有效解决这些问题。
FPGA是一种具有可编程性的半导体器件，它具有高度的可重构性，可以通过编程来实现特定的功能，因此被广泛应用于各种领域。
而基于FPGA的加密解密模块，采用硬件实现加密解密算法，相比采用软件实现的加密解密算法，具有更高的安全性和更快的速度。
1.加密解密模块的概述加密解密模块是实现对称密码算法的关键部分，它可以将明文转化为密文，或将密文转化为明文。
在实现加密解密模块时，需要选择合适的对称算法，并通过硬件电路来实现对称算法的加密解密操作。
常用的对称密码算法有DES、3DES、AES等。
在加密解密模块的设计中，需要对输入和输出进行格式化，并为加密解密算法提供必要的控制信号。
可以使用状态机来实现控制信号的发生，并使用计数器来计算加密解密操作的步数。
同时，在硬件电路中，需要将需要加密或解密的数据存储到寄存器中，使用多路选择器来选择需要进行加密解密的数据块，并在每一次执行加密解密操作时，更新控制信号和数据块。
2.基于FPGA的加密解密模块的设计方案基于FPGA的加密解密模块由输入接口、加密解密核心、控制器和输出接口等模块构成。
其中，输入接口用于将需要加密或解密的数据输入到加密解密核心中，控制器用于控制加密解密操作的流程，输出接口用于输出加密或解密的结果。
在加密解密核心中，可以选择采用现有的对称算法IP核，例如AES IP核、DES IP核等，也可以自己实现对称算法电路。
同时，可以采用先进的乘加器单元、查找表、寄存器等硬件电路元素来优化算法电路。
双重密码电子锁电路的设计与实现耿伟霞;张渤;刘海强【期刊名称】《电子世界》【年(卷),期】2014(0)20【摘要】In view of the deifciency of the existing password lock with single password, a kind of design scheme of the electronic password lock is gived in this paper. By using the username and password,user security is doublely protected. Infrared sensor is used as the power switch,achieves the purpose of energy saving. The simulation is carried out with Proteus software. The actual circuit is made. Through test and application,the system is stable and reliable. The circuit is composed of integrated chip and gate circuit. It has low cost,lfexible use and practi-cal application value.%论文提出了一种电子密码锁的设计方案。
针对现有密码锁只有单重密码的不足，本文使用用户名和密码双重保障用户的安全。
使用红外传感器作为电源开关，达到节能的目的。
用Proteus软件对电路进行仿真，制作了实际电路板，对其进行了硬件验证，系统运行稳定。
电路由集成芯片和门电路构成，制作成本低，使用灵活，具有一定的应用价值。
【总页数】2页(P191-191,192)【作者】耿伟霞;张渤;刘海强【作者单位】西安科技大学;西安科技大学;西安科技大学【正文语种】中文【相关文献】1.基于身份和密码双重识别机制的多功能电子锁设计 [J], 李勇兵;梁春平;沙黎明2.基于SoC可重构密码算法IP核接口电路设计与实现 [J], 张鲁国;王简瑜3.基于数字电路的密码锁设计与实现 [J], 张玉娟;梁伟超4.新颖的密码式电子锁电路 [J], 梁明海; 李菲菲5.ATM动态密码电子锁管理系统的设计与实现 [J], 王刚因版权原因，仅展示原文概要，查看原文内容请购买。
IP CORE（IP核）简介2008-05-31 16:57随着FPGA技术的发展，芯片的性能越来越强、规模越来越大、开发的周期越来越长，使得芯片设计业正面临一系列新的问题：设计质量难以控制，设计成本也越来越高。
IP（Intelligence Property）技术解决了当今芯片设计业所面临的难题。
IP是指可用来生成ASIC和PLD的逻辑功能块，又称IP核（IP Core）或虚拟器件（VC）。
设计者可以重复使用已经设计并经过验证的IP核，从而专注于整个系统的设计，提高设计的效率和正确性，降低成本。
目前数字IP已得到了充分的发展，可以很方便地购买到IP核并整合到SoC的设计中。
IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器件（FPGA）的逻辑块或数据块。
将一些在数字电路中常用但比较复杂的功能块，如FIR滤波器，SDRAM控制器，PCI接口等等设计成可修改参数的模块，让其他用户可以直接调用这些模块，这样就大大减轻了工程师的负担，避免重复劳动。
随着CPLD/FPGA的规模越来越大，设计越来越复杂，使用IP核是一个发展趋势。
理想地，一个知识产权核应该是完全易操作的--也就是说，易于插入任何一个卖主的技术或者设计方法。
通用异步接发报机（UARTs）、中央处理器（CPUs）、以太网控制器和PCI接口（周边元件扩展接口）等都是知识产权核的具体例子。
知识产权核心分为三大种类：硬核，中核和软核。
硬件中心是知识产权构思的物质表现。
这些利于即插即用应用软件并且比其它两种类型核的轻便性和灵活性要差。
像硬核一样，中核（有时候也称为半硬核）可以携带许多配置数据，而且可以配置许多不同的应用软件。
三者之中最有灵活性的就是软核了，它存在于任何一个网络列表（一列逻辑门位和互相连接而成的集成电路）或者硬件描述语言（HDL）代码中。
目前许多组织像免费的IP项目和开放核一类的都联合起来共同致力于促进IP核的共享。
ip核（ip core）是指专用集成电路芯片知识产权IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器件（FPGA）的逻辑块或数据块。
基于SoC的非对称数字系统算法设计与实现姜智;肖昊【期刊名称】《合肥工业大学学报（自然科学版）》【年(卷),期】2024(47)5【摘要】文章提出一种在片上系统(System on Chip,SoC)实现高吞吐率的有限状态熵编码(finite state entropy,FSE)算法。
通过压缩率、速度、资源消耗、功耗4个方面对所提出的编码器和解码器与典型的硬件哈夫曼编码(Huffman coding,HC)进行性能比较,结果表明,所提出的硬件FSE编码器和解码器具有显著优势。
硬件FSE(hFSE)架构实现在SoC的处理系统和可编程逻辑块(programmable logic,PL)上,通过高级可扩展接口(Advanced eXtensible Interface 4,AXI4)总线连接SoC 的处理系统和可编程逻辑块。
算法测试显示,FSE算法在非均匀数据分布和大数据量情况下,具有更好的压缩率。
该文设计的编码器和解码器已在可编程逻辑块上实现,其中包括1个可配置的缓冲模块,将比特流作为单字节或双字节配置输出到8 bit 位宽4096深度或16 bit位宽2048深度的块随机访问存储器(block random access memory,BRAM)中。
所提出的FSE硬件架构为实时压缩应用提供了高吞吐率、低功耗和低资源消耗的硬件实现。
【总页数】6页(P655-659)【作者】姜智;肖昊【作者单位】合肥工业大学微电子学院【正文语种】中文【中图分类】TN762;TN764【相关文献】1.基于IEEE 1500的数字SOC测试系统的设计与实现2.基于片上系统SoC的孤立词语音识别算法设计3.OMA DRM 2数字版权保护终端系统的SoC设计方案及其VLSI实现4.无线通信系统数字变频算法设计与实现因版权原因，仅展示原文概要，查看原文内容请购买。
基于AES和DES算法的可重构S盒硬件实现
高娜娜;王沁;李占才
【期刊名称】《小型微型计算机系统》
【年(卷),期】2006(027)003
【摘要】密码芯片的可重构性不仅可以提高安全性,而且可以提高芯片适应性.S盒是很多密码算法中的重要部件,其可重构性对密码芯片的可重构性有重大影响.文章在分析AES和DES算法中S盒硬件实现方法的基础上,利用硬件复用和重构的概念和相关技术,提出了一种可重构S盒(RC-S)结构及其实现方法.实验结果表明RC-S可用于AES算法和DES的硬件实现.基于RC-S的AES、DES密码模块规模分别是AES、DES模块的0.81/1.13,性能分别是DES/AES的0.79/0.94.
【总页数】4页(P446-449)
【作者】高娜娜;王沁;李占才
【作者单位】北京科技大学,信息工程学院,北京,100083;北京科技大学,信息工程学院,北京,100083;北京科技大学,信息工程学院,北京,100083
【正文语种】中文
【中图分类】TP309.7
【相关文献】
1.DES算法的S盒实现方法分析 [J], 焦冬莉
2.适合AES算法硬件实现的新S盒 [J], 李银;金晨辉
3.基于流水线结构的可重构AES算法IP核的硬件实现（英文） [J], 李冰;夏克维;
梁文丽
4.基于流水线结构的可重构AES算法IP核的硬件实现 [J], 李冰; 夏克维; 梁文丽
5.基于遗传算法的快速可重构S盒硬件设计 [J], 郑东;王友仁;张砦
因版权原因，仅展示原文概要，查看原文内容请购买。
文章编号:16711742(2011)01002504基于部分可重构技术的AES 算法设计与实现张刚1,高献伟2,李涛1,雷咸超1(1.成都信息工程学院计算机学院,四川成都610225; 2.北京电子科技学院电子信息工程系,北京100070)摘要:提出一种基于部分可重构技术的高级加密标准密码算法实现方案。
该系统采用Xilinx 公司的Virtex I I FP GA(F ield Pr ogrammable Gat e Array)芯片,能针对不同的加密与解密需求,灵活重构加密系统中的核心算法,提高了密码系统的灵活性和安全性,减少了资源消耗,适用于资源受限,有不同安全需求的密码系统,最后给出了实验结果。
关键词:计算机应用技术;信息安全理论与技术;动态重构;高级加密标准中图分类号:TN47文献标识码:A收稿日期基金项目中央办公厅信息安全与保密重点实验室基金资助项目(YZD )1引言目前,现场可编程门阵列(Field Programmable Gate Array,FPGA)应用越来越广泛,尤其在一些新产品实验和电路设计中己经成为首选。
这主要是因为FPGA 的开发周期短,可重复利用,以及相对于特殊应用集成电路(Application Specific Integrated Circuit,ASIC)的低开发成本[1]。
随着FPGA 从可编程逻辑芯片升级为可编程系统级芯片,在电路中的角色已经从最初的逻辑实现延伸到数字信号处理等更广范围,应用领域也从通信延伸到消费电子、汽车电子、工业控制、医疗电子等更多领域,重构是一种可以根据不同需求重构自身资源,实现硬件电路自我改变的技术。
可重构计算系统可以对可重构逻辑器件上的指定资源进行独立配置,而不影响器件其余功能。
FPGA 的可重构运算分为动态系统重构和静态系统重构,从2000年以来,FPGA 的动态重构研究在国际上已得到越来越多的关注,然而国内在此方面的研究还不是很成熟。
《SOC设计基础》教学大纲课程编号：MI4321033课程名称：SOC设计基础英文名称：Basis of SOC Design学时： 20 学分： 1课程类型：任选课程性质：专业课适用专业：微电子学先修课程：数字集成电路(设计)，模拟集成电路集成电路设计与集成系统 (设计)开课学期：7 开课院系：微电子学院一、课程的教学目标与任务目标：本课程学习数字片上系统（SOC）及混合信号SOC的基本设计方法和技术，为从事集成电路设计和研发提供必要的基础知识。
任务：熟悉SOC及IP核的基本概念，掌握数字SOC及混合信号SOC的基本设计及验证流程，掌握基于SOC应用的IP核设计方法，了解嵌入式MPU基本结构，了解System C/C++等高层次语言，了解SOC及IP核的低功耗设计方法，二、本课程与其它课程的联系和分工本课程的主要先修课程是《数字集成电路(设计)》和《模拟集成电路(设计)》。
三、课程内容及基本要求（一）绪论（1学时）具体内容：现代集成电路工艺技术和设计技术的发展， ASIC、SOC、IP等基本概念。
1.基本要求（1）了解现代集成电路工艺技术和设计技术的发展状况。
（2）了解ASIC、SOC、IP等基本概念。
2.重点、难点重点：ASIC、SOC、IP等基本概念。
难点：ASIC、SOC、IP等基本概念及分类。
3.说明：该内容是SOC设计的基础。
（二）SOC设计基本概念（1学时）具体内容：SOC的基本概念及定义，SOC的设计流程、IP核复用、验证等概念。
1.基本要求（1）了解SOC的基本概念，掌握SOC的基本定义。
（2）了解SOC的设计流程、IP核复用、验证等概念。
2.重点、难点重点：SOC的定义及设计流程、IP核复用、SOC验证等。
难点：SOC的设计流程、IP核复用、验证。
3.说明：该内容对SOC设计进行了总体描述，是本课程的基础。
（三）SOC基本设计方法（2学时）具体内容：软硬件协同设计技术，可重构设计技术，SOC总线技术。
Soc复习题1、集成电路的发展分哪几个阶段？2、SOC的构成及其优势是什么？构成：在目前的集成电路设计理念中，IP是构成soc的基本单元。
所谓IP可以理解为是满足特定规范，并能在设计中复用的功能模块，又称IP核(IPCcore)。
从IP的角度出发，SOC可以定义为基于IP模块的复用技术，以嵌入式系统为核心，把整个系统集成在单个(或少数几个)芯片上，从而完成整个系统功能的复杂的集成电路。
目前的SOC集成了诸如处理器、存储器及输入/输出端口等多种IP。
SOC的优势：与传统设计相比较，由于SOC将整个系统集成在一个芯片上，使得产品的性能大为提高，体积显著缩小。
此外．SOC适用于更复杂的系统，具有更低的设计成本和更高的可靠性，因此具有广阔的应用前景。
1．SOC可以实现更为复杂的系统。
2．SOC具有较低的设计成本。
3．SOC具有更高的可取性。
4．缩短产品设计时间。
5.减少产品反复的次数。
6．可以满足更小尺寸的设计要求。
7.可达到低功耗的设计要求3、soc设计中验证分为哪几类？1动态验证2静态验证比较动态验证和静态验证，各有优势和不足。
动态仿真主要是模拟电路的功能行为，必须给出适当的激励信号，然而很难选择激励来达到覆盖电路所有功能的目的。
同时动态仿真很耗费时间。
静态验证是针对模拟电路所有的工作环境，检查电路是否满足正常的性能指标，此类验证只限于数字逻辑电路，其准确性低于动态仿真，偶尔还会提供错误信息。
4、SOC中物理验证的分类如何？各自完成的功能是什么？1、设计规则检查就是由芯片代工厂提供的反映工艺水平及版图设计的必须满足的一些几何规则。
2．电气规则检查是检查版图中存在的一些违反基本电气规则的点。
这里的电气规则主要是指，电路开路、短路及浮动点等。
3、版图电路图同一性比较当完成版图设计之后，有必要进行Lvs，用来确认版图和原理图是否一致。
此类工具用于比较版图和原理图在晶体管级的连接是否正确，并用报告的形式列出其差异之处。
基于SOC芯片的安全加密算法研究一、引言SOC芯片是一种集成了CPU、存储器、外设接口、通信接口等多个功能模块的芯片，因其高度集成、安全性强等优势而被广泛应用于各种领域，例如网络通信、智能终端等。
随着信息安全需求的不断提高，基于SOC芯片的安全加密算法也成为了研究的热点之一。
本文旨在探讨基于SOC芯片的安全加密算法研究现状及未来发展方向。
二、基于SOC芯片的安全需求分析信息安全已经成为当代社会不可或缺的一部分，而信息安全的核心问题是加密和解密。
在信息传输的过程中，一旦未经授权的人员获取到了信息，就可能产生严重后果。
因此，对信息进行加密是防止信息泄露的重要手段。
现今，随着计算机技术的进步和信息技术的普及，信息安全的背景也发生了很大的变化，威胁变得更加复杂，攻击者的攻击方式也更加隐秘。
而基于SOC芯片的安全加密算法正是为了应对这些威胁而设计的。
SOC芯片不仅具有高度的集成性和稳定性，而且其内部含有硬件加速模块，可以实现更高效的加密和解密操作。
与软件加密相比，基于SOC芯片的硬件加密具有更高的数据处理速度和更高的安全性。
三、SOC芯片安全加密算法现状分析目前，基于SOC芯片的安全加密算法主要涉及到三个方面：对称密钥加密、非对称密钥加密和哈希算法。
1、对称密钥加密对称密钥加密算法又称为私钥加密算法，其中包括DES、AES、RC4等。
这些算法在数据加密的过程中，使用相同的密钥进行加密和解密。
由于对称密钥加密算法的加解密速度快，因此被广泛应用。
然而，由于密钥管理的困难，对称密钥加密算法也存在一定的风险。
2、非对称密钥加密与对称密钥加密算法不同，非对称密钥加密算法（公钥加密算法）使用一对不同的密钥进行加密和解密。
其中一把密钥被称为公钥（公开），用于加密数据；另一把密钥被称为私钥（保密），用于解密数据。
RSA、ECC等算法均为非对称密钥加密算法。
非对称密钥加密算法虽然安全性较高，但其加密/解密速度较慢，且实现难度较大。
基于SOPC的自演化硬件实现刘洁丽;姚睿【摘要】The design and implementation of evolvable hardware based on the SOPC were presented.The method took Virtex-Ⅱ Pro development board as hardware platform,and the embedded soft-core microprocessor named Microblaze as controller.First,a method called virtual reconfigurable circuit was designed by hardware description language VHDL.Then,the virtual reconfigurable circuit was made into evolvable IP core and connected with soft-core microprocessor Microblaze through OPBbus.Finally,the genetic algorithm was given based on Microblaze to make evolutionary operation as to the evolvable IP core and an adder circuit was used to verify the implementation of evolvable hardware.The result shows that this method can make chromosome code simplified greatly and operated quickly,and it also has the flexibility of software as well as the customizability of hardware.%提出了一种基于SOPC（片上可编程系统）的自演化硬件实现的设计方法,并以Virtex-ⅡPro开发板为硬件平台,内嵌的软核处理器Microblaze为控制核心.首先使用VHDL硬件描述语言设计虚拟可重构电路;然后将虚拟可重构电路定制成可进化IP核并通过OPB总线与软核处理器相连;最后在处理器上编写遗传算法程序对定制的可进化核进行进化操作,以一位加法器为例验证了自演化硬件的实现.结果表明,该方法不但可以大大简化染色体编码,便于进化操作,而且软件上操作灵活方便,硬件上又具有可定制性.【期刊名称】《佳木斯大学学报（自然科学版）》【年(卷),期】2012(030)002【总页数】4页(P209-212)【关键词】演化硬件;片上可编程系统;虚拟可重构;遗传算法;可进化核【作者】刘洁丽;姚睿【作者单位】南京航空航天大学自动化学院,江苏南京210016;南京航空航天大学自动化学院,江苏南京210016【正文语种】中文【中图分类】TN929.50 引言演化硬件(Evolvable Hardware)是一种将演化算法与可编程器件有机结合起来的硬件系统．演化硬件像生物一样能够根据环境的变化改变自身的硬件结构，以适应其生存环境的硬件，即大规模集成电路．它是演化算法在硬件系统结构中设计、调节等的应用[1]．图1 系统硬件架构图自演化硬件是在硬件内部完成遗传操作和适应度计算[2－3]，例如在同一片FPGA 上演化生成目标电路[4－5]，利用其片上集成的微处理器核执行演化算法．自演化硬件对于实现自适应硬件具有重要的意义．本文使用Xilinx公司的Virtex－ⅡPro系列型号为ML310的FPGA开发板，用其软核Microblaze运行标准遗传算法[6－7]，采用基于虚拟可重构电路的可进化核，实现了基于SOPC的自演化硬件，并以一位加法器电路进行了验证．图2 OPB可进化模块1 系统的硬件设计架构本文实现的基于SOPC的自演化硬件系统[8]的硬件架构如图1所示．其中嵌入式处理器Microblaze软核是硬件架构图的核心，标准遗传算法编写在其中，它通过OPB总线可以实现与程序存储器、数据存储器的高速通信;可进化核是基于虚拟可重构电路实现的，是遗传算法的实现载体;时钟模块可以用于满足复杂的时钟和时钟域需求以及延时控制;串口通信接口与PC机相连，通过超级终端输出进化操作过程以及进化结果．1．1 Microblaze处理器软核Microblaze是Xilinx公司推出的32位软处理器核，是业界最快的软处理器IP核解决方案，支持CoreConnect总线的标准外设集合，具有重复利用性和兼容性．Microblaze结构最显著的特点是基于CoreConnect构建．CoreConnect技术是由IBM开发的片上总线通信链，通过多个IP核相互连接，构成一个完整的嵌入式系统．CoreConnect技术应用在平台设计中时，CPU核、系统以及外设IP 核可以重复使用，以达到更高的整体系统性能．图3 虚拟可重构电路的结构1．2 可进化核设计可进化核作为实现载体，需要自己设计，并且保证软核处理器Microblaze能对其进行访问，即实现染色体的配置及结果的读回．设计好的可进化核需要通过IPIF 接口挂接在OPB总线上，如图2所示图4 cell单元的内部结构示意图可进化核包括虚拟可重构电路[9－10]及其配置控制电路．可进化核需要实现虚拟可重构电路的染色体编码，然后将编码配置信息进行读回．虚拟可重构电路可以根据具体的应用需要来配置电路的功能，并且可以封装成独立于具体的FPGA开发板的IP核且FPGA开发板不需要支持部分可重构．虚拟可重构电路还能简化染色体的编码，在重构的过程中不涉及配置位流文件的编码和修改，具有比较好的适用性和可移植性．图5 找到最优解时超级终端的部分输出图1．3 虚拟可重构电路设计虚拟可重构电路模型一般由两部分组成[11]，基本功能单元以及功能单元之间的连接．基本功能单元一般可以包含很多种功能，可以根据基因算法与对可重构电路的配置相应地选择其功能．基本单元之间的互连则在基因算法的配置下，连接不同的功能单元，形成一条从输入到输出的数据通道．本文设计的虚拟可重构电路是一个由8×5个可重配置功能块组成的阵列，如图3所示．基本功能单元由3输入的LUT组成，基本单元之间的互连如下:第一列的输入由原始输入，以及原始输入的反向构成，第二列的输入由原始输入与第一列的输出构成，第三列的输入由第一列的输出以及第二列的输出构成，依次类推，后面每一列的输入都由前两列的输出构成．每个可配置功能单元Cell的内部结构示意图如图4所示．它由3个输入和1个输出表示．LUT查找表即最右边的模块提供了逻辑功能运算，电路的3个输入由图中的3个16选1的选择器决定．同时前面3个16选1的选择器的输出又作为控制位来用决定后面查找表LUT的输入．由图4可知，对单个Cell单元功能进行配置需要的染色体长度是20位，所以整个虚拟可重构电路阵列的染色体配置位=5*8*20=800位．通过对虚拟可重构电路进行遗传操作来寻找满足适应度的正确的染色体配置，即可实现期望功能电路．整个虚拟可重构电路在ISE10．1工具中用硬件描述语言(VHDL)来构建．此结构模型可以根据具体的应用需要准确的设计出可配置功能单元阵列、布线电路和配置寄存器．2 系统验证与实验结果本文的具体设计目标是在设计的基于SOPC的自演化硬件平台上，运用标准遗传算法对挂接在OPB总线可进化核进行染色体的配置并将结果读回，通过遗传算法的迭代过程，进化出期望的电路．其中标准遗传算法的迭代操作及对外设的读写在Microblaze处理器上，采用软件的方法实现．下面以一位加法器为例说明系统设计过程与运行结果．2．1 设计过程在嵌入式系统开发工具XPS中利用BSB搭建了最小系统的硬件结构，包括时钟模块，串口通信接口等．在ISE工具中设计虚拟可重构电路，并将此虚拟可重构电路定制成可进化核添加到系统的硬件结构中，构成自演化系统的硬件平台．在SDK工具中编写基本遗传算法程序，实现对可进化核的染色体配置与结果的读回、适应度的计算以及进化操作等．最终将软硬件结合生成的位流文件下载到FPGA中，通过超级终端输出进化操作过程以及进化结果．2．2 实验结果本设计中进化的输出结果是通过超级终端显示的，超级终端的输出结果以及单次进过程的适应度变化曲线分别如图5和图6所示．图6 进化过程中适应度变化曲线实验中的进化参数设置为:种群规模数为128，联赛选择规模的大小为5，变异率为2%，最大进化代数为100代，最大适应度为16．从图5，6中，我们可以看出，在上述参数的设定下，进化操作运行到43代时，找到了最优解，此时，适应度正好为16．在调试软件应用时，我们发现，遗传算法参数的改变，对进化结果也会产生很大的影响，比如如果联赛选择规模过大，进化过程的计算量将加大，相应的进化速度就会变慢，同时过高的联赛选择规模还会使被选的个体重复出现．所以，选择合理的进化过程的操作参数对进化的结果，进化的效率有着很好的帮助．3 结论本文通过对基于SOPC的自演化硬件设计方法的研究，给出了自演化嵌入式系统的总体结构，本文中的嵌入式系统是在Xilinx公司生产的Virtex－ⅡPro系列型号为ML310的开发板设计的，以进化一位加法器电路为例验证了所设计的实验平台的有效性．实验结果表明，该实验平台不但能够根据用户的需要添加自己设计的IP核，而且能够在嵌入式处理器中有效地实现基于遗传算法的进化电路．这种设计方法具有很好的灵活性和通用性，具有进一步的研究价值．下一步，我们可以多用几个电路来验证系统的正确性，例如二位加法器，二位乘法器等等．参考文献:[1] 姚睿．数字进化硬件关键技术研究[D]．南京:南京航空航天大学，2008．[2] Resano J，Mozos D，Verkest D，et al．A Reconfiguration Manager for Dynamically Reconfigurable Hardware[J]．IEEE Trans on Design＆ Test of Computers，2005，22(5):452－460．[3] Sapargalitev Y，Kalganova T．Absolutely Free Extrinsic Evolution of Passive Low － pass Filter[C]．Canadian Conference on E-lectrical and Computer Engineering．Ottawa，Canada，2006:1210－1213．[4] Zhang Y，Smith S，Tyrrell A．Digital Circuit Design Using Intrinsic Evolvable Hardware[C]．Proc 2004 NASA/DoD Conference on Evolvable Hardware Krakow，Portland，2004:55－62．[5] Tufte G，Haddow P．Biologically－inspired:a Rule－based Self－reconfiguration of a Virtex Chip[C]．Proc the ComputationalScience(ICCS)．Krakow Poland，2004:1249－1256．[6] 陈国良，王煦法，庄镇泉．遗传算法及其应用[M]．北京:人民邮电出版社，1996:28－97．[7] 汤欢，赵曙光．基于FPGA实现的遗传算法[J]．电子测量技术，2009，32(1):151 －153，161．[8] 杨强浩．基于EDK的FPGA嵌入式系统开发[M]．北京:机械工业出版社，2008．[9] Lukas Sekanina．Evolutionary Functional Recovery in Virtual Reconfigurable Circuits[J]．Brno university of Technology．2000，0(0):1－21．[10] 宗平，周叶丹．一种可进化IP核的设计与实现[J]．单片机与嵌入式系统应用．2004:8－10．[11] 赵亮．基于FPGA的SOC设计方法实现进化硬件的研究[D]．合肥工业大学．合肥:合肥工业大学，2009．。
摘要随着半导体工艺技术的迅猛发展，可编程逻辑器件的集成度越来越高，FPGA中的逻辑资源也日益丰富，已达到百万门量级，这使得使用FPGA实现片上系统成为可能。
基于FPGA的片上系统设计方案具有开发周期短、设计成本低、软硬件在系统可编程、系统设计灵活、可裁减、可扩充、可升级等优点，正在成为电子系统设计的研究热点。
随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SOC设计技术。
SOC可以有效地降低电子信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。
FPGA将现代的VLSI逻辑集成的优点和可编程器件设计灵活，制作及上市快速的长处相结合，使设计者在FPGA开发系统软件的支持下，现场直接根据系统要求定义和修改其逻辑功能。
使一个包含数千个逻辑门的数字系统设计实现，采用FPGA技术，即可几天内完成。
本设计实现一种基于FPGA的SOPC解决方案，实现了系统的灵活性架构，以及参数化配置，便于系统的集成与设计修改，具有良好的可继承性与可移植性。
关键词：系统级芯片（片上系统）；现场可编程门阵列；NiosⅡAbstractWith the rapid development of semiconductor technology，logic resources in FPGA have reached millions orders of magnitude，which make system-on-chip (SOC) based on FPGA has become possible. The design of SOC based on FPGA has many advantages，such as a short development cycle，low-cost，software and hardware in-system programmable，system design flexibility and can be trimmed，sealable，upgradeable，etc，Because of these，it has became a hot spot of research of electrical system design.With the design and manufacturing technology, integrated circuit design from transistors to integrated development of integrated logic gates, and now developed to the IP integration, that SOC design technology. SOC can effectively reduce the electronic information system product development costs, shorten development cycles, improve product's competitiveness, is the next most important industry will use methods of product development. FPAG the modern logic of integration of the advantages of VLSI and programmable device design flexibility, faster production and market strengths combined to enable FPGA designers to develop system software support, on-site directly from system requirements definition and change its logic function. Make a logic gate that contains thousands of digital system design and implementation, using FPGA technology can be completed within a few days.The Design and Implementation of FPGA-based SOPC solutions to achieve the flexibility of the system structure and parameters of configuration, ease of system integration and design changes, has a good inheritable and portability.Key words：SOC；FPGA；Nios Ⅱ目录摘要 (I)Abstract (II)1 绪论 (1)1.1 课题背景 (1)1.2目的及意义 (1)1.3国内外研究现状 (1)1.4论文章节安排 (2)2基于FPGA的SOC技术 (3)2.1 FPGA简介 (3)2.2 SOC概述 (7)2.3 SOPC概述 (8)2.4软核与硬核 (11)3 系统硬件设计 (14)3.1 QuartusⅡ简介 (14)3.2 SOPC Builder工具简介 (14)3.3嵌入式软核Nios II处理器 (15)3.4 Nios II CPU的搭建 (16)4 Nios ⅡIDE的软件设计 (22)4.1 新建软件工程 (22)4.2主程序设计 (23)4.3 UART串口 (24)4.4 LED控制 (26)结论 (29)致谢 (30)参考文献 (31)附录1:英文文献 (32)附录2:中文文献 (38)附录3:程序代码 (43)1 绪论1.1 课题背景EDA（Electronic Design Automation）技术是近几年迅速发展起来的计算机软件，硬件和微电子交叉的现代电子学科，涉及计算机操作系统、计算数学、电路理论和微电子学等领域，其内容广泛，综合性强。
