用Qsys创建系统

PCIE调试总结Altera的pcie硬核从接口上来划分，有Avalon-ST和Avalon-MM两种。

Avalon-ST的接口，即Stream模式，这种模式下，用户可以操作的接口很多，但是需要对pcie协议以及接口时序有比较深入的理解，这种模式对于刚接触pcie的同学来说比较有难度；而Avalon-MM 接口，即Memory Map模式，相对来说则比较通俗易懂，用户侧的接口与双口RAM类似，有读写使能，读写时钟，读写地址，读写数据等；C260D这张卡使用了Avalon-MM这种接口模式，可以忽略pcie协议解析的部分。

另外，由于Avalon总线位宽的限制，器件不同，pcie IPCore的生成接口也不同。

比如arria II GX只能工作在Gen1x4模式下，而arria V GX 则可以工作在Gen2x8的模式下，而且在产生IPCore的时候，arria II GX需要一个固定时钟125MHz，而arria V则不需要。

首先从Qsys系统的使用开始。

由于altera fpga的SGDMA IPCore只有在Qsys系统下才能使用，所以整个pcie接口的设计需要借助Qsys系统来完成。

至于Qsys系统的使用方法，需要各位同学上网查资料了解，这里不做详细描述。

当然，也可以自己写SGDMA控制核，这样就不必使用Qsys系统了。

据不准确考证，Qsys系统应该从Quartus11.0开始才出现的，所以各位同学要首先检查下自己的Quartus版本。

介绍Qsys系统，首先从新建一个工程开始。

打开Quartus之后，在页面的上方工具栏位置，可以看到以下图标：其中即是Qsys工具的快捷图标，用鼠标点击该图标，即可进行Qsys系统的创建。

图1 Qsys系统新建页面该图就是打开Qsys系统的初始界面。

该图左上角的Library这个选项中，有各种Bridge，Adapter，Clock and Reset等Qsys系统提供的组件，以供搭建Qsys系统使用。

PCIe Qsys研讨这一设计实例深入浅出，介绍怎样产生一个Qsys子系统。

您将产生一个含有以下组成的Qsys系统：∙在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的PCI Express IP 编译器。

∙片内RAM存储器∙模块化散射收集DMA控制器(MSGDMA) (位于lib路径中)图1显示了Qsys怎样集成PCI Express的IP编译器、片内SRAM，以及定制组件MSGDMA。

这一设计实例使用了一个DMA，这个DMA在片内存储器SRAM，和位于根复合模块(主机)侧的系统缓冲之间进行数据传送。

图1.Qsys生成的端点此次研讨对以下步骤进行了讲解：1.对设计进行准备，以进行编译2.建立一个Quartus II工程3.建立一个Qsys系统4.对PCI Express的IP编译器进行参数赋值5.将其他组件加入Qsys系统中6.完成Qsys中的链接7.设定导出接口8.设定地址分配9.生成Qsys系统10.编译设计11.对器件编程对设计进行准备，以进行编译设计准备进行编译时，请按照以下步骤进行：1. 如果您没有看到C:\<path>\Qsys_workshop\PCIe_Lab 路径含有表1中列出的以下文件夹和文件，请联系您的指导人员。

建立一个Quartus II 工程1. 在Quartus II 软件中，在File 菜单上，点击New Project Wizard 。

2. 在Introduction 页面的New Project Wizard 窗口中，点击Next 。

3. 在Directory, Name, Top Level Entity 页面中，输入以下信息(参见图2)，点击Next 。

图2.新工程向导4. 在Add Files 页面中，点击Next 。

5. 在Family & Device Settings 页面中，对于器件系列，选择Cyclone IV GX ，点击Next 。

qsys工具的使用方法qsys工具是一款用于嵌入式系统设计的软件工具，它提供了一种图形化的方式来设计和配置系统，使得硬件和软件之间的协同开发更加方便和高效。

本文将介绍qsys工具的使用方法，包括系统的创建、组件的添加和连接、以及系统的生成和验证等步骤。

一、系统的创建在使用qsys工具之前，首先需要创建一个新的系统。

打开qsys工具后，点击菜单栏中的"File"，选择"New"，然后选择"Empty System"。

在弹出的对话框中，可以设置系统的名称和保存路径等信息。

点击"OK"按钮后，qsys工具将创建一个空的系统，准备接下来的设计工作。

二、组件的添加在qsys工具中，系统是由各种不同的组件组成的。

组件可以是处理器、外设、存储器等。

要添加一个组件，可以点击工具栏中的"Library"按钮，然后选择需要的组件。

在弹出的组件库中，可以浏览和搜索各种不同的组件。

选择一个组件后，可以将其拖拽到系统设计窗口中。

三、组件的连接在将组件添加到系统中之后，需要对组件进行连接，以建立各个组件之间的通信和数据传输。

在qsys工具中，可以使用线条来连接组件。

要添加一个连接线，可以点击工具栏中的"Wire"按钮，然后在系统设计窗口中按住鼠标左键拖拽，连接两个组件。

可以根据需要添加多条连接线，以实现不同组件之间的数据传输。

四、系统的生成在完成系统的设计和连接之后，可以生成系统的代码和配置文件。

点击菜单栏中的"Generate"，选择"Generate HDL"，qsys工具将根据系统设计生成相应的硬件描述语言代码。

在生成过程中，可以选择输出的目标平台和相关参数。

生成完成后，可以在指定的输出路径中找到生成的代码文件。

五、系统的验证在生成系统代码之后，可以使用相应的仿真工具对系统进行验证。

qt system 用法Qt 是一个跨平台的C++ 库，用于开发图形用户界面(GUI) 应用程序，同时也可以用于开发非GUI 应用程序。

Qt 提供了丰富的库和工具，并且具有强大的可移植性和扩展性，能够帮助开发者轻松构建跨平台和美观的应用程序。

在本文中，将一步一步回答关于Qt 的用法以及功能的问题，以帮助读者更好地了解和使用Qt。

第一步：安装QtQt 的安装非常简单，只需从Qt 官方网站下载适用于所使用操作系统的安装包，并按照安装向导的指示进行安装。

安装完成后，可以使用Qt Creator，一个集成开发环境(IDE)，开始开发应用程序。

第二步：创建新项目使用Qt Creator，可以轻松创建新的Qt 项目。

打开Qt Creator 后，选择"New Project" 来创建新项目。

然后，在"New Project" 对话框中选择项目类型和模板，例如"Qt Widgets Application" 或"Qt Quick Application"。

根据项目类型选择的不同，Qt Creator 会自动生成相应的代码和相关文件。

第三步：设计用户界面Qt Creator 提供了一个直观的可视化界面编辑器，称为"Qt Designer"，用于设计和布局应用程序界面。

通过拖放组件到界面上，可以快速创建用户界面的原型。

在这个过程中，可以使用丰富的Qt 组件，如按钮、标签、文本框等。

通过属性编辑器，可以设置组件的属性和样式。

同时，可以使用布局管理器来自动调整和管理界面的布局。

第四步：编写业务逻辑一旦界面设计完成，就可以编写业务逻辑来实现应用程序的功能。

通过连接界面上的组件和信号槽机制，可以实现用户与应用程序交互的功能。

Qt 的信号槽机制是一种强大而灵活的方式，用于处理事件和数据的传递。

通过连接信号和槽函数，可以实现从界面到业务逻辑的通信。

从SOPC到QSYS移植指南及问题an632之中⽂版从SOPC到QSYS移植指南AN-632-2.0这个应⽤笔记描述了向导和问题，移植你的系统从SOPC Builder到Qsys。

在Qsys⾥打开⼀个SOPC Builder系统执⾏下列操作，在Quartus II软件⾥发布Qsys：1 在Tools菜单⾥点击Qsys.2 在File菜单⾥点击Open，打开你的SOPC Builder⽂件(.sopc)。

当你打开⼀个已存在的.sopc⽂件时，Qsys提⽰你清空⼯程⽬录⾥的SOPC Builder⽂件。

这个选项移去SOPC Builder⽣成的⽂件到⼀个你的⼯程⾥的备份⼦⽬录，但是没有移去SOPC Builder⽣成的HDL⽂件。

Altera强烈要求你使能这个选项来备份你的旧的⽂件。

SOPC Builder到Qsys的变化当你在Qsys⾥打开SOPC Builder系统时，把SOPC Builder元件改变进Qsys兼容的系统时将产⽣⼏个变化信息。

这⼀节将描述那些变化。

Avalon-MM 桥Qsys提供⼀套不同的Avalon Memory-Mapped(Aavlon-MM)管道和Avalon-MM Clock Crossing 桥。

假如你的系统⽤了任何⼀种桥，Qsys⾃动地把他们更新成新的桥。

在SOPC Builder和Qsys之间每个桥的差别⽤参数化设置表⽰出来；然⽽，Qsys移植所有你的桥参数进⼊到新的桥。

关于Qsys Avalon-MM桥的更多的信息，参考Quartus II Handbook的Qsys Interconnect 节。

定制指令Qsys改变Nios II定制指令。

接着这些变化，你的定制指令出现在System Contents标签⾥。

假如在变化后任何定制指令保持未连接，执⾏下⾯的⼏步：1.移去未连接的定制指令和任何互联的元件。

2.从元件库⼿动增加定制指令，连接它们到相应的定制指令主机。

AlteraCycloneV的Linux系统的搭建-2019年精选文档AlteraCycloneV的Linux系统的搭建1 Linux系统搭建Altera Cyclone V SoC FPGA的Embedded Linux System搭建是一个十分复杂的过程，包含如下几个部分。

1.1 Linux系统搭建工具（2）SoC EDS，创建设备树、产生预加载源文件和硬件传送信息。

（3）Yocto，生成U-boot、Linux内核、文件系统。

（4）ARM DS-5，应用软件开发工具。

1.2 Linux系统搭建过程。

1.2.1 搭建Qsys系统使用Quartus II创建一个Qsys工程，Alatra公司自己开发了一个Demo板，提供了Qsys的基础搭建例程，这里使用已提供的“soc_system.qpf”，但是要正确运行Linux系统，还需要进行一些修正。

1.2.2 配置HPS系统HPS内包含了双核的ARM Cortex A9 处理器外，还有许多内建外设可以使用，在Qsys系统中双击hps_0组件打开HPS配置窗口，查看HPS组件的配置信息，HPS属性有FPGA Interfaces、Peripheral Pin Multiplexing、HPS Clocks和SDRAM等四个配置栏，根据硬件实际连接，进行相关配置，配置完毕后，保存、编译就是生成需要的“soc_sysytem.sof”文件。

1.2.3 生成Preload Iamge文件Altera的SoC FPGA与ARM专用芯片相比其有比较灵活的应用弹性。

因为用户可以通过Qsys配置和删减ARM端外设，还可以添加与FPGA相连的组件。

这些用户自定义的设定在经过Qsys generate 和Quartus II compile会产生出一些HPS和FPGA相关的配置文件。

在进行软件设计时，这些档案可以通过BSP Editor转换成Preloader 需要的输入档案，以进一步生成Image 文件。

Qsys范例程序一、跑马灯打开Quartus II，出现如下界面新建一个工程，选择File->New Project Wizard，出现以下界面选择Next > ，出现以下对话框给新工程命名并选择工程目录，本例使用RunningLED作为工程名。

点击两次Next >，出现如下对话框在Family中选择Cyclone II，Available devices中选择EP2C35F672C6，为我们使用的FPGA芯片型号。

然后点击Finish，至此就建立好了新工程。

再点击Quartus II软件右上方工具栏的，打开Qsys程序。

本例将建立一个包含CPU核、8kB片上RAM、一个定时器和8个IO口的最小片上系统以演示跑马灯程序。

Qsys 启动后界面如下：首先在系统中添加片上RAM。

在程序左侧列表中选择Memory and Memory Controllers -> On-Chip -> On-Chip Memory (RAM or ROM)，双击添加至系统中。

在弹出的对话框中指定片上RAM的属性。

设置内存大小为8192Byte。

再添加CPU。

双击Embedded Processors-> Nios II Processor，在弹出的对话框中间选择第一个Nios II/e，表示economy，最小的NIOS II核心。

其它的都保留默认设置即可。

点击Finish添加CPU核。

添加定时器。

在列表中选择Peripherals -> Microcontroller Peripherals -> Interval Timer，弹出如下对话框。

定时器在本系统中主要作用是产生一个固定间隔的中断信号，让CPU改变LED灯的状态。

因此在Period中选择500ms，表示灯的状态每500ms改变一次。

在右侧Library中双击Simple periodic interrupt。

nis设计开发的重要基础标准Nios II 是一种嵌入式处理器，主要用于Altera FPGA（现场可编程门阵列）的设计和开发。

在 Nios II 设计开发中，有一些重要的基础标准需要遵循：1. VHDL 或 Verilog 硬件描述语言：Nios II 使用 VHDL 或 Verilog 硬件描述语言进行设计。

这些语言用于描述数字电路和系统的结构和行为。

2. Qsys 系统生成工具：Qsys 是 Altera 的一个系统生成工具，用于创建Nios II 系统的硬件组件和软件组件。

它允许设计者创建复杂的 Nios II 系统，包括添加各种外设、存储器和接口。

3. Quartus II 综合工具：Quartus II 是 Altera 的 FPGA 设计软件，用于将VHDL 或 Verilog 代码转化为可在 FPGA 上实现的位流。

设计者可以使用Quartus II 进行综合、布局和布线，以及生成可编程配置文件。

4. Nios II 软件开发生环境（SBT）：Nios II SBT 是一个集成开发环境，用于开发 Nios II 嵌入式处理器的软件应用程序。

它包括编译器、调试器和应用程序开发工具，使设计者能够编写、编译和调试 Nios II 软件。

5. Avalon 互连接标准：Avalon 是 Nios II 处理器的内部互连接标准。

它定义了处理器核、外设和存储器之间的数据传输方式。

设计者需要遵循Avalon 标准来创建与 Nios II 处理器核通信的硬件组件。

6. Nios II 处理器核架构：Nios II 处理器核的架构定义了其指令集、寄存器和内存访问方式。

设计者需要了解 Nios II 处理器核的架构，以便正确地编写和优化软件应用程序。

这些基础标准是 Nios II 设计开发的重要基础，确保了设计的正确性、可靠性和性能。

遵循这些标准可以简化设计过程，提高设计效率，并确保设计的可扩展性和可维护性。

用Qsys创建系统Qsys是高版本Quartus II软件的系统集成工具。

Qsys可以高度抽象地在系统级进行硬件设计，使任务定义、用户自定义HDL组件集成（包括IP核、验证IP以及其他设计模块）自动化。

Qsys根据用户指定得而连接选项自动生成互联逻辑。

Qsys支持标准Avalon®, AMBA® AXI3™ (version 1.0) and AMBA AXI4™（2.0）接口。

允许Avalon和AXI互联，且不需要通过桥。

Qsys胡连会提供必要的桥逻辑。

Qsys在系统设计方面的优势✧使自定义和集成组件自动化✧支持64位寻址✧支持模块化系统设计✧支持系统可视化✧支持优化系统内互联和管道✧与Quartus II软件集成度好一．Qsys接口支持Qsys互联可以链接如下接口：✧存储器映射：实现部分交叉互联结构（Avalon-MM和AXI），为主-从之间提供并发通道。

互联由FPGA内同步逻辑和路由资源组成，基于片上互联结构实现。

✧流：连接单方向数据流动的Avalon-ST源和目的，以及高带宽、低延迟组件。

流为单方向数据创建数据通路，包括多通道流、数据包河DSP数据。

Avalon-ST互联灵活方便，可以实现工业标准通讯和数据传输核之间的互联，如以太网、视频、Interlaken。

并且可以定义总线宽度、数据包和错误条件。

✧中断：连接中断源和中断接收器并为其服务。

在有中断请求（IRQ）接口的系统中，Qsys互联包括实现中断处理的几个组件。

Qsys处理一个个单比特的中断请求。

在多个中断源同时提出中断时，接收器逻辑（软件可控）确定那个IRQ的优先级最高，然后对其响应。

✧时钟：连接时钟源与时钟输入接口✧Reset复位：了解复位源与复位输入接口。

如果系统需要特殊的上升沿或者下跳沿他不复位信号Qsys将插入一个复位控制器，以提供合适的复位控制信号。

如果系统有多个复位输入，Reset Controller 将OR所有复位信号，产生一个单一的复位信号。