下载文档原格式
数电仿真实验学院：电气工程学院姓名：学号：201目录实验一1位全加器的设计 (3)一、实验目的： (3)二、实验原理： (3)三、实验程序 (3)四、仿真结果 (4)实验二四位全加器的设计 (5)一、实验目的： (5)二、实验原理： (5)三、实验程序 (5)四、仿真结果 (6)实验三三输入与门、三输入或门 (7)一、实验目的： (7)二、实验原理 (7)三、实验程序 (7)四、仿真结果 (8)实验四8-3优先编码器 (9)一、实验目的： (9)二、实验原理： (9)三、实验程序 (9)四、仿真结果 (9)实验五3-8译码器 (11)一、实验目的： (11)二、实验原理： (11)三、实验程序： (11)四、仿真结果 (11)实验六八位十进制频率计实验 (13)一、实验目的： (13)三、实验程序 (13)四、实验波形 (16)实验一1位全加器的设计一、实验目的：1.掌握quarters 软件使用流程。
2.初步掌握verilog的编程方法。
二、实验原理：Sum=a^b^c1Ch=a&b\(a^b)&c1三、实验程序module fulladder(a,b,c1,ch,sum);input a,b,c1;output ch,sum;reg ch,sum;always@(a or b or c1)beginsum=a^b^c1;ch=a&b|(a^b)&c1;endendmodule四、仿真结果实验二四位全加器的设计一、实验目的：1.掌握图形层次设计方法；2.熟悉Quartus II 8.0软件的使用及设计流程；3.掌握全加器原理，能进行多位加法器的设计；二、实验原理：加法器是数字系统的基本逻辑器件。
例如：为了节省资源，减法器和硬件乘法器都可由加法起来构成。
多位加法器的构成有两种方式：并行进位和串行进位方式。
并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。
实验一：组合逻辑电路分析一、实验目的1. 熟悉组合逻辑电路的基本原理和设计方法。
2. 掌握74LS00和74LS20集成电路的使用。
3. 通过实验加深对逻辑门电路应用的理解。
二、实验原理组合逻辑电路是指输出信号仅与当前输入信号有关的电路。
本实验主要涉及74LS00四二输入与非门和74LS20双四输入与非门两种集成电路。
三、实验器材1. 74LS00集成电路2. 74LS20集成电路3. 逻辑分析仪4. 连接线四、实验内容1. 实验一：组合逻辑电路分析（1）使用74LS00和74LS20集成电路，设计一个简单的组合逻辑电路。
（2）记录输入信号和输出信号，分析电路的逻辑功能。
（3）根据实验结果，总结组合逻辑电路的设计方法和原理。
2. 实验二：密码锁开锁条件分析（1）分析密码锁开锁的条件：拨对密码，插入锁眼并接通电源。
（2）设计一个逻辑电路，实现密码锁的开锁和报警功能。
（3）分析密码锁的密码，确定密码ABCD的值。
五、实验步骤1. 实验一：（1）根据实验要求，设计组合逻辑电路，如图所示。
（2）连接好电路，使用逻辑分析仪观察输入信号和输出信号。
（3）记录输入信号和输出信号，分析电路的逻辑功能。
2. 实验二：（1）分析密码锁开锁条件，设计逻辑电路，如图所示。
（2）连接好电路，使用逻辑分析仪观察输入信号和输出信号。
（3）记录输入信号和输出信号，分析电路的逻辑功能。
六、实验结果与分析1. 实验一：根据实验结果，设计的组合逻辑电路能够实现预期的逻辑功能。
通过观察输入信号和输出信号，我们可以得出以下结论：（1）当输入信号满足特定条件时，输出信号为1，否则为0。
（2）组合逻辑电路的设计方法可以灵活运用，以满足不同的逻辑需求。
2. 实验二：根据实验结果，设计的密码锁逻辑电路能够实现开锁和报警功能。
通过观察输入信号和输出信号，我们可以得出以下结论：（1）当输入信号满足密码条件时，开锁信号为1，否则为0。
（2）密码锁的密码为ABCD=1001。
《数字电路》实验报告项目一逻辑状态测试笔的制作一、项目描述本项目制作的逻辑状态测试笔，由集成门电路芯片74HC00、发光二极管、电阻等元器件组成，项目相关知识点有：基本逻辑运算、基本门电路、集成逻辑门电路等；技能训练有：集成逻辑二、项目要求用集成门电路74HC00制作简易逻辑状态测试笔。
要求测试逻辑高电平时，红色发光二极管亮，测试逻辑低电平时绿色发光二极管亮。
三、原理框图四、主要部分的实现方案当测试探针A测得高电平时，VD1导通，三级管V发射级输出高电平，经G1反相后，输出低电平，发光二级管LED1导通发红光。
又因VD2截止，相当于G1输入端开路，呈高电平，输出低电平，G3输出高电平，绿色发光二级管LED2截止而不发光。
五、实验过程中遇到的问题及解决方法（1）LED灯不能亮：检查硬件电路有无接错；LED有无接反；LED有无烧坏。
（2）不能产生中断或中断效果：检查硬件电路有无接错；程序中有无中断入口或中断子程序。
（3）输入电压没有反应：数据原理图有没有连接正确，检查显示部分电路有无接错；4011逻辑门的输入端有无浮空。
六、心得体会第一次做的数字逻辑试验是逻辑状态测试笔，那时什么都还不太了解，听老师讲解完了之后也还不知道从何下手，看到前面的人都起先着手做了，心里很焦急可就是毫无头绪。
老师说要复制一些文件协助我们做试验（例如：试验报告模板、试验操作步骤、引脚等与试验有关的文件），还让我们先画原理图。
这时，关于试验要做什么心里才有了一个模糊的框架。
看到别人在拷贝文件自己又没有U盘只好等着借别人的用，当然在等的时候我也画完了逻辑测试笔的实操图。
后面几次都没有过，但最后真的发觉试验的次数多了，娴熟了，知道自己要做的是什么，明确了目标，了解了方向，其实也没有想象中那么困难。
七、元器件一逻辑状态测试笔电路八、附实物图项目二多数表决器电路设计与制作一、项目描述本项目是以组合逻辑电路的设计方法，用基本门电路的组合来完成具有多数表决功能的电路。
一、实习目的本次实习旨在使学生深入了解数字电路技术的基本原理、组成及设计方法，掌握数字电路的基本调试和测试方法，提高学生的动手能力和实际操作技能。
通过实习，使学生能够将所学理论知识与实际应用相结合，为今后从事数字电路设计、开发等工作打下坚实的基础。
二、实习时间与地点实习时间：2021年X月X日至2021年X月X日实习地点：XX大学数字电路实验室三、实习内容1.数字电路基本原理及组成（1）数字电路的基本概念数字电路是一种使用数字信号进行信息处理的电路，它由若干基本单元电路组成，如逻辑门、触发器、计数器、译码器等。
（2）逻辑门及组合逻辑电路逻辑门是数字电路的基本单元，主要有与门、或门、非门、异或门等。
组合逻辑电路是由逻辑门组成的，其输出仅与输入信号有关，而与电路的先前状态无关。
（3）触发器及时序逻辑电路触发器是数字电路中的基本存储单元，主要有D触发器、JK触发器、T触发器等。
时序逻辑电路由触发器组成，其输出不仅与输入信号有关，还与电路的先前状态有关。
2.数字电路设计及仿真（1）数字电路设计方法数字电路设计方法主要包括以下步骤：①确定电路功能：明确电路需要实现的功能。
②电路逻辑设计：根据电路功能，设计电路的逻辑结构。
③电路原理图绘制：根据逻辑结构，绘制电路原理图。
④电路仿真：使用仿真软件对电路进行仿真，验证电路功能。
（2）数字电路仿真软件常用的数字电路仿真软件有Multisim、Proteus等。
本实习使用Multisim软件进行数字电路仿真。
3.数字电路调试及测试（1）数字电路调试方法数字电路调试主要包括以下步骤：①检查电路原理图：确保电路原理图正确无误。
②检查电路元件：检查电路元件是否齐全、完好。
③连接电路：根据电路原理图，连接电路。
④调试电路：调整电路参数，使电路达到预期功能。
（2）数字电路测试方法数字电路测试主要包括以下方法：①功能测试：测试电路是否能够实现预期功能。
②性能测试：测试电路的响应时间、功耗等性能指标。
数字电子技术仿真实验学院：姓名：学号：电气工程学院%%目录实验一一位全加器的设计 (1)一、实验目的 (1)二、实验原理 (1)三、实验结果 (1)四、实验总结 (2)实验二四位全加器的设计 (3)一、实验目的 (3)二、实验原理 (3)三、实验结果 (3)实验三、三输入与门、三输入或门 (5)一、实验目的 (5)二、实验原理 (5)三、实验结果 (5)实验四8-3优先编码器 (7)一、实验目的 (7)二、实验原理 (7)三、实验结果 (7)实验五3-8译码器 (9)一、实验目的 (9)二、实验原理 (9)三、实验结果 (9)四、实验总结 (11)实验六八位十进制频率设计实验 (12)一、实验目的 (12)二、实验原理 (12)三、实验结果 (13)四、实验总结 (15)实验一一位全加器的设计一、实验目的1.掌握QUARTUSII8.0软件的使用流程；2.初步掌握VERILOG的编程方法。
二、实验原理Sum=a^b^ci;Co=a&b|(a^b)&ci.三、实验结果1.由实验原理可列些如下内容的VHDL文件：module fulladder(a,b,ci,co,sum);input a,b,ci;output co,sum;reg co,sum;always@(a|b|ci)beginsum=a^b^ci;co=a&b|(a^b)&ci;endendmodule2．仿真可得如下RTL仿真电路图：3.合理设置输入变量周期，可得各个变量波形图如下：四、实验总结这门实验对我来说是全新的，QUARTUSII软件也从没接触过，通过认真查看并实践指导书上的详细的步骤，基本可以做到完成实验任务；同时在老师和同学们的帮助下，解决了很多问题，同时也让我对QUARTUS 软件有了一定的认识。
实验二四位全加器的设计一、实验目的3.掌握图形层次设计方法；4.熟悉QUARTUSII8.0软件的使用流程;5.掌握全加器原理，能进行多位加法器的设计。
一、前言数字电路作为电子工程领域的基础课程，对于培养我们的电子设计能力和动手实践能力具有重要意义。
通过近段时间的数字电路实训，我对数字电路的理论知识有了更深入的理解，同时也锻炼了自身的动手能力和团队协作精神。
以下是我对本次实训的自我总结报告。
二、实训目标与过程1. 实训目标本次数字电路实训的主要目标如下：（1）掌握数字电路的基本原理和基本分析方法；（2）熟练运用数字电路元器件，完成各种数字电路的搭建与调试；（3）提高动手实践能力，培养团队协作精神；（4）提高对数字电路设计问题的分析、解决能力。
2. 实训过程本次实训分为三个阶段：（1）理论学习阶段：通过阅读教材、查阅资料，了解数字电路的基本原理和基本分析方法；（2）实践操作阶段：根据实验指导书，完成各个实验项目，包括基本门电路、组合逻辑电路、时序逻辑电路等；（3）综合设计阶段：根据实验要求，设计并实现一个简单的数字电路系统。
三、实训内容与心得1. 基本门电路实验通过基本门电路实验，我对数字电路的基本原理有了初步的认识。
实验过程中，我学会了如何使用逻辑门搭建简单的逻辑电路，并掌握了基本的逻辑分析方法。
同时，通过实验，我了解了数字电路在实际应用中的重要性。
2. 组合逻辑电路实验组合逻辑电路实验让我对数字电路的复杂程度有了更深的认识。
在实验过程中，我学会了如何分析组合逻辑电路的功能，并掌握了各种组合逻辑电路的设计方法。
通过实验，我提高了自己的逻辑思维能力。
3. 时序逻辑电路实验时序逻辑电路实验让我对数字电路的时序特性有了更深入的了解。
在实验过程中，我学会了如何分析时序逻辑电路的工作原理，并掌握了各种时序逻辑电路的设计方法。
通过实验，我提高了自己的时间观念和严谨性。
4. 综合设计实验在综合设计实验中，我设计并实现了一个简单的数字电路系统。
通过这个实验，我学会了如何将理论知识应用于实际电路设计，提高了自己的综合能力。
在实验过程中，我遇到了许多问题，但通过查阅资料、与同学讨论、请教老师，最终成功解决了这些问题。
一、实习背景随着科技的发展，数字电路技术在电子、通信、计算机等领域得到了广泛应用。
为了提高自身的实践能力和对数字电路的理解，我参加了数字电路实习课程。
本次实习旨在通过实际操作，加深对数字电路基本原理、设计方法和应用领域的认识。
二、实习目的1. 掌握数字电路的基本原理和设计方法；2. 学会使用数字电路实验设备，进行电路搭建和调试；3. 提高动手能力，培养团队协作精神；4. 了解数字电路在实际应用中的地位和作用。
三、实习内容1. 数字电路基础理论学习实习初期，我们学习了数字电路的基本概念、逻辑门、组合逻辑电路、时序逻辑电路等理论知识。
通过学习，我们对数字电路有了初步的认识，为后续的实践操作打下了基础。
2. 数字电路实验在掌握了理论知识后，我们开始进行数字电路实验。
实验内容主要包括：（1）基本逻辑门电路搭建：通过实际操作，我们学会了如何搭建与门、或门、非门等基本逻辑门电路，并验证了其功能。
（2）组合逻辑电路设计：我们学习了组合逻辑电路的设计方法，并设计了一个简单的交通信号灯控制器电路。
（3）时序逻辑电路设计：通过学习时序逻辑电路的设计方法，我们设计了一个简单的计数器电路。
3. 电路调试与优化在搭建好电路后，我们进行了电路调试。
通过调整电路参数，使电路满足设计要求。
同时，我们还对电路进行了优化，提高了电路的性能。
4. 团队协作与交流在实习过程中，我们以小组为单位进行实验和讨论。
通过团队合作，我们共同解决了实验中遇到的问题，提高了团队协作能力。
同时，我们还与其他小组进行了交流，分享了实验心得和经验。
四、实习收获1. 提高了数字电路理论知识的掌握程度，为后续学习打下了基础；2. 学会了使用数字电路实验设备，提高了动手能力；3. 了解了数字电路在实际应用中的地位和作用，拓宽了视野；4. 培养了团队协作精神，提高了沟通能力。
五、实习总结通过本次数字电路实习，我收获颇丰。
以下是我对实习的总结：1. 理论与实践相结合：本次实习使我深刻体会到，理论知识是实践的基础，而实践是检验理论知识的唯一标准。
第1篇一、实验目的1. 理解数字逻辑的基本概念和原理；2. 掌握数字逻辑电路的基本分析方法；3. 熟悉数字电路仿真软件的使用；4. 培养实验操作能力和问题解决能力。
二、实验内容及步骤1. 实验一：组合逻辑电路设计（1）设计2选1多路选择器（MUX21）1）根据教材5.1节流程，利用Quartus II完成MUX21的文本编辑输入（MUX21.v）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，a和b分别接来自不同的时钟，输出信号接蜂鸣器；5）编译、下载和硬件测试实验，通过选择键1，控制s，可使蜂鸣器输出不同音调。
（2）设计三人表决电路1）根据教材5.1节流程，利用Quartus II完成三人表决电路的文本编辑输入（图5-36）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，ABC[2..0]分别接自键3、键2、键1；CLK接自时钟CLOCK0(256Hz)，输出信号X接D1，输出信号Y接蜂鸣器；5）编译、下载和硬件测试实验，通过按下键3、键2、键1，控制D1的亮灭。
2. 实验二：时序逻辑电路设计（1）设计‘101’序列检测器1）验证RS/D/JK/T触发器的功能；2）熟悉逻辑分析仪、字发生器的使用；3）形成原始的状态图和状态表；4）采用Mealy型同步时序逻辑电路实现序列检测器的功能；5）初始状态：A，状态1：B，状态2：C；6）状态化简（用隐含表）；7）状态编码（优先级1>2>3的顺序编码）；8）确定激励函数和输出函数，并画出逻辑电路图；9）在Ni Multisim上实现电路的仿真；10）记录实验现象，采用截屏波形的方法。
（2）设计RISC-V五级流水线CPU1）了解数字逻辑与组成原理实践教程；2）设计32位RISC-V五级流水线CPU代码；3）使用Modelsim进行仿真；4）提供项目源代码、测试数据、设计图和指令集；5）编写实验报告，包括实验目的、环境介绍、系统设计、实验步骤和结果分析。
数字电路设计实习报告一、实习目的与要求本次数字电路设计实习的主要目的是让我们更好地理解和掌握数字电路的基本原理和设计方法，提高我们的实际动手能力和创新能力。
实习要求我们设计一个数字电路系统，实现特定的功能，并进行验证。
二、实习内容与过程1. 实习内容本次实习的任务是设计一个数字电路系统，实现一个简单的数字信号处理功能。
具体包括：（1）分析需求，确定设计方案；（2）编写Verilog HDL代码；（3）使用ModelSim进行功能仿真；（4）使用FPGA进行硬件实现；（5）编写测试报告。
2. 实习过程（1）分析需求首先，我们分析了需求，明确了设计的目标和功能要求。
根据需求，我们确定了设计方案，选择了合适的处理器核心，并设计了相应的接口电路。
（2）编写Verilog HDL代码接下来，我们根据设计方案，编写了Verilog HDL代码。
我们首先编写了处理器核心的代码，然后编写了接口电路的代码。
在编写代码的过程中，我们注意到了代码的可读性和可维护性，尽量使代码结构清晰，模块化。
（3）使用ModelSim进行功能仿真完成代码编写后，我们使用ModelSim进行了功能仿真。
通过仿真，我们验证了设计方案的正确性和代码的可靠性。
我们根据仿真的结果，对代码进行了调整和优化。
（4）使用FPGA进行硬件实现最后，我们使用FPGA进行了硬件实现。
我们将代码烧录到FPGA芯片上，然后进行了硬件测试。
通过测试，我们验证了设计的正确性和可靠性。
三、实习总结与体会通过本次实习，我们更好地理解和掌握了数字电路的基本原理和设计方法，提高了我们的实际动手能力和创新能力。
我们在实习过程中，遇到了一些问题，但通过查阅资料和与同学、老师的交流，我们成功地解决了这些问题。
在实习过程中，我们深刻体会到了数字电路设计的重要性和挑战性。
数字电路设计不仅需要扎实的理论基础，还需要良好的实际动手能力。
同时，数字电路设计也需要不断创新，勇于尝试新的方法和思路。
数字电路实验报告学号：姓名：班级：% % %目录实验一组合逻辑电路分析一、实验目的掌握逻辑电路的特点；学会根据逻辑电路图分析电路的功能。
二、实验原理74LS00集成片有四块二输入与非门构成，逻辑表达式为。
74LS20由两块四输入与非门构成。
逻辑表达式为。
三、实验内容实验一、根据下列实验电路进行实验：将上述逻辑关系记录于下列表格中：A B C D Y A B C D Y0 0 0 0 0 1 0 0 0 0实验二、分析下图电路的密码密码锁开锁的条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。
否则，报警信号为”1”，接通警铃。
得出真指标如下：由真值表可知此密码锁的密码是“1001”。
实验二组合逻辑实验(一)——半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
预习内容复习用门电路设计组合逻辑电路的原理和方法。
复习二进制的运算。
利用下列元器件完成：74LS283、74LS00、74LS51、74LS136；完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图；完成用“异或”门设计的3变量判奇电路的原理图。
二、实验原理1、半加器半加器是算术运算电路中的基本单元，是完成1位二进制数相加的一种组合逻辑电路。
如果只考虑了两个加数本身，而没有考虑低位进位的加法运算，称为半加器。
实现半加运算的电路称为半加器。
两个1位二进制数的半加运算可用如下真值表所示。
说明：其中，A、B是两个加数，S表示和数，C表示进位数。
有真值表可得逻辑表达式：2、全加器全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。
根据全加器的功能，可列出它的真值表。
说明：其中A和B分别是被加数及加数，Ci为低位进位数，S为本位和数（称为全加和），Co为向高位的进位数。
得出全加器逻辑表达式：3、集成4位超前进位加法器74HC283由于串行进位加法器的速度受到进位信号的限制，人们又设计了一种多位数超前进位加法逻辑电路，使每位的进位只由加数和被加数决定，而与低位的进位无关。
三、实验内容1、用异或门、与或非门、与非门组成全加器，电路图如下图所示：实验结果填入下表中：2、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1。
否则为0。
实验电路图如下图所示。
实验结果填入下表中：3、用异或门、与或非门、与非门组成全加器，电路实验图如下。
4、“74LS283”全加器逻辑功能测试测试结果填入下表:实验三 组合逻辑实验（二）数据选择器和译码器的应用一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。
二、实验原理数据选择器74LS151工作原理：数据选择器又称多路转换器或称多路开关，其功能是从多个输入数据中选择一个送往唯一通道输出。
74LS151互补输出的8选1数据选择器,其引脚图如下图74LS151D 所示：使能端S=1-时，不论210A A A 、、状态如何，均无输出，多路开关被禁止。
使能端S=0-时，多路开关正常工作，据地址码210A A A 、、的状态选择07D ~D 中某一个通道的数据输送到输出端Q 。
数据分配器3-8线译码器74LS138工作原理在译码器是能段输入数据信息，器件就成为一个数据分配器，如图所示为74LS138的引脚图。
该译码器共有3位二进制输入A 、B 、C ，共8种状态的组合，即可译出8个输出信号07Y ~Y --，输出为低电平有效。
另外三个是使能端，当1G 端接高电平，2~G 、3~G 接地电平时，译码器处于工作状态。
三、实验内容1、数据选择器的使用当使能端EN=0时，Y 是2A 、1A 、o A 和输入数据7~O D D 的与或函数，其表达式为：70ii Y m D ==∑g （表达式1）式中i m 是2A 、1A 、o A 构成的最小项，显然当1i D =时，其对应的最小项im 在与或表达式中出现，当0i D =时，其对应的最小项就不出现，利用这一点，不难实现组合电路。
将数据选择器的地址信号2A 、1A 、o A 作为函数的输入变量，数据输入7~O D D 作为控制信号，各最小项在输出逻辑函数中是否出现，是能段EN始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数产生器。
① 用八选一数据选择器74LS151产生逻辑函数该式符合表达式1的标准，显然1D 、3D 、6D 、7D 都应该等于1，而式中没有出现的最小项0m 、2m 、4m 、5m ，它们的控制信号0D 、2D 、4D 、5D 都应该等于0。
由此可以画出该逻辑函数产生器的逻辑图。
② 用八一数据选择器74LS151产生逻辑函数即74LS151输入端1、2、4、7接高电平，其余接低电平。
2、3线-8线译码器的应用用3线-8线译码器74LS138和与非门构成一个全加器。
i 1247m S A B C Y Y Y Y =⊕⊕=∑（1,2,4,7）=实验四 触发器和计数器一、实验目的熟悉JK 触发器的基本逻辑功能和原理。
了解二进制计数器工作原理。
设计并验证十进制、六进制计数器。
二、实验原理1、触发器在时钟边沿脉冲作用下的状态刷新称为触发，具有这种特性的存储单元称为触发器。
不同电路结构对时钟脉冲的敏感边沿可能不同。
触发器在每次时钟脉冲触发沿到来之前的状态成为现态，而在此之后的状态称为次态。
触发器的逻辑功能是指次态与现态、输入信号之间的逻辑关系，这种关系可以用状态图、特性表、特性方程来描述。
按照逻辑功能的不同，通常可以分为D 触发器、JK 触发器、T 触发器、SR 触发器。
2、JK 触发器JK 触发器是数字电路触发器中的一种电路单元。
JK 触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK 触发器的功能最为齐全。
可用简单的附加电路转化为其他功能的触发器。
由JK 触发器可以构成D 触发器和T 触发器。
JK 触发器如下图：特性方程：n+1Q nnJ Q K Q --=+当J=1，K=0，触发器的下一状态将置1；当J=0，K=1，将置0；当J=K=0,触发器状态保持不变；当J=K=1，触发器翻转。
3、SR触发器把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器。
仅有复位和置位功能的触发器成为SR触发器。
当S=R=1，触发器状态不确定。
SR触发器必须遵循SR=0的约束条件。
逻辑符号如下：特性方程：1Q S? SR0(n nR-+⎧⎪=+⎨=⎪⎩Q 约束条件)实际上，另J=S,K=R，便可用JK触发器实现SR触发器所有逻辑功能。
4、D触发器逻辑符号如下：特性方程：1Q D n+=常用的D触发器有主从触发器和维持阻塞触发器。
D触发器的功能也较为完善。
可以转化为JK、SR、T、'T触发器等。
三、实验内容RS触发器逻辑功能测试：用一块74LS00与非门构成RS触发器，连接CP端，然后从CP输入单脉冲，实验原理图如下:用万用表测试Q及Q的电位，记录与下表：连接CP端，然后从CP输入单脉冲。
按下表进行测试并记录于表格。
实验结果及分析：1、当R端无效，S端有效时，则Q=0,Q=1,触发器置1。
2、当R端有效、S端无效时，则Q=1,Q=0,触发器置0。
当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q’有两种互补的稳定状态。
S=0，R=1使触发器置1，或称置位。
因置位的决定条件是S=0。
若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S 端的电平由0变1。
3、当RS端均无效时，触发器状态保持不变。
4、当RS端均有效时，触发器状态不确定。
在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。
实验五数字电路实验综合实验一、实验目的学会计数器，译码器，寄存器，显示器的内容。
熟悉有关元件器件的脚管排列。
设计十进制计数译码显示电路。
画出电路图。
二、实验原理计数器分为同步计数器和异步计数器；按计数数值增减分类可分为加计数器，减计数器和可逆计数器；计数器的容量来区分。
例如五进制，六十进制计数器等，计数器的容量也成为模，一个计数器的状态等于其模数。
异步计数器是一个四位异步二进制计数器，它由4个T’触发器组成。
计数脉冲CP通过输入缓冲器加至触发器FF0的始终脉冲输入端，每输入一个计数脉冲，FF0翻转一次。
FF1,FF2和FF3都以前级触发器的Q端输出作为触发信号，当Q0由1变为0时，FF1翻转，区域类推。
从出台0000（由CR输入高电平脉冲使4个触发器全部置零）开始，每输入一个计数脉冲，计数器的状态就按二进制编码递增1，输入第16个计数脉冲开始，每输入一个计数脉冲，计数器的状态就按二进制编码值递增1，输入第16个脉冲构成一个计数周期，是模16（M=16）加数器。
其中Q0的频率是CP 的1/2，即实现了二分频，Q1得到CP的四分频，以此类推，Q2，Q3分别对CP进行了8分频和16分频，因而，计数器也可作为分频器使用。
异步计数器的原理，结构简单，因而触发器不是同时翻转，而是逐级脉动翻转实现的，故亦称为波纹计数器。
当计数器从0111加1时，先后要经过0110,0100,0000几个状态，才最终翻转为1000。
如果对0110,0100,0000译码时，这时译码输出端则会出现毛刺状波形。
同步二进制计数器，Q0在每个计数脉冲到来时都要翻转一次；Q1需要在Q0-=Q1=1时需要准备好翻转条件，更多的位数。
于是，同步二进制计数器可用T触发器来实现，根据每个触发器状态翻转的条件确定其T输入端的逻辑值，以控制它是否翻转。
时钟脉冲CP 是计数脉冲输入端，也是芯片内4个触发器的公共时钟输入端。
异步清零CR 当它为低电平时，无论其它输入端是何种状态（包括时钟信号CP ），都使芯片内所有触发器状态置0，称为异步清零。
CR 有优先最高的控制权。
下述各信号都是在CR=1时才起作用。
并行置数使能PE 置数控制端。
只需在CP 上升沿之前保持低电平，数据输入D3~D0的逻辑值便在CP 上升沿到来后置入芯片4个相应的触发器中。
同步并行预置 为保证数据正确输入，要求PE 在CP 上升沿之前建立稳定的低电平，其最短提前时间称为建立时间t ，PE 置数操作具有次高优先级，仅低于CR ，计数和保持操作时间都要求PE=1。
数据输入端D （D3~D0） 在上升沿到来后，D3~D0的数据便直入触发器。
该市徐与D 触发器相似。
CP 上升沿对D 的时序要求如图。
计数使能端CEP 只要在CP 上升沿到来前至少一个建立时间t 期间内保持高电平，且CET=1，CP 上升沿就能使计数器进行一次计数操作。
