当前位置：文档之家 › 第二章8086268088微处理器结构及其系统PPT课件

第二章8086268088微处理器结构及其系统PPT课件

  • 格式：ppt
  • 大小：1.61 MB
  • 文档页数：59

下载文档原格式

  / 59

合集下载

微机原理第二章资料精品PPT课件

微机原理第二章资料精品PPT课件
▪ 总线接口部件（BIU） ▪ 组成：①段寄存器(DS、CS、ES、SS)；
②16位指令指针寄存器IP(指向下一条要取出的指令代码)； ③20位地址加法器(用来产生20位地址)； ④6字节(8088为4字节)指令队列缓冲器； ⑤总线控制逻辑。 ▪ 功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和 I/O接口之间的数据传送。
取指令 执行指令 取指令 执行指令 取指令 执行指令
时间
8位微处理器的执行顺序
BIU 取指令 取指令 取指令 取指令 取指令 得到数据
EU
等待
执行
执行
8086的执行顺序
执行
8
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
微型计算机原理及其应用
——8086/8088
1
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
9
8086/8088微处理器——微处理器的内部寄存器
8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包 括指针寄存器、变址寄存器等。
一. 通用寄存器
8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数， 也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称 为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器 在具体使用上有一定的差别。

第2章 Intel 8086与8088微机系统结构PPT课件

第2章 Intel 8086与8088微机系统结构PPT课件

地 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK
地
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9 8086 32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
• 最小模式和最大模式的概念
– 最小模式：系统中只有一个8086/8088微处理器，所有的总线控制信号由它产 生
– 最大模式：系统中有多个微处理器，其中一个主处理器为8086/8088，其它的 称为协处理器。
• 8087数值运算协处理器：高精度的整数和浮点运算，超越函数的计算 • 8089输入/输出协处理器：两个DMA通道的管理
低接收高发送5mio存储器输入输出控制信号输出6wr写信号输出7hold总线请求信号输入8hlda总线响应信号输出8088cpu的第34引脚称ss0它和miodtr组合决定当前总线周期的操作8088的ss0miodtr组合miodtrss0操作000取指令001读内存010写内存011无源状态100发中断响应信号101读io端口110写io端口111暂停8086最小模式的典型配置8284连接见后8284aresetreadyclkreadyalebhestbbhereseta19a16ad15ad08282锁存器三片地址总线8286收发器二片数据总线denoedtrtmiowrrdhlodhldaintr控制总线mnmx5vinta8086的引脚信号在最大模式时的含义1qs1qs0指令队列状态信号输出00无操作01从指令队列中的第一个字节取走代码10队列为空11除第一个字节外还取走了后续字节中的代码2s2s1s0总线周期状态输出信号000发中断响应信号001读io端口010写io端口011暂停100取指令101读内存110写内存111无源状态3lock总线封锁信号输出系统中其它设备不能占用总线4rq1gt1rq0gt0总线请求输入总线请求允许输出8086最大模式的典型配置8284aresetreadyclkreadybhea19a168282锁存器bhereset地址总线a19a16ad15ad0三片8286收发器stb代替协调总线二片数据总线oetmiowrrddtrale共享控制s0s1s28288总线控制器inta控制总线中断rqgt0intr8259a中断控制器请求mnmxgndrqgt18086操作和时序?系统复位和启动操作当reset信号变高维持标志寄存器

第2章 8086／8088微处理器及其体系结构2PPT课件

第2章 8086／8088微处理器及其体系结构2PPT课件
14
2.4 8088的工作模式和引脚功能
2.4.1 8086/8088的两种工作模式
• 由上图可知，最大模式配置和最小模 式配置有一个主要的差别： 最大模式下多了8288总线控制器。 详见书中P27至P33。
2.4.2 8088的引脚和功能(P25图2-9)
15
1. 总线控制器8288
8288的框图如图所示：
20
1. 总线控制器8288
总线控制器8288的输出控制信号有ALE，DEN， DT/R和MCE/PDEN。
ALE 为地址锁存允许信号。 DEN 为数据允许信号。 DT/R为数据发送/接收信号。 MCE/PDEN 具有两种功能：当8288为系统总线方 式，用MCE作为级联允许信号；当8288为I/O总线方式， 用PDEN 作为允许信号。
处理器
单处理器 多处理器
控制信号
全部由CPU 部分由外部
产生
电路产生
MN/MX 为1
为0
9
2.4 8088的工作模式和引脚功能
2.4.1 8086/8088的两种工作模式
在设计8086/8088 CPU时，已经考虑使其在 各种不同用途中工作。根据所构成的计算机系 统的复杂程度，规定了两种工作模式，即：最 小模式和最大模式，也称为：最小组态和最大 组态。 最小模式（最小组态）：构成的系统较小，系 统中只有一片8086/ 8088,其存储容量不大,所 要连的I/O端口也不多,总线控制逻辑电路被减 到最小。
2
2.1 8086/8088CPU的编程结构
2.1.1 8086/8088CPU的内部结构
EU功能：
•执行指 令（数 据运算、 传送等）
BIU功能：
•传送操作数、 指令

第2章INTEL80868088微处理器详解PPT课件

第2章INTEL80868088微处理器详解PPT课件

A16/S3
AD12
A17/S4
AD11
A18/S5
AD10
A19/S6
AD9
BHE/S7
AD8
MN/MX
8086 AD7
RD
AD6
HOLD(RQ/GT0)
AD5
HLDA(RQ/GT1)
AD4
WR(LOCK)
AD3
M/IO(S2)
AD2
DT/R(S1)
AD1
DEN (S0)
AD0
ALE (QS0)
NMI
WR(LOCK)
AD3
M/IO(S2)
AD2
DT/R(S1)Leabharlann AD1DEN (S0)
AD0
ALE (QS0)
NMI
INTA(QS1)
INTR
TEST
CLK
READY
GND8088引脚图 RESET
18
8086引脚可分为5类：
1、地址线（20位）：AD0~AD15，A16~A19。其 中AD0~AD15为地址/数据复用引脚，故为双向、 三态；A16~A19为地址/状态复用引脚，输出、 三态。此外，AD0还作为低8位数据选通信号使 用。
SF：符号标志，指令执行结果的最高二进制位是0还是1，为0，则 SF=0。代表正数；为1，则SF=1，代表负数。
PF：奇偶校验标志，用来表示指令执行结果的低8位中1的个数是奇 数还是偶数，若为奇数个“1”则PF=0，若为偶数个“1”则PF=1。
ZF：零标志，用来表示指令执行结果是否为0，若为0则ZF=1，否则 ZF=0。
对于8080与8085及较早的8位微处理器: 程序执行由取指令和执行指令的循环来完成，每条指令执行 完后CPU必须等待到下条指令取出来后才能执行。

第2章 微处理器结构PPT课件

第2章 微处理器结构PPT课件
如：在串操作类指令中，被处理的数据串的地址偏 置由SI给出，处理后的结果数据串的地址偏置 由DI给出。
现在不必完全理解，以后会详细展开
第2章：（3）指针寄存器
指针寄存器用于寻址内存堆栈内的数据
SP为堆栈指针寄存器（Stack Pointer）,指示 堆栈段栈顶的位置（偏移地址） B位P于为区堆基域栈址堆，段指采栈中针用（的寄“St一存先ac个器进k）数（后据是B出a区主”se基存或址P中“o的一后in偏个t进e移r特先）地殊出，址的”存放
第2章
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
第2章：微处理器结构-教学重点
微处理器的内部功能结构 8088/8086的寄存器结构 存储器组织 8088/8086引脚信号和总线形成 8088的总线操作时序
AX： AH AL BX： BH BL CX： CH CL DX： DH DL
第2章：（1）数据寄存器
AX称为累加器（Accumulator）
使用频度最高。用于算术、逻辑运算以及与外设传送信 息等
BX称为基址寄存器（Base address Register）
常用做存放存储器地址
CX称为计数器（Counter）
在8080与8085以及标准的8位微处理器中，程序 的执行是由取指和执行指令的循环来完成，在每条 指令执行完后，CPU必须等到下一条指令取出后才 能执行。它的工作顺序如图2-2所示。
取 指 执 行 取 指 执 行 取 指 执 行 …
时 间
图2-2 一般8位机的执行方式
Intel 8086 CPU完成一条指令的操作可以分成 两个主要阶段：取指阶段和执行阶段。

微机原理第二章课件-80868088微处理器的内部结构

微机原理第二章课件-80868088微处理器的内部结构

算术逻辑单元（ALU）
执行位移、循环等位操作。
执行与、或、非等逻辑运 算。
执行加、减、乘、除等算 术运算。
逻辑运算 算术运算
位操作
标志寄存器
状态标志
记录运算结果的状态，如进位标志、 溢出标志和零标志等。
控制标志
用于控制处理器行为，如中断允许标 志和方向标志等。
03 8086/8088微处理器的 输入/输出结构
02 8086/8088微处理器的 内部结构
寄存器结构
通用寄存器
状态寄存器
用于存储操作数和中间结果，包括数 据寄存器、地址寄存器和段寄存器等。
用于存储处理器状态信息，如溢出标 志、奇偶校验标志和中断允许标志等。
控制寄存器
用于存储程序计数器、标志寄存器、 中断屏蔽寄存器和调试寄存器等。
存储器管理单元（MMU）
工作原理
指令解码器通常包含一系列的解码器逻辑门，每个逻辑门对应于一种可能的机器码。当解码器读取到一条指令时，它 会激活相应的逻辑门，从而生成一组控制信号。这些控制信号随后被发送到微处理器的其他部分，以执行相应的操作 。
重要性
指令解码器是微处理器中至关重要的部分，因为它决定了微处理器如何执行程序中的指令。不同的指令 解码器设计可以实现不同的指令集，从而影响微处理器的性能和功能。
输入/输出端口
输入/输出端口
8086/8088微处理器拥有多个输 入/输出端口，这些端口可以与 外部设备进行数据交换。每个端 口都由一个16位的地址唯一标识， 通过端口地址可以寻址到具体的
端口进行读写操作。
数据总线
在输入/输出端口中，数据总线 是一个双向的8位数据通道，用 于在微处理器和外部设备之间传 输数据。数据总线可以同时进行

第2章 8086微处理器PPT课件

第2章 8086微处理器PPT课件

0
A19/S6
A12 A11 A10
8 0
A17/S4 A18/S5 A19/S6
AD9
8
BHE/S7
A9
8
SS0(HIGH)
AD8
6
MN/MX
A8
8
MN/MX
AD7
RD
AD7
RD
AD6
HOLD(RQ/GT0)
AD6
HOLD(RQ/GT0)
AD5
HLDA(RQ/GT1)
AD5
HLDA(RQ/GT1)
2.2 8086/8088微处理器外部引脚及系统构成
二、外部引脚（最小模式下） 8086/8088
微处理器为40条 引脚的双列直插 式封装芯片。
地
Vcc(5V)
地
Vcc(5V)
AD14
AD15
A14
A15
AD13
A16/S3
A13
A16/S3
AD12 AD11
8
A17/S4 A18/S5
AD10
地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中， 这些引脚在第一个时钟周期输出存储器或 I/O端口的16位地址A15 ~ A0 （或低8位地 址A7 ~ A0 ） 其他时间用于传送16位数据D15 ~ D0
什么是分时复用？
分时复用就是一个引脚在不同的时刻具有两个 甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用 方法
READY
CLK
RESET 引脚对比图 地
READY RESET
2.2 8086/8088微处理器外部引脚及系统构成
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

12 3 4 56 8位 指令队列缓冲器
算术逻辑单
元 执行部件EU
总线接口部件BIU
16位
外 总 线
BIU和执行部件按以下流水线技术原则协 调工作，共同完成所要求的信息处理任务
①每当8086的指令队列中有两个空字节，或8088的 指令队列中有一个空字节时，BIU就会自动把指令 取到指令队列中。其取指的顺序是按指令在程序中 出现的前后顺序。 ②每当EU准备执行一条指令时，它会从BIU部件的 指令队列前部取出指令的代码，然后用几个时钟周 期去执行指令。在执行指令的过程中，如果必须访 问存储器或者I／O端口，那么EU就会请求BIU，进 入总线周期，完成访问内存或者I／O端口的操作；
标志
执行部件EU
总线接口部件BIU
8086CPU结构
20位
通
AH AL BH BL
一个加法器电路， 其作用是通过加法 计算来实现一个
地址 加法器
用 寄 存 器
CH CL段寄指2存令0器位指的针地寄址存编器码IP。 指S的（8t0指8令r8eD0令队8aH8的SBDm 代列6PPI的I码缓QDSI（冲QLuSe由“器Qu由4CDES流I（存所eSS个SSS6）水放在IQn个8————用线下 存s位(t8于I”附堆代一 储r数位寄nu暂技加栈码条 单c据s的存tt时术段段将 元段i段r寄器ou存）寄寄要 的寄n寄存电c放。存t存进 地存P存器路ioo将器器入 址器i器电构nn要It路成Se1执Qr组）6的）位行成指用，令于
2.1.2 8086的内部寄存器
15 8 7 0
AX AH
AL 累加器
BX BH
BL 基址寄存器
CX CH
CL 计数寄存器
DX DH DL 数据寄存器
SP
堆栈指针
BP
基址指针
SI
源变址寄存器
DI
目的变址寄存器
数据寄存器
地址指针和 变址寄存器
IP FLAGS
指令指针 标志寄存器
控制寄存器
CS
代码段寄存器
8086CPU结构
20位
AH AL
地址
通 BH BL 用 CH CL
寄 DH DL
存
SP
器
BP
DI
加法器
16位
CS
DS
SS 16位 ES
I/O
16位
BIU:Bus IIPnterfa控ce制 Unit
SI
EU:Execution
U1n6位it））负责完成内C部P暂U存与器存储电器路 或外外总线
从 负 功 计算指责能运等令 完 ，算A等队 成 如L寄U存数列 微 数器据中 处 据处取 理 的理出 器 传功指输内执 控行 制能令、部单 电。并数的元 路部即结执据各设：果行的种8备取等位。间指所指1的令有令2 数，与队3列据读 外4缓传操 部冲5 器6输作 的和数 操控， 作制送
DS
数据段寄存器
段寄存器
SS
堆栈段寄存器
ES
附加段寄存器
通用寄存器组
GND AD14/A14 AD13/A13 AD12/A12 AD11/A11 AD10/A10 AD9/A9 AD8/A8
AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
62
43
8088微处理器：对外的数据线只有8位，目的 是为了方便地与8位I/O接口芯片相兼容。
8086与8088微处理器的异同：
➢ 共同点：两者内部结构基本相同，对外地址总 线宽度相同（即可访问的存储单元数量相同）。
➢ 不同点：8086和存储器间进行数据传送的数据 总线宽度是16位，而8088则是8位。
2.1.1 8086/8088CPU的内部结构
如果此时BIU正好处于空闲状态，会立即响应EU的 总线请求。如BIU正将某个指令字节取到指令队列 中，则BIU将首先完成这个取指令的总线周期，然 后再去响应EU发出的访问总线的请求。 ③当指令队列已满，且EU又没有总线访问请求时， BIU便进入空闲状态。 ④在执行转移指令、调用指令和返回指令时，由于 待执行指令的顺序发生了变化，则指令队列中已经 装入的字节被自动消除，BIU会接着往指令队列装 入转向的另一程序段中的指令代码。
81
43
92
33
0
23
25
24
23
22
RD
21
8086/8088
TEST READY RESET
VCC（5V） AD15/A15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 HICH（SSO） MN/MX RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1） TEST READY RESET
流水线操 作 8086
取指令1 取指令1
执行指令1 取指令2 执行指令2 执行指令1 取指令2 执行指令2
取指令3 执行指令3
t
t0
t1
t2
t3
t4
在t0～t4时间间隔中，8085执行了2条指令。 在t0～t4时间间隔中，理想情况下 ，8086可执行3条指令。
8086CPU结构
AH AL
通 BH BL 用 CH CL
CS
DS SS ES IP
16位
I/O 控制
ISQ的S运I 行规则：先进先出 FIFO —— First In and First Ou1t6位）
内部暂存器
电路
运算寄存器 ALU
执行单元 控制电路
12 3 4 56 8位 指令队列缓冲器
16位
外 总 线
标志
执行部件EU
总线接口部件BIU
流水线技术
非流水线 操作 8085
寄 DH DL
存
SP
器
BP
DI
SI
通用寄存器（16位）地址 AX、BX、CX及DX加法器
20位 16位
CS
DS
专用寄存器（16位） 16位
SS ES
SP: 堆栈指针
IP
BP: 基地址指针 DI :目标1地6位址寄存器
内部暂存器
SI : 源地址寄存器
I/O 控制 电路
运算寄存器 ALU 标志
执行单元 控制电路
第二章 8086/8088微处理器及其系统
本章主要内容 ➢ 8086/8088微处理器的内部结构 ➢ 8086/8088在不同工作模式下的引脚功能 ➢ 8086/8088总线操作时序
2.1 8086/8088微处理器
8086微处理器的一般性能特点： 16位的内部结构，16位双向数据信号线； 20位地址信号线，可寻址1M字节存储单元； 较强的指令系统； 中断功能强，可处理内部软件中断和外部中断， 中断源可达256个； 单一的＋5V电源，单相时钟5MHz。