设计报告
课程名称在系统编程技术任课教师周泽华
设计题目EDA数字钟设计班级09自动化1班姓名王冰
学号0905071010
日期2012/6/4
前言
随着基于PLD的EDA技术的发展和应用领域的扩大和深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益提高。
作为现在的大学生应熟练掌握这门技术，为以后的发展打下良好的基础，本实验设计是应用QuartusII环境及VHDL语言设计一个时间可调的数字时钟。使自己熟练使用QuartusII环境来进行设计，掌握VHDL语言的设计方法。要注重理论与实践之间的不同，培养自己的实践能力！
目录
一、课程设计任务及要求 (3)
1.1实验目的 (3)
1.2功能设计 (3)
二、整体设计思想 (3)
2.1性能指标及功能设计 (3)
2.2总体方框图 (4)
三、详细设计 (4)
3.1数字钟的基本工作原理： (4)
3.1.1时基T 产生电路 (4)
3.1.2调时、调分信号的产生 (4)
3.1.3计数显示电路 (5)
3.2设计思路 (5)
3.3设计步骤 (6)
3.3.1工程建立及存盘 (6)
3.3.2工程项目的编译 (7)
3.3.3目标芯片的选择 (8)
3.3.4时序仿真 (9)
3.3.5引脚锁定 (10)
3.3.6硬件测试 (11)
3.3.7实验结果 (12)
四、设计总结 (12)
五、附录 (13)
5.1 VHDL源程序 (13)
5.2电路图 (18)
5.3仿真波形 (18)
一、课程设计任务及要求
1.1实验目的
1）熟练地运用数字系统的设计方法进行数字系统设计；
2）能进行较复杂的数字系统设计；
3）按要求设计一个数字钟。
1.2功能设计
1）有时、分、秒计数显示功能,以24小时循环计时；
2）设置复位、清零等功能；
3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间；
4）时钟计数显示时有LED灯显示；
5）具有整点报时功能。
二、整体设计思想
2.1性能指标及功能设计
1）时、分、秒计时器
时计时器为一个24进制计数器，分、秒计时器均为60进制计数器。当秒计时器接受到一个秒脉冲时，秒计数器开始从1计数到60，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00；每当分计数器数到00时，就会产生一个脉冲输出送至时计时器，此时时计数器数值在原有基础上加1，其显示器将显示00、01、02、...、23、00。即当数字钟运行到23点59分59秒时，当秒计时器在接受一个秒脉冲，数字钟将自动显示00点00分00秒。
2）校时电路
当开关拨至校时档时，电子钟秒计时工作，通过时、分校时开关分别对时、分进行校对，开关每按1次，与开关对应的时或分计数器加1，当调至需要的时与分时，拨动reset开关，电子钟从设置的时间开始往后计时。
2.2总体方框图
图1数字钟实现原理框图
三、详细设计
3.1数字钟的基本工作原理：
3.1.1时基T 产生电路
由晶振产生的频率非常稳定的脉冲，经整形、稳定电路后，产生一个频率为1Hz 的、非常稳定的计数时钟脉冲。
3.1.2调时、调分信号的产生
由计数器的计数过程可知，正常计数时，当秒计数器（60进制）计数到59 时，再来一个脉冲，则秒计数器清零，重新开始新一轮的计数，而进位则作为分计数器的计数脉冲，使分计数器计数加1。现在我们把电路稍做变动：把秒计数器的进位脉冲和一个频率为2Hz 的脉冲信号同时接到一个2选1数据选择器的两个数据输入端，而位选信号则接一个脉冲按键开关，当按键开关不按下去时（即为0），
数
字时钟
控制单元 时调整
分调整
使能端信号 CLK 信号
时显示 分显示 秒显示
24进制 60进制 60进制
LED 显示
整点报
时花样显
示
则数据选择器将秒计数器的进位脉冲送到分计数器，此时，数字钟正常工作；当按键开关按下去时（即为1），则数据选择器将另外一个2Hz 的信号作为分计数器的计数脉冲，使其计数频率加快，当达到正确时间时，松开按键开关，从而达到调时的目的。调节小时的时间也一样的实现。
3.1.3计数显示电路
由计数部分、数据选择器、译码器组成，是时钟的关键部分。
1、计数部分：由两个60进制计数器和一个24 进制计数器组成，其中60 进制计数器可用6 进制计数器和10 进制计数器构成；24 进制的小时计数同样可用6 进制计数器和10 进制计数器得到：当计数器计数到24 时，“2”和“4”同时进行清零，则可实现24 进制计数。
2、数据选择器：84 输入14 输出的多路数据选择器，因为本实验用到了8个数码管（有两个用来产生隔离符号‘—’）。
3、译码器：七段译码器。译码器必须能译出‘—’，由实验二中译码器真值表可得：字母F 的8421BCD 码为“1111”，译码后为“1000111”，现在如果只译出‘—’，即字母F的中间一横，则译码后应为“0000001”，这样，在数码管上显示的就为‘—’。
3.2设计思路
根据系统设计要求,系统设计采用自顶向下设计方法,由时钟分频部分、计时部分、按键部分调时部分和显示部分五个部分组成。这些模块都放在一个顶层文件中。
1）时钟计数：
首先下载程序进行复位清零操作,电子钟从00：00：00计时开始。sethour 可以调整时钟的小时部分, setmin可以调整分钟,步进为1。
由于电子钟的最小计时单位是1s,因此提供给系统的内部的时钟频率应该大于1Hz,这里取100Hz。CLK端连接外部10Hz的时钟输入信号clk。对clk进行计数,当clk=10时,秒加1,当秒加到60时,分加1；当分加到60时,时加1；当时加到24时,全部清0,从新计时。
用6位数码管分别显示“时”、“分”、“秒”,通过OUTPUT( 6 DOWNTO 0 )上的信号来点亮指定的LED七段显示数码管。
2）时间设置：
手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们
