多路数字抢答器
- 格式:doc
- 大小:795.00 KB
- 文档页数:15
多路智力竞赛抢答器的设计多路智力竞赛抢答器是一个用于智力竞赛中的设备,用于记录和管理参赛者的抢答顺序和答题情况。
它可以在比赛中提供公平、公正和高效的抢答环境,确保比赛的公正性和准确性。
下面是一个多路智力竞赛抢答器的设计,包含以下几个方面的内容。
一、硬件设计:1.抢答器主控制模块:用于控制整个抢答器的工作流程,包括参赛者抢答按钮的触发、显示屏的刷新以及结果的显示。
2.抢答按钮模块:每个参赛者都有一个抢答按钮,用于在抢答时触发抢答信号,并将信号传递给主控制模块。
3.显示屏:用于显示当前抢答顺序、参赛者的编号和答题情况等信息。
4.信号接口模块:用于接收和发送抢答信号,确保信号的稳定传输和准确记录。
二、软件设计:1.参赛者管理:可以添加、修改和删除参赛者信息,包括编号、姓名和其他个人信息。
2.抢答顺序生成算法:根据参赛者的编号和抢答时间,生成抢答顺序,确保每个参赛者都有平等的机会。
3.抢答计时器:记录每个参赛者的抢答时间,以毫秒为单位,确保答题时间的准确性。
4.答题结果记录:记录每个参赛者的答题情况,包括答题是否正确、答题时间和得分等信息。
三、工作流程:1.参赛者注册:在比赛开始前,将参赛者的信息录入系统,并为每个参赛者分配一个唯一的编号。
2.抢答顺序生成:根据参赛者的编号和抢答时间,生成抢答顺序,确保每个参赛者都有平等的机会。
3.比赛开始:显示屏上显示第一个参赛者的编号,并开始计时。
4.抢答过程:参赛者可以按下抢答按钮进行抢答,主控制模块接收到抢答信号后,记录抢答时间,并显示下一个参赛者的编号。
5.答题过程:参赛者按照题目进行答题,系统记录答题情况,并根据答题结果给予相应的得分。
6.比赛结束:显示屏上显示比赛结果,包括参赛者的得分和排名等信息。
四、安全性设计:1.数据备份:系统应具备数据备份功能,确保比赛数据在意外情况下的安全性。
2.故障恢复:系统应具备故障恢复功能,如断电恢复、程序崩溃等情况下能够自动恢复并继续比赛。
目录目录 0一、方案设计与论证 (2)二、单元电路设计 (4)(一)抢答鉴别模块 (4)(二)计时模块 (7)(三)数据选择模块 (9)(四)报警模块 (11)(五)译码模块 (13)(六)分频模块 (14)(七)顶层文件 (16)(八)主电路连线图 (19)(九)将程序下载到芯片FLEX—EPF10LC84-4上,引脚图如下 (19)三、器件编程与下载 (20)四、性能测试与分析 (20)五、实验设备 (20)六、心得体会 (21)七、参考文献 (21)程序设计流程图一、方案设计与论证将该任务分成七个模块进行设计,分别为:抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块,最后是撰写顶层文件.1、抢答器鉴别模块:在这个模块中主要实现抢答过程中地抢答功能,并能对超前抢答进行警告,还能记录无论是正常抢答还是朝前抢答者地台号,并且能实现当有一路抢答按键按下时,该路抢答信号将其余个绿抢答封锁地功能.其中有四个抢答信号s0、s1、s2、s3;抢答使能信号s;抢答状态显示信号states;抢答与警报时钟信号clk2;系统复位信号rst;警报信号tmp.2、抢答器计时模块:在这个模块中主要实现抢答过程中地计时功能,在有抢答开始后进行30秒地倒计时,并且在30秒倒计时后无人抢答显示超时并报警.其中有抢答时钟信号clk2;系统复位信号rst;抢答使能信号s;抢答状态显示信号states;无人抢答警报信号warn;计时中止信号stop;计时十位和个位信号tb,ta.3、数据选择模块:在这个模块中主要实现抢答过程中地数据输入功能,输入信号a[3..0]、b[3..0]、c[3..0];计数输出信号s;数据输出信号y;计数脉冲clk2,实现a、b、c按脉冲轮流选通,在数码管上显示.4、报警模块:在这个模块中主要实现抢答过程中地报警功能,当主持人按下控制键,有限时间内人抢答或是计数到时蜂鸣器开始报警,有效电平输入信号i;状态输出信号q;计数脉冲clk2.5、译码模块:在这个模块中主要实现抢答过程中将BCD码转换成7段地功能.6、分频模块:在这个模块中主要实现抢答过程中实现输出双脉冲地功能.7、顶层文件:在这个模块中是对前七个模块地综合编写地顶层文件.抢答器地设计分析按照要求,我们可以将整个系统分为四个主要模块:抢答鉴别模块;抢答计时模块;抢答计分模块;译码显示模块.对于需显示地信息,需要增加或外接译码器,进行显示译码.考虑到实验开发平台提供地输出显示资源地限制,我们将组别显示和计时显示地译码器内设,而将各组地计分显示地译码器外接.整个系统地大致组成框图如图2.1所示.LED ALED BLED CLED D图 2.12 电子抢答器地结构原理2.1 电子抢答器地整体结构电子抢答器地整体结构如图1所示.它包括鉴别与锁存模块、定时与犯规设置模块以及计分模块.二、单元电路设计(一)抢答鉴别模块1、VHDL源程序library ieee。
课程设计任务书学生姓名:专业班级:指导教师:工作单位:信息工程学院题目: 多路数字定时抢答器设计初始条件:本课程设计,要求用集成电路:74LSl48,74LS279,74LS48,74LSl92,NE555,74LS00,74LSl21和其它器件等,实现八路定时抢答功能。
用蜂鸣器作声电器件,工作电源Vcc为+5V。
要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求)1、课程设计工作量:1周内完成对多路数字定时抢答器的设计、仿真、装配与调试。
2、技术要求:①可同时供8名选手(或代表队)参赛,其编号分别是0到7,各用一个抢答按钮,按钮的编号与选手的编号相对应。
给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
②抢答器具有数据锁存和显示的功能。
抢答开始后,若有选手按动抢答按钮,编号立即锁存,并数码管上显示选手的编号,同时扬声器给出声音提示;同时封锁输入电路,禁止其它选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
③抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如30秒)。
当主持人启动“开始”键后,要求定时器立即进行减计时,并用显示器显示,同时扬声器发出短暂的声响,声响持续时间0.5秒左右。
④参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止;如果定时抢答的时间已到,而没有选手抢答时,本次抢答无效,系统进行短暂的报警,并封锁输入电路,禁止选手超时后抢答,定时显示器上显示00。
⑤确定设计方案,按功能模块的划分选择元、器件和中小规模集成电路,设计分电路,画出总体电路原理图,阐述基本原理。
3、查阅至少5篇参考文献。
按《武汉理工大学课程设计工作规范》要求撰写设计报告书。
全文用A4纸打印,图纸应符合绘图规范。
指导教师签名:年月日系主任(或责任教师)签名:年月日目录1 功能介绍 (3)1.1主要功能介绍 (3)1.2扩展功能介绍 (3)2总体方案设计 (3)3单元模块设计 (4)3.1抢答器电路 (4)3.2定时时间电路 (5)3.3控制电路和报警电路 (6)3.4振荡电路 (7)4电路参数的计算及元器件的选择 (8)4.1电路参数的计算 (8)4.2元件清单 (8)5主要芯片介绍 (9)5.1 优先编码器74LS148 (9)5.2 锁存器74LS279 (11)5.3 计数器74LS192 (11)5.4单稳态触发器74LS121 (12)6八人抢答器仿真 (13)7系统调试 (14)8参考文献 (16)9心得及体会 (17)1功能介绍1.1主要功能介绍(1)抢答器最多可供8名选手参赛,编号为1~8号,各队分别用一个按钮(分别为S1~S8)控制,并设置一个系统清零和抢答控制开关S,该开关由主持人控制。
课程设计报告学生姓名:雷光远于金艳学号:08041402250802060108学院:电气工程学院班级:电气工程及其自动化题目:多路抢答器的设计指导教师:邢晓敏职称: 讲师 2010年 7 月 15 日一.设计要求(1)抢答开始时,由主持人按下复位开关清除信号,用发光二极管作为输出显示信号标志。
(2)当主持人宣布“抢答开始”后,先按键者相应的发光二极管点亮;(3)有人按键被响应的同时,应有信号发出去锁住其余几个抢答者的电路,不再接收其它信号,直到主持人再次清除信号为止。
当达到限定时间时,发出声响以示警告。
(4)在电路中设计一个计时功能电路,要求计时电路按秒显示,最多时限为1分钟,当时间显示一旦到达59秒,下一秒系统自动取消抢答权,信号被自动清除,抢答重新开始。
亦可倒计时显示。
(5)至少4路信号抢答设计。
二.设计原理及框图1、设计原理图2、该抢答器所实现功能:A抢答时间30S倒计时,当倒计时到达最后十秒而没有人抢答时,系统自动报警,蜂鸣器断续发出声音,当倒计时到达00时,倒计时停止,封锁其他选手的抢答信号输入。
B成功抢答数码管显示对应选手编号,对应选手发光二极管点亮,抢答倒计时停止,同时封锁其他选手的按键输入。
C成功抢答后,主持人按动抢答/答题开始键,进行60S答题倒计时,同时封锁按键对倒计时电路,抢答数码管显示电路,发光二极管点亮电路的输入;在当倒计时到达最后十秒而没有人抢答时,系统自动报警,蜂鸣器断续发出声音。
D若主持人清零后未按动抢答/答题开始键时,有选手抢答,即犯规抢答时,对应选手的红色发光二极管闪烁警告选手,显示编号数码管闪烁选手编号,蜂鸣器断续发出声音从而提示主持人有选手犯规抢答。
3、工作原理通电后,主持人将清零开关按下并弹起,编码器处于工作状态,编号显示器显示并闪烁0,定时器显示00;主持人将“时间调整”开关拨到30S,然后按下并弹起“开始抢答/开始答题”按键,定时器显示30S并开始倒计时,当定时时间到,却没有选手抢答时,系统报警,并封锁输入电路,禁止选手超时抢答。
多路抢答器的设计与制作多路抢答器是一种常见的电子设备,广泛应用于学校、培训机构、竞赛等场合。
其设计与制作涉及电子技术、程序设计等多个领域,具有一定的技术难度。
本文将从多路抢答器的原理、设计要点以及制作过程等方面进行详细探讨。
一、多路抢答器原理多路抢答器是通过电子设备实现对多个参与者进行快速抢答并记录得分的系统。
其原理主要包括信号输入与处理、得分记录以及显示等几个方面。
信号输入与处理是多路抢答器的核心部分。
常见的信号输入方式包括按键式和无线式两种。
按键式抢答器通过参与者按下相应按键来触发信号输入,而无线式则通过无线设备将参与者发出的信号传输到主控制单元。
得分记录是指在参与者快速抢答回答后,系统能够准确记录并显示其得分情况。
这需要在系统中设置相应的得分计算规则,并通过程序实现对参与者快速回答情况进行判断和计算。
显示部分主要包括显示屏幕和指示灯两种形式。
显示屏幕通常用于显示参与者的得分情况以及抢答的结果,而指示灯则用于指示参与者抢答的状态,如是否已经按下按键等。
二、多路抢答器设计要点设计多路抢答器需要考虑多个方面,包括系统稳定性、操作便捷性以及扩展性等。
系统稳定性是设计多路抢答器的首要要点。
在信号输入与处理部分,需要保证信号传输的稳定性和准确性。
对于按键式抢答器,按键需要具有良好的触发感和反馈感;对于无线式抢答器,无线传输设备需要具备稳定的信号传输能力。
操作便捷性是指多路抢答器在使用过程中操作简单、方便。
参与者能够快速准确地进行抢答回答,并能够清晰地看到自己和其他参与者的得分情况。
此外,系统还应提供一些辅助功能如倒计时提醒等,以提高整个系统的使用便捷性。
扩展性是指多路抢答器能够满足不同场合和不同规模比赛需求。
在设计上应考虑到系统模块化、可拓展性,以便根据实际需要进行扩展和改进。
例如,可以通过增加参与者数量、改变信号输入方式等方式来扩展系统的功能。
三、多路抢答器制作过程多路抢答器的制作过程可以分为硬件设计和软件编程两个阶段。
路抢答器实验报告一、实验目的本次实验的主要目的是设计并实现一个多路抢答器,以深入理解数字电路的基本原理和应用,掌握逻辑门、计数器、编码器、译码器等数字集成电路的使用方法,提高电路设计和调试的能力。
二、实验原理1、抢答电路采用锁存器实现抢答功能。
当有选手按下抢答按钮时,对应的锁存器被触发,将输入信号锁存,同时阻止其他选手的输入信号。
2、编码电路使用编码器将抢答者的编号转换为对应的二进制编码。
3、译码显示电路通过译码器将编码后的二进制信号转换为可在数码管上显示的数字,从而显示出抢答者的编号。
三、实验设备及材料1、数字电路实验箱2、 74LS 系列数字集成电路芯片,如 74LS175(四 D 触发器)、74LS148(8 线 3 线优先编码器)、74LS48(七段显示译码器)等3、数码管4、按钮开关5、电阻、电容等电子元件6、导线若干四、实验步骤(一)电路设计1、根据实验原理,画出多路抢答器的电路原理图。
确定各个芯片的引脚连接方式,以及与外部元件的连接关系。
2、设计合理的布局,使得电路简洁、易于布线和调试。
(二)芯片选择与安装1、从实验箱中选取所需的数字集成电路芯片,如 74LS175、74LS148、74LS48 等。
2、按照电路原理图,将芯片正确插入实验箱的插座中,注意芯片的方向和引脚的对应关系。
(三)布线连接1、使用导线将芯片的引脚与外部元件(如按钮开关、数码管、电阻、电容等)按照电路原理图进行连接。
2、确保连接牢固,避免虚接和短路现象。
(四)电路调试1、接通实验箱电源,首先检查各芯片的电源和地引脚是否连接正确,电源电压是否正常。
2、逐个按下抢答按钮,观察数码管的显示是否正确,锁存功能是否有效。
3、检查是否存在竞争冒险现象,如有,通过增加滤波电容或修改电路等方法进行消除。
五、实验结果与分析(一)实验结果1、当无人抢答时,数码管显示“0”。
2、当有选手按下抢答按钮时,数码管立即显示该选手的编号,并且其他选手的抢答无效。
学号:课程设计题目多路数字定时抢答器设计仿真与制作学院专业班级姓名指导教师2015年7 月11 日课程设计任务书学生姓名:专业班级:指导教师:工作单位:题目: 多路数字定时抢答器设计仿真与制作初始条件:本课程设计,要求用集成电路:74LSl48,74LS279,74LS48,74LSl92,NE555,74LS00,74LSl21 和其它器件等,实现八路定时抢答功能。
用蜂鸣器作声电器件,工作电源Vcc 为+5V。
要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求)1、课程设计工作量:1 周内完成对多路数字定时抢答器的设计、仿真、装配与调试。
2、技术要求:①可同时供8 名选手(或代表队)参赛,其编号分别是0 到7,各用一个抢答按钮,按钮的编号与选手的编号相对应。
给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
②抢答器具有数据锁存和显示的功能。
抢答开始后,若有选手按动抢答按钮,编号立即锁存,并数码管上显示选手的编号,同时扬声器给出声音提示;同时封锁输入电路,禁止其它选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
③抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如30 秒)。
当主持人启动“开始”键后,要求定时器立即进行减计时,并用显示器显示,同时扬声器发出短暂的声响,声响持续时间0.5 秒左右。
④参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止;如果定时抢答的时间已到,而没有选手抢答时,本次抢答无效,系统进行短暂的报警,并封锁输入电路,禁止选手超时后抢答,定时显示器上显示00。
⑤确定设计方案,按功能模块的划分选择元、器件和中小规模集成电路,设计分电路,画出总体电路原理图,阐述基本原理。
3、查阅至少5 篇参考文献。
按《武汉理工大学课程设计工作规范》要求撰写设计报告书。
多路数字定时抢答器设计方案一、多路数字定时抢答器电路设计1.1抢答器的功能要求1.设计一个多路数字定时抢答器,可同时供8人或8队参加比赛,它们的编号分别是0,1,2,3,4,5,6,7,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S0, S1, S2, S3, S4, S5, S6, S7 。
2.给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
3.抢答器具有数据锁存和显示的功能,抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时蜂鸣报警器发声提示。
此外要封锁输入电路,禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4.抢答器具有定时抢答的功能,且一次抢答的时间可由主持人设定(如30s)。
当节目主持人按下“开始”按钮后,要求定时器立即开始倒计时,并在数码管上显示。
5.参赛选手在设定的时间抢答,抢答有效,定时器停止工作,数码管显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。
6.如果定时抢答的时间已到,却没有选手抢答,则本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器上显示“00”。
1.2抢答器的组成结构抢答器的总电路框图如图1所示,由主体电路和拓展电路两部分组成,主体电路完成基本的抢答功能,即开始抢答后,当选手按动抢答按钮时,能显示选手的编号,能同时封锁输入电路,禁止其他选手抢答。
扩展电路完成定时抢答的功能。
如图所示定时抢答电路的工作过程是:接通电源时,节目主持人将开关置于“清除”位置,抢答器处于禁止功能工作状态,编号显示器灭灯,定时显示器上显示设定的时间,当节目主持人宣布抢答题目后,说一声“抢答开始”,同时控制开关拨到“开始”的位置,抢答器处于工作状态,定时器倒计时。
定时器时间到,却没有选手抢答时,并封锁输入电路,禁止选手超时后抢答。
当选手在定时时间按动抢答按钮时,抢答器要完成以下三项工作:1.优先编码电路立即分辨出抢答者的编号,并由锁存器进行锁存,然后由译码显示电路显示编号;2.控制电路要对输入编码电路进行封锁,避免其他选手再次进行抢答;3.控制电路要使定时器停止工作,时间显示器上显示剩余的抢答时间,并保持到主持人将系统清零为止。
题目多路数字定时抢答器设计学院专业班级姓名指导教师年月日课程设计任务书学生姓名:专业班级:指导教师:工作单位:题目: 多路数字定时抢答器设计初始条件:已知条件本课程设计,要求用集成电路:74LSl48,74LS279,74LS48,74LSl92,NE555,74LS00,74LSl21和其它器件等,实现八路定时抢答功能。
用蜂鸣器作声电器件,工作电源Vcc为+5V。
要求完成的主要任务:(1)设计任务根据已知条件,完成对多路数字定时抢答器的设计、装配与调试。
(2)设计要求①可同时供8名选手(或代表队)参赛,其编号分别是0到7,各用一个抢答按钮,按钮的编号与选手的编号相对应。
②给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
③抢答器具有数据锁存和显示的功能。
抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时扬声器给出音响提示。
此外,要封锁输入电路,禁止其它选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
④抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如30秒)。
当节目主持人启动“开始”键后,要求定时器立即进行减计时,并用显示器进行显示,同时扬声器发出短暂的声响,声响持续时间0.5秒左右。
⑤参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。
⑥如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,系统进行短暂的报警,并封锁输入电路,禁止选手超时后抢答,定时显示器上显示00。
⑦画出总体电路原理图。
(选做:用EWB软件完成仿真)。
按规定格式写出课程设计报告书。
时间安排:1、年月日集中,作课设具体实施计划与课程设计报告格式的要求说明。
2、年月日,查阅相关资料,学习电路的工作原理。
2、年月日至年月日,方案选择和电路设计。
2、年月日至年月日,电路调试和设计说明书撰写。
电子课程设计报告题目:多路数字抢答器设计专业班级:电子技术姓名:杨阳时间:2012.05.30 ~2012.06.08指导教师:完成日期:2012年06月08 日多路数字抢答器设计任务书1.设计目的与要求设计一个八位智力竞赛抢答器。
准确地理解有关要求,独立完成系统设计,要求所设计的电路具有以下功能:(1)设计多组参赛的抢答器,每组设置一个抢答按钮;(2)电路具有第一抢答信号鉴别与锁存功能,抢答成功后,显示组别、发出声响;(3)设置犯规电路,对提前抢答或超时抢答的组别,显示组别、发出声响。
2.设计内容(1)画出电路原理图,正确使用逻辑关系;(2)确定元器件及元件参数;(3)进行电路模拟仿真;(4)SCH文件生成与打印输出;(5)PCB文件生成与打印输出。
3.编写设计报告写出设计的全过程,附上有关资料和图纸,有总结体会。
4.答辩在规定时间内,完成叙述并回答问题。
目录1引言 (4)2 总体设计方案 (4)2.1 设计思路 (4)2.2 总体设计框图 (4)3 设计原理分析 (5)3.1 芯片的选择 (5)3.1.1、BCD-七段显示译码器74LS48 (5)3.1.2、8线-3线优先编码器74LS148 (6)3.1.3、不可重复触发集成单稳态触发器74LS121 (7)3.1.4、555定时器 (7)4.单元电路设计 (9)4.1抢答器电路 (9)4.2定时电路 (10)4.3报警电路 (11)4.4总电路 (12)4.5调试与仿真 (12)4.5.1抢答器仿真图 (12)4.5.2报警器仿真图 (13)4.5.3定时器仿真图 (13)5.电路设计总结和体会 (14)参考文献 (15)题目:多路数字抢答器设计摘要:抢答器是竞赛问答中一种常用的必备装置,从原理上讲,它是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
主要由选择电路、锁存电路、复位装置、编译显示电路等组成。
抢答器作为一种电子产品,早已广泛应用于各种智力和知识竞赛场合,但目前所使用的抢答器存在分立元件使用较多造成每路的成本偏高,而现代电子技术的发展要求电子电路朝数字化集成化方向发展,因此设计出数字化全集成电路的多路抢答器是现代电子技术发展的要求。
关键字:抢答器定时电路报警电路1引言:在各种智力竞赛中,在答题的过程中一般要分为必答和抢答两种。
必答有时间的限制,到时间要告警。
而抢答则要求参赛者作好充分的准备,等主持人说完题目,参赛者开始抢答,谁先按钮,就由这个参赛者答题,但是很难确认谁先按的,因此使用抢答器来完成这一功能是很有必要的。
2 总体设计方案2.1 设计思路①主持人有开始键和复位键,按下开始键后才能开始抢答,否则犯规。
②用数码管显示,正常抢答后显示抢到的队号,如果犯规则闪烁显示队号③如果3秒内没有抢答,则说明该题超时作废,用0闪烁表示。
④复位键用于恢复犯规或超时状态2.2总设计框图说明:上图为该抢答器的总体框图,其工作原理是:在接通电源的情况下,要进行抢答之前,主持人需要将开关拨到“清除”状态,编号指示灯灭。
抢答器处于禁止状态,定时器也不会有显示时间:此时,主持人可以将开关拨到“开始”状态,宣布开始抢答开始。
定时器进行倒计时,选手在定时时间内抢答时,抢答过程完成,此次抢答结束,在这个过程中,优先判断、编号锁存、编号显示、并且扬声器发出报警信号告诉此次抢答结束。
如果在规定时间内没有人抢答,到时间结束时就后发出报警声,再次抢答无效,比赛也会结束。
3 设计原理分析3.1 芯片的选择3.1.1、BCD-七段显示译码器74LS48图1 74LS48引脚图表1 74LS48功能表①要求输出0~15时,灭灯输入(BI)必须开始时保持高电平。
如果不灭则动态灭灯输入(RBI)必须开路或为高电平。
②将一低电平直接加于灭灯输入(BI)时,则不管其他输入为任何电平,所有各段输出都关闭。
③当动态灭灯输入/动态灭灯输出(BI/RBO)开路或者保持高电平而试灯输入为高电平时,所有各段输出都关闭并且动态灭灯输出(RBO)处于低电平(响应条件)。
④当灭灯输入/动态灭等输出(BI/RBO)开路或者保持高电平而试灯输入为低电平时,则所有各段都开通。
⑤BI/RBO是线与逻辑,作灭灯输入(BI)或动态灭灯(RBO)之用,或两者兼用。
3.1.2、8线-3线优先编码器74LS148图2 74LS148引脚图表2 74LS148 功能表3.1.3、不可重复触发集成单稳态触发器74LS121图3 74LS121引脚图3.1.4、555定时器(1)单稳态触发器由555构成的单稳态触发器及工作波形如下图所示,电源接通瞬间,电路有一个稳定的过程,即电源通过电阻R向电容C充电,当V才上升到2/3Vcc 时,Vo为低电平,放电BJT T导通,电容C放电,电路进入稳定状态。
若触发器输入端施加触发信号(Vi<1/3Vcc),触发器发生翻转,电路进入暂稳态,Vo输出高电平,且BJT截止。
此后电容C充电至Vc=2/3Vcc时,电路又发生翻转,Vo为低电平,T导通,电容C放电,电路恢复至稳定状态。
如果忽略T的饱和压降,则Vc从零电平上升到2/3Vcc的时间,即为输出电压Vo的脉宽tw,tw=RCln3=1.1RC。
(a)电路图(b)工作波形图4 由555定时器构成的单稳态触发器(2)多谐振荡器由555定时器构成的多谐振荡器如图5所示,其工作波形如b图所示。
接通电源后,电容C被充电,Vc上升,当Vc上升到2/3Vcc时,触发器被复位,同时放电BJT T导通,此时Vo为低电平,电容C通过R2和T放电,使Vc下降。
当Vc下降到1/3Vcc时,触发器又被置位,Vo翻转为高电平。
电容器C放电所需的时间为t PL =0.7R2C当C发电结束时,T截止,Vcc将通过R1、R2向电容器C充电,Vc有1/3Vcc 上升到2/3Vcc所需的时间为tPH=0.7(R1+R2)C当Vc上升到2/3Vcc时,触发器又发生翻转,如此周而复始,在输出端就得到一个周期的方波,其频率为F=1.43/(R1+2R2)*C(a)电路图(b)工作波形图5 由555定时器构成的多谐振荡器4.单元电路设计4.1抢答器电路图6 抢答电路原理图工作原理:如图6,该电路实现两个功能:一是能够过分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码器显示电路显示编号;二是禁止其他选手之后按键无效。
工作过程:当开关处于清除端时,74LS279的RS 触发器段均为0信号,所以四个触发器端均输出为0,此时ST为0,根据74LS148功能表可以看出,该芯片处于工作状态。
当开关达到“开始”端时,抢答器处于等待工作状态,当有选手按下键时,及有一个输入端为低电平,根据74LS148功能表可知,Y1,Y2,Y3处于一种输出状态,Yex输出为0,所以1Q输出为1,74LS48处于工作状态。
根据2Q,3Q,4Q的输出,译码器将显示第一个按下键的选手号码。
并且此时1Q=1,使74LS148的ST=1,所以74LS148处于禁止工作状态,封锁了其他键的再次输入。
因为只有8名选手,编号从0000到0111,所以74LS48 芯片的A3端不需要用到,所以可以直接置地。
如果没有选手按键的话,七段显示译码器就会一直不亮,直到最后此次比赛结束4.2定时电路图7 定时电路原理图工作原理:如图7所示,分为两个部分,一是秒脉冲,由555定时器构成的多谐振荡电路,根据公式振荡周期为T=0.7(R1+2R2)C,可计算出该振荡器的振荡周期为1秒,由于是矩形脉冲,所以一个周期内发光二极管会发一次光。
另一部分是可预置时间的减计数器,对于预置端可以采用十进制8421BCD码设置,当555振荡器发出一个脉冲时,74LS192的CP-端就接受一个信号,在cp脉冲的上升沿预置数就开始自减,当各位减少到0时,BO2就会输出一个负脉冲,cp2-就会开始减少1,然后74LS192二开始再自减1,直到预置数最后变成00,最后在BO2输出一个周期的负脉冲。
在时间未到时,BO2一直到是输出正脉冲,除非最后变成00时,才会输出负脉冲,这就可以作为定时到的信号,如果是时间到了,输出是零,时间不到,输出是1。
另外,假如有选手按键的话,则最后不会计数器不会因为自减为00而最后输出负脉冲,而是应为秒脉冲输出与1Q的非相与后当作脉冲输入74LS192的。
当没有选手按键时,1Q的非为0,所以cp脉冲就会停止输入,时间就会停止,所显示的时间就是该选手抢答的时间,但此时的定时到信号还是1。
4.3报警电路图8 报警电路原理图工作原理:该报警电路有555定时器和三极管构成,有555定时器构成一个多谐振荡器,其输出信号可以经三极管推动扬声器。
PR为控制信号,当PR为高电平时,4端接高电平,振荡器正常工作,当为低电平时,振荡器停止工作,不会发声。
因为来一个高电平是该报警电路会发声,但是只有在一个周期内发声,这个周期非常短,只是多谐振荡器的一个周期,只有一秒钟,所以中间需要加一个单稳态触发器,根据555构成的单稳态触发器的功能原理,这样可以延长这个周期,是发声信号加长,该定时器用到的电阻是30 kΩ,电容是100uf,根据公式计算得到的周期是3秒.4.4总电路图9 总体电路原理图4.5调试与仿真4.5.1抢答器仿真图图10 抢答器仿真图4.5.2报警器仿真图图11 报警器仿真图4.5.3定时器仿真图图12 定时器仿真图4.5.4总电路仿真图图13 总电路仿真图5、电路设计总结和体会为期两周的数字电路课程设计将要结束,在这两周里,我们从刚开始在图书馆查资料开始到中间时候在机房画图再到最后的整理实习报告,其中每一项都付出了心血,感觉到自己有太多太多的不足,尤其是在画电路图的时候,有许多的问题不懂,但在经过老师耐心解答后,自己感觉学到了许多东西,不仅仅巩固了课本上的理论知识,还知道了有些器件的实际用途,这些东西在课堂中时学不到的,所以自身觉得收获特别大。
这次课程设计过程中更加培养了我们发现问题解决问题的能力,在与同学讨论的过程中,自己不知不觉已经掌握了相关知识,自己的思维不在那么的局限。
经过这次实习后自己从开始的单一思维到现在能将知识运用到实践中,感觉进步很大,并且自己的动手能力和合作能力也有巨大进步。
参考文献:[1] 康华光.电子技术基础(模拟部分)(第五版)[M].北京:高等教育出版社,2006.1[2] 康华光.电子技术基础(数字部分)(第五版)[M].北京:高等教育出版社,2006.1[3]刘修文.实用电子电路设计制作 [M].北京:中国电力出版社,2005[4]刘福太.电子电路[M]北京:科学出版社,2007.10[5]崔建明,电工电子技术[M]北京:高等教育出版社,2008.6[6]阎石.数字电子技术基础(第三版)[M].北京:高等教育出版社,1989[7]叶挺秀.应用电子学[M].杭州:浙江大学出版社,1994。