数字逻辑课程设计_智力竞赛抢答器逻辑电路设计

山东大学威海分校智力竞赛抢答器班级： XXXXXXXXXXXX姓名： XXXXXXXXX学号： XXXXXXXXXXX一、实验目的1．学习智力竞赛抢答器电路的工作原理。

2．学习综合数字电子电路的设计、实现和调试方法。

二、实验内容和要求1、实验内容设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。

2、实验要求每组设置一个抢答按钮供抢答者使用；电路具有第一抢答信号的鉴别和锁存功能。

在此基础上再增加计分电路和犯规电路。

三、智力竞赛抢答器电路原理及设计1、设计方案抢答器具有锁存、定时、显示和报警功能。

即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。

而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。

抢答时间设定9秒，时间到了之后，红色警报灯亮。

接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间，警报灯亮，显示禁止抢答，主持人将开关置“开始”状态，宣布“开始”抢答器工作。

定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、警灯提示。

当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。

如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

2、系统框图当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。

当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。

然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。

最后在显示电路中显示出所按键选手的号码。

若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。

西安邮电学院数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：班级：实习时间：数字电路课程设计------------数字抢答器一、课程设计题目数字式抢答器二、设计任务和要求1．抢答器同时可供4路参赛选手同时抢答，分别用4个按钮S0~S3来控制。

2. 设置一个主持人开关，用来控制抢答的开始和结束。

3. 抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

4. 抢答器具有定时抢答功能，且一次抢答的时间为10秒。

当主持人启动"开始"键后，定时器采用倒计时计数到0。

5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，绿灯亮，数码管上显示选手的编号和剩余抢答的时间，并保持到主持人将系统清除为止。

6. 如果定时时间已到（计数至0），有人抢答，则为超时抢答。

红灯亮，并在数码管管上显示该抢答选手。

7.如果主持人未启动“开始”键，有人抢答，为提前抢答。

显示其号码，此时红灯亮提示。

三、数字抢答器总体方案1. 接通电源后，主持人将开关拨到"高电平"状态，抢答器处于禁止状态，编号显示器显示为0,定时器显示为0。

此时, 若有人抢答, 为违规抢答数码管显示其编号,并红灯警告.定时器显示不变。

2.主持人将开关置于”开始”状态，宣布"开始"抢答，抢答器工作, 定时器倒计时, 选手在定时时间内抢答时，抢答器完成, 编号锁存, 编号显示, 绿灯亮表示抢答有效。

3.若在10秒内无人抢答，10秒后抢答器自动锁定，计数器停止计数，抢答无效。

如果再次抢答必须由主持人再次操作"开始"状态开关。

四、单元电路设计1.抢答器电路的设计 (即完成锁存和显示功能)（1）抢答, 锁存电路:在这一部分，最主要的是锁存电路，锁存电路主要由74LS75来实现,当74LS75的4，13号管角的信号为使能端，当为“0”时，它将保持原来的状态：74LS75的管脚图和真值表：7475功能表D0Q0D1Q3Vcc有一组队员按下开关后，Q1，Q2，Q3，Q4中有一个信号为0，则它们四个通过与门后的信号为0，接入E12和E34,7475实现锁存功能，保持状态不变。

目录一．摘要 (2)二．设计任务书 (3)2.1 设计题目 (3)2.2 技术要求 (3)2.3 给定条件及元器件 (3)2.4 设计内容 (4)三．电路的组成及工作原理 (5)四．元器件的选取及其引脚图和功能 (7)五．整机电路图 (12)六．元件明细表 (13)七．总结 (14)八．参考文献 (16)一．摘要本文是利用双D触发器74LS74和同步十进制计数器74LS192及简单门电路设计，实现智力竞赛抢答计时器，这好比一名公正的裁判员，它的任务是从若干名参赛者中确定出最先的抢答者，并要求参赛者在规定的时间里回答完问题。

本设计实现的是三路抢答，其具有抢答,倒计时，及倒计时暂停功能等。

关键词：三人抢答器智力抢答二．设计任务书2.1 设计题目：智力竞赛抢答计时器的设计。

2.2 技术要求：1)设计一个三人参加的智力竞赛抢答计时器；2)当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响。

此时抢答器不再接收其他输入信号；3)电路具有回答问题时间的功能。

要求回答问题的时间小于100秒（显示为0~99），时间显示采用倒计时的方式，当达到限定时间时发出声响以示警告。

2.3 给定条件及元器件：1)要求电路主要选用中规模T T L集成电路C T74系列；2)电源电压为5V；3)用LE D数码管显示时间。

2.4 设计内容：1)电路各部分的组成和工作原理；2)元器件的选取及其电路图和功能；3)整机电路图；4)元件明细表；5)参考文献；6)在设计过程中遇到何问题，其原因及解决办法的心得体会。

三．电路的组成及工作原理根据上面所说的功能要求，智力竞赛抢答计事系统的组成框图如下图所示。

它主要有六部分组成：图1 智力竞赛抢答计时器系统组成框图1)抢答器——是智力竞赛抢答器的核心。

当参赛者的任意一位首先按下抢答开关时，抢答器即刻接受该信号，指使相应发光二极管亮（或音响电路发出声音），与此同时，封锁住其他参赛者的输入信号。

2)清零装置——供比赛开始前裁判员使用。

数字逻辑课程设计报告--数字式竞赛抢答器课程设计课程名称电子技术综合设计与实践题目名称数字式竞赛抢答器学生学院专业班级学号学生姓名指导教师2013年6 月14日广东工业大学课程设计任务书题目名称数字式竞赛抢答器学生学院专业班级姓名学号一、课程设计的内容数字式竞赛抢答器。

二、课程设计的要求与数据设计要求包括：1. 设计1个可容纳6组参赛队的数字式抢答器，每组设1个按钮，供抢答者使用；2. 当1个抢答者抢答后，其他抢答者的按钮不起作用；3. 设置1个主持人复位按键；4. 主持人复位后，开始抢答，由数码管显示其组别；5. 设置1个计分电路，每组开始预置10分，由主持人计分，答对1次计1分，打错1次扣1分。

6. 主持人复位开始抢答后，设置一个9s的倒计时显示。

若9s内有某组抢答，则计时器停止计时，显示当前计数值；若9s到时仍无人抢答，计时停止显示0s，此时不可抢答。

回复抢答需要主持人复位。

注：由于DE2板数码管数量有限，由于有6组的分值均需要显示，所以有一部分组别的分值可以用指示灯来模拟显示。

三、课程设计应完成的工作1. 利用各种电子器件设计数字式竞赛抢答器；2. 利用DE2板对所设计的电路进行验证；3. 总结电路设计结果，撰写课程设计报告。

四、课程设计进程安排五、应收集的资料及主要参考文献[1] 欧阳星明. 数字逻辑（第四版）[M]. 武汉：华中科技大学出版社, 2009.2: 194-195.[2] 陈永甫. 数字电路基础及快速识图[M]. 北京：人民邮电出版社, 2003.5: 275-279.[3] 张锁良. 数字电子技术基础[M]. 北京：北京邮电大学出版社, 2011.8: 329-334.[4] 荀殿栋等. 数字电路设计实用手册[M]. 北京：电子工业出版社, 2003.7: 105-107.发出任务书日期：2013 年 6 月 4 日指导教师签名：计划完成日期：2013 年6 月14 日基层教学单位责任人签章：主管院长签章：摘要数字式竞赛抢答器是由一个互锁电路构成的。

一．设计题目数字式竞赛抢答内容与要求：设计制作一个可容纳八组参赛的数字式抢答器，每组抢答按钮供抢答时使用，且电路具有第一抢答信号的鉴别和锁存功能。

在主持人将系统复位并发出抢答指令后，若参赛者按抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别，同时电路应具有自锁功能，使别的抢答开关不起作用。

还要设置计分（含加分与扣分）电路。

对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。

二．设计方式和要求1 在电脑上应用虚拟电子工作台（EWB）进行设计，调试，仿真；2 要求有课题综述，电路设计框，逻辑电路计算图，可在EWB模拟运行通过；3 每人独立完成课程设计。

4每个人都要进行电脑演示课程设计答辩，时间约为5~10分钟；5答辩后课程设计报告。

三 .所用器件4516（二进制向上向下计算器）8个76116（锁存器）1个74148（8-3优先编码器）1个74138（3-8译码器）1个显示译码器，开关，电源若干，逻辑门若干，方波发生器，蜂鸣器等四 .抢答器方框图五. 器件功能及电路分析174148（8-3优先编码器）分析：当第7个管脚为0时第6个时为1，5为2，4为3，2为5，1为6，0为7，全为1时为8（又由于8二进制应为1000，与A3=GS，并且第7个管脚作用）结论：实现8个开关转换成2进制数，电路图如下：276116（锁存器）分析：LEA+LEB有1个为1即为1，故接74148的GS（开始GS为1，第1个信号为0，故加非门，使原来为0后工作时为1，达到锁存器目的。

结论：实现锁存功能（第1组有效，第2组以及后面的组别均无效）33-8译码器4 4516（2进制加减器）功能简述：当CE为0时正常工作，CE为1时不工作，与74138联立，实现加减器功能，CP为上升沿时加1（在UP/DN=1时）CP为上升沿时减1（在UP/DN=0时）UP/DN由加分减分控制开关决定，下面如图所示：下面为蜂鸣器分析：当OA端有高电平时，蜂鸣器响（提前抢答时）超时时由方波信号发生器发生T=1/F（F=0.2HZ）为5S的脉冲，使达到延时效果。

设计题目：简易智力竞赛抢答器的设计与制作一、设计要求抢答器可供四组抢答，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。

主持人具有将抢答器复原的功能。

智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路，主要由开关阵列电路、触发锁存电路、显示电路几部分构成。

二、总体设计电路由选手和主持人开关、触发锁存电路、抢答鉴别电路和显示电路组成。

三、单元电路设计1、选手开关和主持人开关选手开关由下面四个开关组成，四位抢答者通过开断各自的开关开关实现抢答，给译码器输入高低电平，其中低电平为有效信号2Q03Q17Q16Q210Q211Q315Q314D04D15D212D313CLK9MR1+5V200200200200R4CV5TR2GND1TH6DC7Q3VCC847K47K0.01U0.01UFGND+5V910121374LS04246810874LS2013121245674LS20GNDLED74LS1752、触发锁存电路此电路有74LS175组成。

它具有以下功能：①清零功能用集成触发器清除端实现，由主持人输入手动负脉冲控制②四个抢答键控制功能有按键实现③显示功能用数字逻辑箱中的发光二极管实现④脉冲信号控制功能由主持人输入手动正脉冲控制74LS175真值表如下GN10K 10K 10K 10K47K47K0.01UFGND135911LED4、显示电路电路由四个发光二极管和四个200欧电阻串联组成，哪个选手先抢到对应的灯即亮。

1TH6 DC7 Q3847K47K0.01UF GND+5V5、时钟脉冲电路由555定时器和两个0.01uF 的电容和470欧姆的电阻组成多谐振荡。

2Q03Q17Q16Q210Q211Q315Q314D0D1D2D3CLK MR200200200200910121374LS04874LS2013121274LS20GND LED74LS175四、总电路图抢答开始时，主持人清楚信号按下复位开关，74SL175的输出Q1~Q全为0，所有发光二极管LED均熄灭。

四人智力竞赛抢答器课程设计报告一、设计题目题目: 四人智力竞赛抢答器二、设计任务和规定1）设计任务设计一台可供4名选手参加比赛智力竞赛抢答器。

用数字显示抢答倒计时间, 由“9”倒计到“0”时, 无人抢答, 蜂鸣器持续响1秒。

选手抢答时, 数码显示选手组号, 同步蜂鸣器响1秒, 倒计时停止。

2）设计规定(1)4名选手编号为: 1, 2, 3, 4。

各有一种抢答按钮, 按钮编号与选手编号相应, 也分别为1, 2, 3, 4。

(2)给主持人设立一种控制按钮, 用来控制系统清零（抢答显示数码管灭灯）和抢答开始。

(3)抢答器具备数据锁存和显示功能。

抢答开始后, 若有选手按动抢答按钮, 该选手编号及时锁存, 并在抢答显示屏上显示该编号, 同步扬声器给出音响提示, 封锁输入编码电路, 禁止其她选手抢答。

抢答选手编号始终保持到主持人将系统清零为止。

(4)抢答器具备定期（9秒）抢答功能。

当主持人按下开始按钮后, 定期器开始倒计时, 定期显示屏显示倒计时间, 若无人抢答, 倒计时结束时, 扬声器响, 音响持续1秒。

参赛选手在设定期间（9秒）内抢答有效, 抢答成功, 扬声器响, 音响持续1秒, 同步定期器停止倒计时, 抢答显示屏上显示选手编号, 定期显示屏上显示剩余抢答时间, 并保持到主持人将系统清零为止。

(5)如果抢答定期已到, 却没有选手抢答时, 本次抢答无效。

系统扬声器报警（音响持续1秒）, 并封锁输入编码电路, 禁止选手超时后抢答, 时间显示屏显示0。

(6)可用石英晶体振荡器或者555定期器产生频率为1Hz脉冲信号, 作为定期计数器CP 信号。

三、原理电路设计:1.方案比较；方案一:抢答电路: 使用74ls175作为锁存电路, 当有人抢答时, 运用锁存器输出信号号将时钟脉冲置零, 74ls175及时被锁存, 同步蜂鸣器鸣叫1s, 这时抢答无效, 使用74ls148作为编码器, 对输入型号进行编码, 输出4位BCD码, 再将这四位BCD码输入共阴数码管里显示出抢答者编号。

智力竞赛抢答器1．实习的目的和任务目的：1.具有较强的扩展性。

2.用无线的方式实现抢答。

任务：1.设计一个供四人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，并用声、光指示；2.主持人没有宣布抢答开始时，抢答不起作用。

主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；3.计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。

若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。

倒计数定时器的时间可以随意预置；4.每组有一个计分器。

从预置的100分开始，由主持人控制。

答对者加10分，答错则扣10分；5.互锁功能。

2．实习要求1）从选择设计方案开始，首先按单元电路进行设计，选择合适的元件，最后画出总原理图。

2）均首先采用Multisim 7或EWB仿真软件进行仿真，后进行电路的实际安装和调试。

3）实习报告要按照格式来做。

实习结果要以打印稿上交，同时实习报告的电子版和设计的电路图，运行结果（.msm或ewb檔）也要上交统一制作做。

3．实习地点设计与仿真：福建农林大学田家炳楼软件实验室513和514；安装与调试：福建农林大学田家炳楼硬件实验室406和404；4．主要仪器设备（1）软件：数字电路仿真软件Multisim7（2）硬件：智力竞赛抢答器：器件数量型号三极管4个D触发器（74LS74）4个或非门4个发光二极管4个BUZZER 5个555定时器1个JK触发器3个CD4511译码器 1个 数字显示器 4个 74HC190 2个 D 触发器 4个5．实习内容 5.1.1电路原理：图5.1.1(智力竞赛抢答器的流程图)抢答器主要是由四个三极管、和四个D 触发器以及四个或非门构成，其中三极管是与主持人一起配合使用，用来控制是否开始抢答，当主持人将开关接地时，三极管截至，此时三极管可以当作一个二极管使用当有选手抢答时就通过三极管将信号传送给D 触发器，D 触发器在将信号传送给或非门并将其他选手锁存，同时将信号送给发光二极管与喇叭。

智力竞赛抢答器逻辑电路设计(1)智力竞赛抢答器是一种智能化的电子竞赛设备，可用于各种竞赛场合，比如学校的智力竞赛、电视节目的抢答环节等。

本文将介绍智力竞赛抢答器的逻辑电路设计。

一、总体设计思路智力竞赛抢答器采用数字电路设计，由主控芯片、按键模块、显示模块和声音提示模块等组成。

其总体设计思路如下：1. 按下按钮后，主控芯片接收到按键信号，停止计时，在显示屏上显示该答题者的编号，并发出声音提示。

2. 当有多个人同时按下按钮时，主控芯片将优先响应第一个按下按钮的人，忽略后续按下的人。

3. 主控芯片能够根据比赛规则，提前设置赛制、抢答时间等参数。

4. 显示屏能够显示当前有没有人抢答成功、哪位选手抢答成功、以及还有多长时间可以抢答等信息。

5. 抢答结束后，主控芯片将输出该选手的编号和得分，作为最终比赛成绩的一部分。

二、电路设计详解1. 主控芯片本抢答器采用AVR单片机ATmega16作为主控芯片。

优点是具有较强的计算能力、内置多个计数器和定时器，并且非常稳定可靠。

2. 按键模块按键模块由多个按钮和一个脉冲滤波电路组成。

脉冲滤波电路主要是为了防止按钮松动或者多次按下导致重复触发信号。

当有人按下按钮时，脉冲滤波电路会产生一个稳定的脉冲信号，经过扫描程序把当前按下的按钮编号记录到单片机中。

3. 显示模块本抢答器采用4位8段共阳数码管显示屏，它可以显示十进制数码、英文字母和符号。

显示模块需要与单片机进行通讯，通过数码管上的控制引脚来控制显示内容。

单片机通常采用借助集成芯片74HC595实现数码管的位选和段选。

声音提示模块是指按下按钮后，发出的“嘀嘀”声。

本抢答器采用5V蜂鸣器来实现，当单片机检测到有人按下按钮时，就会输出一个脉冲信号，让蜂鸣器发出声音。

5. 电源模块电源模块是整个抢答器电路的基础，它需要为单片机、显示器和按钮提供稳定的电源。

本抢答器采用直流5V电源输入，可以通过电池、USB接口、电源适配器等供电方式。

摘要在各种智力竞赛场合，抢答器是必不可少的最公正的用具。

通过本学年的《数字电路技术》的学习我们知道了它的原理其实是比较简单的，主要就是通过四D触发器74LS175为中心构成编码锁存系统控制选手的抢答情况，再通过逻辑电路将输入开关、脉冲及输出LED灯、数码管和扬声器连接起来即可。

电路由主体电路和扩展电路两部分组成，主体电路主要由74LS175，即4D触发器来构成抢答锁存器，由主持人来控制74LS175的清零端。

当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的LED发光二极管发光，并且扬声器发出声音，同时，由3个Q 及门电路组成的锁存电路来控制其他选手再按键时不再起作用。

扩展电路主要包括秒脉冲发生电路和定时电路，并且在设计中加入了报警电路，以提示选手和观众。

经Proteus仿真软件验证抢答器原理图无误，可实现设计所要求功能。

关键词：三人智力竞赛抢答器、74LS175、脉冲、锁存器目录1 设计任务及要求 (3)2 设定系统方案 (3)3单元电路设计、参数计算和器件选择 (4)3.1 抢答电路设计 (4)3.2 定时电路设计 (6)3.3报警电路设计 (9)4完整的电路图及电路的工作原理 (10)4.1完整电路图 (10)4.2 工作原理 (10)5 心得体会 (11)参考文献 (12)附录 (13)三人智力竞赛抢答器1 设计任务及要求（1）设计一个供三人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，稍后的其他人按下开关则无效。

抢答器具有显示功能，即选手按动按钮，相应的LED发光二极管发光，同时扬声器发出声音。

（2）主持人没有宣布抢答开始时，抢答不起作用。

主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；（3）计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。

若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。

倒计数定时器的时间可以随意预置；电路具有回答问题时间控制功能，要求回答时间小于等于100秒（显示为99到0），当达到限定时间时，发出声响以示警告。

数字电路逻辑设计课程设计设计名称数字竞赛抢答器专业班级学号姓名指导教师太原理工大学现代科技学院课程设计任务书注：上交（大张图纸不必装订）2.可根据实际内容需要续表，但应保持原格式不变。

指导教师签名：日期：专业班级 学号 姓名 成绩 设计目的有许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。

同时，还可以设置记分、犯规及奖惩记录功能。

(1). 了解抢答器的设计原理(2). 掌握其外围电路的设计与主要性能参数测试方法 (3). 掌握抢答器的设计方法与电子线路系统的装调技术设计要求内容和步骤设计竞赛抢答器，要求：（1）设计制造一个可容纳六组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。

（2）电路具有第一抢答信号的鉴别和锁存功能。

（3）设置记分电路。

每组在开始预置成100分，抢答后由主持人记分，答对一次加10分，否则减10分。

（选做）（4）设置犯规电路。

对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。

（选做）1、根据选题要求，进行方案比较，画出系统框图，进行初步设计。

2、设计单元电路，计算参数，选择元器件。

3、画出系统电路原理图。

4、利用EWB 软件对原理图进行仿真，修改设计中的疏漏。

5、现场安装调试。

6、撰写课程设计说明书。

电路的基本功能要求及原理方框图1：设计一个智力抢答器抢答器，能同时供6名选手或6个代表队比赛，他们的编号分别是1，2，3，4，5，6各用一个按纽，按纽编号与选手的编号相对应，分别用6个按钮S1-S6表示。

2: 给主持人设置一个系统清除和抢答开始的控制开关S 。

3：抢答器具有锁存与显示功能。

即抢答开始后，若选手按动按钮，锁存器立即锁存相应的选手编号，并在LED 数码管上显示选手的编号（1-6），同时扬声器发出声响提示。

选手抢答实行优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清除为止。

《数字逻辑电路》多路电子抢答器的设计1 整机设计1.1 设计要求结合所学数电知识设计一个智力竞赛抢答器，供八个选手参加比赛使用，且主持人可控制抢答的开始。

1.1.1设计任务根据要求设计制作一个八人抢答器。

1.1.2性能指标要求给主持人一个控制开关，用来控制系统的清零和抢答开始(蜂鸣器响)。

抢答器具有数据锁存和显示功能，有选手按动抢答按钮（停止蜂鸣），编号立即锁存，并在LED数码管上显示选手编号，此外，要封锁输入电路，禁止其他选手抢答。

1.2 整机实现的基本原理及框图1.2.1基本原理SW2到SW9为八位选手的抢答开关，SW1单刀双掷开关设为主持人控制开关。

当主持人控制开关置于清零状态时，RS触发器的R端为低电平，输出端全部为低电平。

于是4511的BI为高，显示器灭灯；74LS148处于工作状态，此时锁存电路不工作。

当SW1置于开始状态，优先编码电路和锁存电路同时处于工作状态。

74LS279的1R、1S均为高电平，由真值表可知，输出1Q为低电平，从而使74LS148输入使能端为低电平有效，即抢答器处于等待工作状态。

若有选手（假设为3号选手）按动抢答开关（即闭合SW4），此时优先编码器74LS148输入端I3接低电平有效，则输出A2A1A0为100，A2A1A0分别接至3S、2S、1S，根据RS锁存器真值表，1Q2Q3Q输出分别为110，从而4511的输入端DCBA为0011，经4511译码，显示器上显示“3”。

与此同时，当74LS148输入端有一个为低电平时，GS为低电平有效，即标志译码器处于工作状态，从而使4S为0，此时4Q输出为高电平，致使EI为高电平，74LS148处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。

这就保证了抢答者优先性以及抢答电路的准确性。

抢答结束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一轮抢答环节。

1.2.2总体框图2 各功能电路实现原理及电路设计74LS148优先编码器此芯片为8线-3线优先编码器，在优先编码器电路中，允许同时输入两个以上编码信号。

智力比赛抢答器逻辑电路设计一.抢答器的扼要智力比赛是一种活泼活泼的教导情势和办法,经由过程抢答和必答两种方法能引起参赛者和不雅众的极大兴致,并且能在极短的时光内,使人们增长一些科学常识和生涯常识.现实进行智力比赛时,一般分为若干组,各组对主持人提出的问题,分必答和抢答两种.必答有时光限制,到时要告警,答复问题精确与否,由主持人判别加分照样减分,成绩评定成果要用电子装配显示.抢答时,要剖断哪组优先,并予以指导和鸣叫.二.抢答器的义务与请求设计请求：每组设置一个抢答器按钮,供抢答者应用.电路具有第一抢答旌旗灯号辨别和锁存功效.在主持人将体系复位并发出抢答指令后,若抢答者按动抢答开关,则该组指导灯亮并组别辨别显示电路显示抢答者的组别,同时扬声器发出“嘀-嘟”的双响,音响中断2-3S.电路具备自锁功效,使别组的抢答器开关不起感化.设计义务：本题的基本义务是精确判别第一抢答者的旌旗灯号并将其锁存.实现这功效可用触发器或锁存器等.在得到第一旌旗灯号后应当将其电路的输出封锁,使其他组的抢答旌旗灯号无效.同时还必须留意,第一抢答旌旗灯号必须在主持人发出抢答敕令后才有用,不然应视为提前抢答而犯规.当电路形成第一抢答旌旗灯号之后,LED显示组电路显示其组别.还可辨别出的第一抢答旌旗灯号控制一个具有两种工作频率交流变更的音频振荡器工作,使其推进扬声器发出响音,暗示该题抢答有用.三.设计计划用TTL或CMOS集成电路设计智力比赛抢答器逻辑控制电路,具体请求如下：1. 抢答组数为4组,输入抢答旌旗灯号的控制电路应由无发抖开关来实现.2. 判别选组电路.能敏捷.精确地判处抢答者,同时能消除其它组的干扰旌旗灯号,闭锁其它各路输入使其它组再按开关时掉去感化,并能对抢中者有光.声显示和呜叫指导.3. 计数.显示电路.每组有三位十进制计分显示电路,能进行加/减计分.4. 准时及音响.必答时,启动准时灯亮,以示开端,当时光到要发出单声调“嘟”声,并熄灭指导灯.抢答时,当抢答开端后,指导灯应闪亮.当有某组抢答时,指导灯灭,最先抢答一组的灯亮,并发出音响.也可以驱动组别数字显示（用数码管显示）.答复问题的时光应可调剂,分离为10s.20s.50s.60s或稍长些.4.主持人应有复位按钮.抢答和必答准时应有手动控制.抢答器电路道理框图构造.如图3-4CD4011,S5A复位按钮,触发器CD4042是电路的焦点元件.当6脚输出高电日常平凡,触发器CD4042的输出状况由输入的时钟脉冲的的高的电平来决议,CP=O时锁存数据,CP=1时传输数据.三.各单元电路设计（1）控制电路的设计控制电路是由锁存型的D触发器CD4042和与非门CD4012等构成（如图3－8）; CD4042含有四组具有配合单位控制储存批示输入.控制极性是可以选择的.如POL输入为低电平电位及STORE输入亦为低电平,送至D输入之数据将在其个体真的及互补的输出端消失当STORE输入电位升高,在此输入之数据于正过度时即储存于内部并以真值情势消失Q输出端及其互补消失于Q输出端;CD4012为双4输入端与非门两组正逻辑皆可单独应用.当任一闸之一或一个以上之输入端电位低时,将使输出端电位升高.如四个输入端皆为高电日常平凡,则输出端之电位降低.A系列元件会产生极坏之一面倒的反响.可应用B系列元件,但非临界之应用.在没有任何电平输入时,CD4042的4个输入端经由电阻上拉为高电平,依据其功效表可知其四个Q输出端为高电平,Q输出端为低电平LED不显示,此时与非门CD4012输出为低电平使多谐振荡电路停振,从而控制全部电路处于稳固状况.反之,当CD4042输入高电日常平凡,其输出端Q与Q分离输出低电温和高电平,CD4012输出低电平使多谐振荡电路起振,从而控制全部电路进行正常的工作.控制电路是全部电路的焦点部分,当输入的CP＝1时CD4042进行数据传输,当输入的CP＝0时CD4042进行数据所存（判别第一个抢答者的旌旗灯号）.CD4042的利害,决议了全部电路的整体机能..上图是集成D锁存器CD4042的逻辑图和功效表.芯片中含有4个D锁存器单元,共用一个时钟脉冲,CP为时钟端,POL为极性控制旌旗灯号.CD4042功效见图,它的功效为：当极性控制旌旗灯号POL=0时,若CP=0触发器吸收D旌旗灯号,并在CP上升沿到来时,锁存D旌旗灯号,CP=1时代自锁D旌旗灯号;当POL=1时,则CP=1时,触发吸收D旌旗灯号,CP降低沿到来时锁存D旌旗灯号,CP=0时代自锁.图3-6 控制电路（2）声响电路的设计声响电路用一个音频振荡器去推进一个扬声器(蜂鸣器)工作即可.为求电路简略,声响电路所示一般声响电路都由集成音乐芯片或简略的分立元件构成.图 3-7 声响电路电路本声响电路的设计重要采取多谐振荡器和Q1等元件构成（如图3－9）;当CD4012在输出低电日常平凡多谐振荡电路不工作;声响提醒电路处于稳固状况（不工作）.当CD4012在输出高电日常平凡多谐振荡电路起振;驱动三极督工作从而带动扬声器发出声音.声响提醒电路处于工作状况）.当有旌旗灯号从振荡电路输出时,电流经R15形成一电压压降在Q1的基极,此时Q1导通,电流从VCC经蜂鸣器到地,从而蜂鸣器发声.该装配中,直流电源供给12V电压,足够驱动蜂鸣器发声,所以不须要接入74LS244驱动.（3）显示电路显示电路一般由 LED为发光二极管或数码显示器来实现,因为数码显示电路一般都须要显示驱动电路来实现比较庞杂.而LED为发光二极管重要加上恰当的正向电压,该管即可发光,LED 内接法有两种：即共阳极和共阴极接法,要使其对方的发光二极管发光,前种接法使其响应的极为低电平,后种接法使其响应极为高电平.半导体二极管的长处是体积小.工作靠得住.寿命长.响应速度快.色彩丰硕.缺陷是功耗较大.在本电路的设计中重要采取Q1-Q4和LED1～LED5等元器件构成显示电路（如图3－10）,用来显示抢答者的组别.CD4042的Q端输出低电日常平凡LED不发光.CD4042的Q输出高电日常平凡LED发光,显示抢答者的组别.图3－8显示电路（4）门控多谐振荡电路多谐振荡器是一种无稳态电路,它在接通电源后不须要外加触发旌旗灯号,电路状况可以或许主动地不竭变换,产生矩形波的输出.因为矩形波中的谐波分量许多,是以这种振荡器冠以”多谐”二字.在数字电路设计中经常应用555多谐振荡电路.施密特振荡电路或者由简略的门电路来实现,因为555多谐振荡电路.施密特振荡电路应用于对于电路精度要比较高的电路设计中.与通俗的门电路比拟门电路具有电路构造简略.成本低 .实现轻易的特色.而在本电路的设计中门控多谐振荡电路由CD4011门电路和R14.C1等构成.它重要用来驱动Q5使扬声器发出声音.开关按下与非门输出高电平,门控多谐振荡器起振.扬声器发声.门控多谐振荡器频率由R14.C1来决议,振荡器频率约为800HZ.CD40114二输入与非门（1/4）所有这四组正逻辑反和闸皆可单独应用之.当任一闸之间或两输入端电位低时,则输出端之电位升高;两输入端同时电位高时,输出端之电位降低.CD4012 双4输入与非门（1/2）当任一闸之一或一个以上之输入端电位低时,将使输出端电位升高.如四个输入端皆为高电日常平凡,则输出端之电位降低.表3－1CD4011. CD4012的逻辑图体系电路工作进程如图（3－3）所示抢答器由控制电路.显示电路和声音提醒电路3部分构成.锁存型D触发器CD4042.与非门IC2-1CD4042等元器件构成抢答控制电路;Q1—Q4.LED1~LED4等元器件构成显示电路;与非门IC3CD4011等元器件构成声音提醒电路.J1A—J4A 是抢答按钮,J5A位按钮.四位锁存器D触发器CD4042是全部电路的焦点器件,当POL6脚接高电日常平凡,D触发器的输出状况由输入时钟脉冲的极性决议,即CP=1时,传输数据,CP=0时锁存数据.当Q1—Q4没有按下时,CD4042的个输入端D1~D4经由电阻R1~R4上拉为高电平,是以其输出端Q1~Q4均输出高电平,Q1-Q4输出为低电平,Q1—Q4均截止,发光二极管LED1~LED4均不亮.此时与非门IC2-1CD4012输出低电平,由U4A.U6A CD4011等元器件构成的门控多谐振荡器处于停振状况,提醒音电路不工作.同时与非门U3ACD4042输出低电平,使得U5A CD4011输出高电平,即CP=1,D 触发器处于数据传输状况.假如SA1被按下,此时D1=0,Q1=0,使得U2A4042输出为高电平,U5A CD4011为低电平,即CP=0,D触发器转入锁存状况,再按下其他按钮,电路不再响应.同时CD4042的Q1=1,VY1接通,LED1点亮,显示第一路抢答.在按下S1A的同时,与非门U3A输出高电平,门控多谐振荡器起振,由Q5驱动扬声器发出提醒音.门控振荡器的振荡频率由R14.C1的参数决议,振荡频率约为800HZ.SA5是复位按钮,按下J5A,可使与非门U5A CD4011的一个输入端置零,其输出变成高电平,即CP=1,电路又回到Q1~Q4=1,Q1~Q4=0的初始状况,为下一轮抢答做好预备,其他3路的工作道理与之雷同.（5）总电路仿真剖析四.电路的装配与调试数字电路体系的设计完成后,一个重要的步调是装配调试.这一步是对设计内容的磨练,也是设计修正的实践进程,是理论常识和实践常识分解应用的重要环节.装配调试的目的是使设计电路知足设计的功效和机能指标,并且具有体系请求的靠得住性.稳固性.抗干扰才能.这里扼要论述装配调试数字电路的几个步调.（1）检测电路元件最重要的电路元件是集成电路,经常应用的检测办法是用仪器测量.用电路试验或用替代办法接入已知的电路中.集成电路的检测仪器重要用集成电路测试仪,还可用数字电压表作简略单纯测量.试验电路则模仿现场应用情形测试集成芯片的功效.替代法测试必须具备已有的无缺工作电路,将待测元件替代原有器件后不雅察工作情形.除集成电路芯片外,还应检测各类预备接入的其他各类元件,如三极管.电阻.电容.开关.指导灯.数码管等.应确信元件的功效精确.靠得住才干装入电路装配.（2）电路装配数字电路体系在设计调试中,往往是先用面包板进行试装,只有试装成功,经调试肯定各类待调剂的参数适合后,才斟酌设计成印制电路.试装中,起首要选用质量较好的面包板,使各接插点和接插线之间松紧适度.装配中的问题往往分散在接插线的靠得住性上,特殊须要引起留意.装配的次序一般是按照旌旗灯号流向的次序,先单元后体系.边装配边测试的原则进行.先装配调试单元电路或子体系,在肯定各单元电路或子体系成功的基本上,慢慢扩展电路的范围.各单元电路的旌旗灯号衔接线最好有标识表记标帜,如用特殊色彩的线,以便能便利断开进行测试.（3）体系调试体系调尝尝将装配测试成功的各单元衔接起来,加上输入旌旗灯号进行调试,发明问题则先对故障进行定位,找出问题地点的单元电路.一般采取故障现象估测法（依据故障情形估量问题地点地位）.对分法（将故障大致地点部分的电路对分成两部分,一一查找）.比较法（将类型雷同的电路部分进行比较或对调地位）等.体系测试一般分静态测试和动态测试.静态测试时,在各输入端参加不合电平值,加高电平（一般接1千欧以上电阻到电源）.低电平（一般接地）后,用数字万用表测量电路各重要点的电位,剖析是否知足设计请求.动态测试时,在各输入端接入划定的脉冲旌旗灯号,用示波器不雅察各点的波形,剖析它们之间的逻辑关系和延时.除了调试电路的正常工作状况外,别的特殊要留意调试初始状况.体系清零.预置等功效,检讨响应的开关.按键.拨盘是否靠得住,手感是否正常.五.总结与领会1.成果剖析：当在主持人将开关S5A清零宣告抢答开端敕令后,S1A.S2A.S3A 先后将开封闭合后后,LED1亮,解释CD4042将1组的旌旗灯号锁存 ,LED1亮,扬声器发出声响,主持人判别出第一组抢答成功,其他组的显示不亮,没有抢答成功（如图3-13）所示.从以上结论可以看出本电路的设计相符设计请求.2.总结此次设计造就了我应用所学理论常识和技巧,剖析解决盘算机应用现实问题才能. 以及控制设计盘算机课题的思惟和办法,建立严正卖力工作风格和查询拜访研讨.查阅技巧文献.材料.手册及编写技巧文献的才能. 同时在临盆实践中所涉及的一些实践问题,又促使我带着疑问积极地摸索.进行设计从常识技巧的预备到心理的充分熟悉都具备了较好的基本.。

智力竞赛抢答器逻辑电路设计
在逻辑电路设计中，我们需要考虑以下几个关键要素：按钮输入、时
间记录、比较和显示。

首先，按钮输入是抢答器的输入信号，可以通过按钮连接到电路中。

当参赛者按下按钮时，按钮会向电路发送一个电压信号，表示有参赛者抢答。

这个电压信号可以通过逻辑门电路进行检测和处理。

接下来，时间记录是抢答器的核心功能之一、当有参赛者按下按钮时，抢答器需要迅速记录下按下的时间顺序，以便后续比较和判断。

为了实现
时间记录功能，可以使用一个计时器电路，例如基于555定时器芯片或微
控制器的计时器功能。

在记录时间的过程中，我们需要将每位参赛者的按下顺序进行记录。

为了区分每位参赛者，我们可以为每个按钮设置一个独特的编号或标志。

这样，在时间记录中，可以同时记录按下的时间和参赛者的编号，以便后
续比较和判断。

比较是判断哪位参赛者最先抢答的关键步骤。

在时间记录完成后，我
们可以将参赛者的抢答时间进行比较，以确定最先抢答的参赛者。

比较可
以通过逻辑门电路实现，例如使用比较器电路、多路选择器电路等。

最后，抢答器需要实时地显示抢答结果，以便主持人和观众了解。

显
示可以通过LED显示屏、数码管等组件进行，这些组件可以通过逻辑门电
路控制来显示对应的结果。

综上所述，智力竞赛抢答器的逻辑电路设计主要包括按钮输入、时间
记录、比较和显示等功能。

通过设计合适的逻辑门电路，可以实现高效准
确的抢答功能，提升智力竞赛的游戏体验。

当然，设计的具体电路方案需要根据实际需求和可用的器件进行选择和调整。

数字逻辑电路课程设计报告题目名称: 4路抢答器系院:专业班级:学生姓名:完成日期:摘要数字抢答器由主体电路与扩展电路组成。

优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路, 以上两部分组成主体电路。

通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能, 构成扩展电路。

经过布线、焊接、调试等工作后数字抢答器成形。

关键字: 开关阵列电路；触发锁存电路；解锁电路；编码电路；显示电路（1）一, 设计目的（2）本设计是利用已学过的数电知识, 设计的4人抢答器。

（3）重温自己已学过的数电知识；（2）掌握数字集成电路的设计方法和原理；（3）通过完成该设计任务掌握实际问题的逻辑分析, 学会对实际问题进行逻辑状态分配、化简；（4）掌握数字电路各部分电路与总体电路的设计、调试、模拟仿真方法。

（一）二, 整体设计（二）设计任务与要求：1.抢答器同时供4名选手或4个代表队比赛, 分别用4个按钮S0~ S3表示。

2.设置一个系统清除和抢答控制开关S, 该开关由主持人控制。

3.抢答器具有锁存与显示功能。

即选手按动按钮, 锁存相应的编号, 并在LED数码管上显示, 同时扬声器发出报警声响提示。

选手抢答实行优先锁存, 优先抢答选手的编号一直保持到主持人将系统清除为止。

4.参赛选手在设定的时间内进行抢答, 抢答有效, 定时器停止工作, 显示器上显示选手的编号和抢答的时间, 并保持到主持人将系统清除为止。

5.如果定时时间已到, 无人抢答, 本次抢答无效。

（三）设计原理与参考电路抢答器的组成框图抢答器的一般组成框图如下图所示。

它主要由开关阵列电路、触发锁存电路、解锁电路、编码电路和显示电路等几部分组成。

1.开关阵列电路: 该电路由多路开关所组成, 每一名竞赛者与一组开关相对应。

开关应为常开型, 当按下开关时, 开关闭合；当松开开关时, 开关自动弹出断开。

2.触发锁存电路: 当某一组开关首先被按下时, 触发锁存电路被触发, 在对应的输出端上产生开关电平信息同时为防止其他开关随后触发而造成输出紊乱, 最先产生的输出电平反馈到使能端上, 将触发电路封锁。

内蒙古师范大学计算机与信息工程学院《数字电路》课程设计报告设计题目智力竞赛抢答器逻辑电路设计指导教师戚桂美职称讲师姓名***学号2009*******日期2011/7/12智力竞赛抢答器逻辑电路设计计算机与信息工程学院 2009级 2009*******指导教师戚桂美讲师摘要设计一个可以容纳4名选手或4个代表队比赛的抢答器。

设置一个系统清除和抢答控制开关S，该开关由主持人控制。

抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并将优先抢答选手的编号保持到显示器上，直到主持人将系统清除为止。

关键字抢答器电路图 74LS741引言智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们增加些科学知识和生活常识。

在进行智力竞赛抢答时，各参赛者考虑好后都想抢先答题。

如果没有合适的设备，有时难以分清它们的先后，是主持人感到为难。

为了使比赛能顺利进行，需要有一个能判断抢答先后的设备，来做一个公正的裁判员。

称之为智力竞赛抢答器。

2设计任务及主要技术指标和要求2.1 主要的设计指标和要求主持人没有宣布抢答开始时，抢答不起作用；在主持人宣布抢答开始后，可以进行抢答。

它的任务是从若干名参与者中确定出最先的抢答者，立即将其编号锁存，并在LED数码管上显示选手的编号，同时用声和光提示。

此外，封锁输入电路，禁止其他选手抢答，优先抢答选选手的编号一直保存到主持人将系统清零为止。

为此我们小组决定就这次机会设计一个低成本但又能满足需要的四路智力竞赛抢答器。

2.2 设计任务和要求(1) 设计一个可以容纳4名选手或4个代表队比赛的抢答器。

(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。

(3) 抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并将优先抢答选手的编号保持到显示器上，直到主持人将系统清除为止。

3工作原理接通电源后：主持人的开关拨到“清除”状态，此时抢答器处于禁止状态，编号显示器处于“0”；主持人将开关设置为“开始”状态，并宣布“开始抢答”，此时抢答器开始工作。

电路设智力竞赛抢答器逻辑计1.1设计背景在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。

同时还可以设置记分、犯规及奖励记录等多种功能。

该设计就是针对上述各种要求设计出的供6 名选手参赛使用的数字式竞赛抢答器。

数字抢答器由主体电路与扩展电路组成。

优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。

通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。

经过布线、焊接、调试等工作后，数字抢答器成形。

1.2设计任务与要求1）设计一个至少可供6人进行的抢答器。

（2）系统设置复位按钮，按动后，重新开始抢答。

（3）抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

显示优先抢答者序号并且不出现其他抢答者的序号。

（4）抢答器具有定时抢答功能，且一次抢答的时间有主持人设定，本抢答器的时间设定为60秒，当主持人启动“开始”开关后，定时器开始减计时。

当设定的时间到，而无人抢答时，本次抢答无效，报警发出声音，并禁止抢答。

（5）设定的抢答时间内，选手可以抢答，这时定时器停止工作，显示器上显示选手的号码和抢答时间。

并保持到主持人按复位键。

2 总体设计方案2.1方案选择方案一采用74LS148优先编码器分辨选手抢答的先后，并通过RS 锁存器74LS279锁存抢答者的编号，再经过74LS48芯片译码驱动共阴极数码管显示。

方案二采用CC4067作为编码电路的核心元件，当有选手抢答时输出四位相应的8421BCD 码即可同时供16位选手抢答。

经CC4511七段译码器译码后驱动共阴极数码管显示，同时利用CD4069组成一个多谐振荡器，作为十进制计数器CC4510的CP 脉冲使其计数并与D 触发器CD4013完成自动锁存的功能。