智力竞赛抢答器逻辑设计报告

数字电路课程设计智力竞赛抢答器设计报告目录一、设计题目 (1)二、设计要求与设计说明 (1)三、课题分析与设计说明 (2)四、设计思路及原理 (2)五、单元设计及实现 (3)1、抢答信号产生电路 (3)2、编码电路 (3)3、锁存电路 (4)4、译码电路 (5)5、延时电路 (6)6、振荡电路 (7)六、总体设计及实现 (9)七、调试仿真 (10)八、零件表 (12)九、设计总结 (13)十、参考资料 (13)一、设计题目智力竞赛抢答器二、设计要求与设计说明1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、2、3、4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。

2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。

主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。

3、抢答器对参赛选手动作的先后有很强的分辨能力。

即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。

也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。

4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。

5、画出总体电路图并列出元器件清单。

三、课题分析与设计说明智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。

主持人清零功能由信号产生电路和锁存电路共同实现。

四、设计思路及原理模块化电路：方便电路安装和调试。

将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。

抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。

开放课题智力竞赛抢答器设计报告(一)开放课题智力竞赛抢答器设计报告一、背景介绍开放课题智力竞赛是一项智力竞赛，需要选手快速准确地抢答问题，因此需要一个抢答器来辅助比赛，提高比赛的公正和效率。

二、需求分析1. 选择器为了避免抢答造成混乱，需要一个选择器，能够依次选择下一个抢答选手。

选择器可以是一个按钮或者一个旋钮。

2. 显示器为了确保比赛公正，需要一个显示器来显示抢答选手的编号和得分。

显示器可以是数字显示屏或LED灯。

3. 计时器为了控制比赛时间，需要一个计时器。

当比赛时间到达设定时间时，抢答器会自动停止，不能再进行抢答。

4. 抢答按钮每个选手都需要一个抢答按钮，选手按下按钮后，抢答器会记录下时间并发出声音。

选手抢答的时间越短，得分越高。

三、系统设计抢答器主要由选择器、显示器、计时器和抢答按钮组成。

选择器通过按钮或旋钮选择下一个抢答选手，选手按下抢答按钮来开始抢答。

计时器会记录抢答时间并停止计时器，同时记录抢答选手的编号和得分。

显示器显示抢答选手的编号和得分。

四、原理图设计抢答器的原理图如下图所示：五、电路设计抢答器的电路设计如下图所示，采用了ATmega328P单片机作为控制核心，用按钮或旋钮控制下一个抢答选手，同时记录选手的编号和得分。

显示器使用LED显示器，可以清晰显示抢答选手的编号和得分。

六、实验结果经过实验可以发现，抢答器的响应速度非常快，抢答选手的编号和得分可以清晰显示在LED屏幕上。

同时，计时器的精度非常高，可以确保比赛的公正性。

七、结论本文设计了一种抢答器，用于开放课题智力竞赛。

经过实验可以发现，抢答器的响应速度非常快，计时器的精度非常高，可以确保比赛的公正性。

因此，本文设计的抢答器可以广泛应用于各种智力竞赛和抢答活动中。

内蒙古师范大学计算机与信息工程学院《数字逻辑》综合课程设计报告智力竞赛抢答器逻辑电路设计计算机与信息工程学院10级师范汉班XXX2010110 XXX指导教师XXX讲师摘要现今，形式多样、功能完备的抢答器已广泛应用于电视台、商业机构、学校、企事业单位及社会团体组织中，它为各种知识竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活。

设计一个四路抢答器主要包括控制电路、译码电路、报警电路、显示电路部分，抢答器同时供4名选手或4个代表队比赛。

主持人可以通过清除开关和控制开关控制系统的清零和抢答的开始。

关键词门电路触发器1设计任务及主要技术指标和要求1.1设计一个可以容纳4名选手或4个代表队比赛的抢答器。

1.2设置一个系统清除和抢答控制开关S，该开关由主持人控制。

1.3抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并将优先抢答选手的编号保持到显示器上，直到主持人将系统清除为止。

2引言接通电源后，主持人的开关处于“0”位置时，抢答器处于禁止状态，选手编号的LED灯不亮，七段数码管显示为“0”。

当主持人把开关拨到“1”位置、清除开关拨到“0”位置后，抢答器进入工作状态，选手们进行抢答。

当其中一个选手按下抢答按钮后，其他选手再按按钮无效，报警器发出声响表示进入回答问题状态，选手编号的LED灯亮，七段数码管显示出抢答成功的选手的编号。

3工作原理电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。

如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。

而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。

这样输入端受干扰的时间大大缩短，受干扰的可能性就降低了。

边沿D触发器也称为维持-阻塞边沿D触发器。

特征方程Q n+1=D。

4电路组成部分图4-1 抢答器实现规划图4.1 控制电路控制电路包括4个D触发器（74LS74）以及一些组合门电路实现数据的锁存（最关键的是“反馈”部分），使得首先抢答的选手Q = 1，其余为0，并且其他选手再抢答也不起作用。

电子技术课程设计--智力竞赛抢答器设计报告智力竞赛抢答器设计报告目录一．设计任务和要求----------------------------------------------（2）1.1设计任务------------------------------------------------（2）1.2设计要求------------------------------------------------（2）1.3设计目的------------------------------------------------（2）二．设计方案的选择与论证---------------------------------- （2）2.1设计思路------------------------------------------------（2）2.1.1基本功能---------------------------------------------（3）2.1.2 扩展功能--------------------------------------------（3）2.1.3 抢答器的组成框图--------------------------------（3）2.2方案论证------------------------------------------------（5）三．电路设计计算与分析----------------------------------------（5）3.1单元电路的设计及原理分析------------------------（5）3.1.1抢答电路的设计------------------------------------（5）3.1.2定时电路的设计------------------------------------（8）3.1.3声响电路的设计------------------------------------（8）3.1.4时序控制电路设计---------------------------------（9）3.2电路仿真图-------------------------------------------- (11)3.2.1抢答模块电路仿真图----------------------------- (11)3.2.2 定时模块电路仿真图---------------------------- (12)3.2.3整体电路仿真图-----------------------------------(12)3.3电路元器件参数的选择----------------------------- (12)四. 总结及心得---------------------------------------------------- (20)五．附录------------------------------------------------------------ (22)附录一.元件清单------------------------------------------ (22)附录二.电路原理图(另见A3纸) --------------------------(22)六．参考文献------------------------------------------------------ (23)2一．设计任务和要求1.1设计任务：利用所学的数字电子电路的知识设计一个可供四组参赛者进行比赛的智力竞赛抢答器。

(2023)开放课题智力竞赛抢答器设计报告(一)开放课题智力竞赛抢答器设计报告背景每年，学校都会举办开放课题智力竞赛，这是一项很受欢迎的比赛。

在比赛中，参赛者需要使用抢答器进行答题，因此，设计一个高效、简洁的抢答器变得至关重要。

需求我们需要设计一款抢答器，以应对开放课题智力竞赛中可能出现的问题。

功能需求1.快速、精确地记录参赛者的答题时间2.支持多人同时使用3.可以设置答题时间和其他参数非功能需求1.设计简洁、美观2.稳定性高，不易出故障3.方便使用，操作简单设计硬件设计我们将使用单片机来设计抢答器，核心控制器选用STM32系列。

具体包括：按键、蜂鸣器、LCD1602显示屏、红外接收头模块等。

软件设计软件采用C语言编写，使用Keil MDK-ARM开发环境。

主要分为两部分：时间控制和通信控制。

时间控制部分负责计算答题时间、控制蜂鸣器提示答题结束、控制LCD1602显示屏显示时间和比赛开始/结束等信息。

通信控制部分负责读取红外接收头模块数据，实现多人同时抢答，判断抢答正确与否，记录答题者和答题结果等信息。

实现整个抢答器的实现中，最重要的部分为红外接收头模块数据的读取。

我们采用了定时器的方式，每个固定的时间段读取一次红外信号。

同时，我们为每个按钮设置了不同的红外编码，在接收头模块接收到信号时，通过比对编码来判断其对应的按钮是否被按下。

结论通过实际测试，我们设计的抢答器能够满足比赛中的需求。

其功能齐全、简洁美观、易于操作、稳定性高，可以为参赛者提供良好的抢答环境。

未来优化尽管我们已经实现了一个高效的抢答器，但我们认为还有一些方面可以进一步优化：1.使用无线通信模块，实现更远距离的传输和更多参赛者的同时抢答2.添加多种提示音效，以避免参赛者出现眩晕或难以分辨的情况3.自动统计比赛结果，生成排名和奖励等信息，实现全自动化管理总结抢答器作为比赛中必要的设备之一，其设计方案对比赛结果和参赛者体验有着重要影响。

智力抢答器系统设计报告07电子信息（2）班冀鹏超一、系统设计要求在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等各种手段批示出第一抢答者。

同时，还可以设置计分、犯规及奖惩记录等各种功能。

本设计的具体要求是：1.设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。

2.电路具有第一抢答信号的鉴别和锁存功能。

在主持人交系统复位并发出抢答指令后，若抢答开关，则该组指示灯亮并用组别显示电路显示抢答者的组别，同时扬声器发出“嘀嘟”的双音音响，且持续2~3秒。

此时，电路应具备自锁功能，使别组的抢答开关不起作用。

3.设置计分电路。

每组在开始时预置成100分，抢答后由支持人计分，答对一次加10分，否则减10分。

4.设置犯规电路。

对提前抢答和超时抢答的组别鸣喇叭示警，并由组别显示电路显示出犯规组别。

二、系统设计方案根据系统设计要求可知，系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR,系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮TA、TB；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口LEDA、LESB、LEDC、LEDD，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。

本系统应具有的功能有：第一抢答信号的鉴别和锁存功能；抢答计时功能；各组得分的累加和动态显示功能；抢答犯规记录功能。

根据以上的分析，我们可将整个系统分为三个主要模块：抢鉴别模块QDJB；抢答计时模块JSQ；抢答计分模块JFQ；对于需显示的信息，需增加或外接译码器，进行显示译码。

考虑到FPGA、CPLD的可用接口及一般EDA实验开发系统的输出显示资源的限制，这里我们将组别显示和计时显示的译码器内设，而将各组的计分显示的译码器外接。

.. . ..数字电子技术课程设计题目: 八路智力竞赛抢答器设计姓名:专业: 电子科学与技术班级: 122班学号:指导教师:20 年月日.XX科技学院理学院八路智力竞赛抢答器设计一、课程设计题目（与实习目的）（一）、题目：八路智力竞赛抢答器设计（二）、实习目的：1．进一步掌握数字电路课程所学的理论知识。

2．熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用其进行电路设计。

3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。

4．培养认真严谨的工作作风和实事求是的工作态度。

5．数点课程实验是大学中为我们提供的唯一一次动手实践的机会，增强动手实践的能力。

二、任务和要求实现抢答器的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成抢答器系统。

（1）抢答器设计要求设计一个抢答器，基本要求：1. 抢答器可以实现基本抢答；可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。

2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。

3．抢答器具有数据锁存和显示的功能。

抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。

此外，要封锁输入电路，禁止其他选手抢答。

优先抢答选手的编号一直保持到主持人将系统清零为止。

三、总体方案的选择（1）总体方案的设计针对题目设计要求，经过分析与思考，拟定以下二种方案：方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。

实验一智力竞赛抢答装置一、实验目的1、学习数字电路中D触发器、RS触发器、分频电路、多谐振荡器、CP时钟脉冲源、时钟发生器及计数、译码显示等单元电路的综合运用。

2、熟悉智能抢答器的工作原理。

3、了解简单数字系统试验、调试及故障排除方法二、实验原理图16-1 智力竞赛抢答器装置原理图图中U88为四D触发器74LS175，它具有公共置0端和公共CP端，；U3为双四输入与非门74LS20；U1是与非门74LS00；U6为555构成的多谐振荡器，产生时钟脉冲；U4为译码器74LS48，译码显示在数码管上；U63为RS触发器74LS90，置数功能；抢答开始，由主持人清除信号，按下复位开关SW1，74LS175的输出Q1到Q全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先4做出判断的参赛者立即按下开关，对应的发光二极管点亮，第一轮抢答开始，计时器开始从0开始计数，同时通过与非门U3：A送出信号锁住其他三位抢答者的电路，不在接受其他信号，计数器计数到8后进入的二轮抢答，主持人再次清零在做抢答。

三、实验设备与器件1、+5V直流电源2、逻辑点评开关3、逻辑电平显示4、双踪示波器5、直流数字电压表6、电阻多个7、电容多个8、拨动开关5个9、74LS175、74LS74、74LS00、74LS20、74LS90、74LS48、 555、数码管四、实验内容1、测试各个芯片以及各逻辑门的逻辑功能。

2,、按图16-1接线。

3、调节电位器RW,是输出端获得频率为50HZ的矩形波信号，给各个芯片提供稳定的时钟脉冲。

4、测试抢答器功能（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关SW1置“0”，发光二极管全熄灭，再将SW1置“1”。

抢答开始，K1、K2、K3、K4某一个开关置“1”，观察发光二极管的亮、灭情况然后再将其他三个开关中任意一个置“1”，观察发光二极管的亮、灭是否改变。

（2）重复试验（1）的内容改变K1、K2、K3、K4任意一个开关状态，观察抢答器的工作情况。

开放课题智力竞赛抢答器设计报告(1)
开放课题智力竞赛抢答器设计报告
一、研究背景
近年来，随着智力竞赛的普及，抢答器逐渐成为一种必备的比赛工具。

然而，市面上的大部分抢答器均为封闭式设计，不能自由添加或删除
选手，且难以满足比赛的开放性需求。

因此，本研究旨在设计一种开
放式抢答器，以便更好地满足各类智力竞赛的需求。

二、研究目的
1. 设计一种可以自由添加或删除选手的抢答器；
2. 将抢答器的操作界面设计的更加简便易懂；
3. 提高抢答器的响应速度，确保比赛的公平性。

三、研究方法
1. 采用传感器和单片机技术，实现抢答器的数据采集、处理、控制等
功能；
2. 使用九宫格设计，将选手编号、“抢答”、“禁止抢答”等按钮布
局在一个面板上，加强操作的一体性；
3. 采用光电耦合器隔离电路，防止不同选手之间的信号干扰，确保系
统的稳定、可靠。

四、研究结果
1. 设计一种可自由添加或删除选手的抢答器，满足比赛的开放性需求；
2. 操作界面采用九宫格设计，简易易懂，方便比赛操作；
3. 抢答器响应速度快，确保比赛的公平性。

五、研究结论
本研究设计并制作了一种开放式抢答器，实现了可自由添加或删除选
手和九宫格界面设计等功能，提高了抢答器的响应速度，满足了比赛
的开放性方便管理，确保了比赛的公平性。

六、研究价值
本研究设计的开放式抢答器可以广泛应用于各类智力竞赛、知识竞赛，优化比赛操作流程，提高比赛的公平性和更好的满足不同比赛需求。

同时，设计方法和技术有很大的推广和应用价值。

《智力竞赛抢答装置实验报告》一、实验目的本实验旨在设计一种智力竞赛抢答装置，通过对装置的设计、制作和实验调试，了解和掌握物理学中与电路和开关控制相关的知识，同时提高对于实际问题的解决能力和动手实验能力。

二、实验原理本实验中，智力竞赛抢答装置的原理主要包含两个部分：信号产生和信号处理。

信号产生部分，即产生一个短脉冲信号，用于表示抢答先后顺序。

在本装置中，这个信号由一个开关和一个电容组成。

当电容中的电荷积累到一定程度时，电容会放电，开关的状态就会改变，产生一个短脉冲信号。

通过调整电容大小和电源电压，我们能够控制短脉冲信号的宽度和延迟时间。

信号处理部分，即根据抢答器的抢答先后顺序，点亮对应的信号灯。

在本装置中，这个部分由几个普通的开关和少量的电子元器件组成。

当抢答器按下按钮时，相应的开关会关闭，将对应开关的电路闭合，从而点亮对应的信号灯。

三、实验步骤1. 准备工作在实验开始前，需要准备以下材料和工具：- 面包板和电子元器件（包括电容、电阻、二极管、LED、通用电压放大器、膜式开关等）；- 电源、万用表、示波器等实验设备；- 铅笔、直尺、剪刀、电工剪刀等制作工具。

2. 设计电路图根据实验原理，将需要使用的电路、元器件和信号连线等绘制在纸上，形成完整的电路图。

在设计过程中，需要仔细阅读元器件相关文献，理解其性能和使用方法，避免由于元器件选错而导致的故障。

3. 制作电路根据绘制好的电路图，将电子元器件安装在面包板上，并按照电路图进行连接。

在制作过程中，需要仔细检查每一个元器件的极性和连接情况，确保电路连接没有错误。

4. 调试电路在电路制作完成后，需要使用实验设备对电路进行调试。

通过按下抢答器按钮，检测信号灯的点亮顺序和时间差异，根据需要进行调整。

在调试过程中，需要特别留意电容和电源电压的稳定性，避免电容放电不及时，导致抢答顺序的错误。

5. 实验记录在实验过程中，需要详细记录电路设计、制作、调试和实验结果等信息，以便后续参考和使用。

多路智力竞赛抢答器设计报告一、题目：任务设计一个多路智力竞赛抢答器。

设计要求1、基本要求（1）设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。

（2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。

2、发挥部分（1）扩展为10路（1～10）智力竞赛抢答器。

（2）设计抢答最长时间（30秒）限制和倒计时显示。

二、设计方案选取与论证：获得如图所示十路30秒倒计时抢答器的原理图。

原理图由倒计时部分和抢答器部分组成。

1、原理分析抢答器部分原理：用10个选手按键通过二极管直接控制4511输入端，一旦按键接通，4511则使7段数码管显示相应的数字。

初始状态个位和十位数码管均显示“10”，其锁存端电位为0。

在显示数字1—9时，十位数码管保持显示“0”，a 段输出是高电平，与个位数码管的f 端输出进行运算后接入4511的锁存端。

将个位数码管的g 端输出也接至此锁存端。

观察4511真值表：可知，和g 端输出在1—10的显示过程中至少其中之一输出高电平。

故，当抢答器部分因为按键的输入导致4511输出使得数码管显示从“00”跳变到“01”—“10”的数字时，使得两个4511连接起来的锁存端电位同时从低电平跳变为高电平，从而实现锁存功能。

锁存以后，无论按键如何输入，也不会改变数码管显示，仅当清零按键清零之后才可使锁存端电位置零。

倒计时部分原理：倒计时部分与抢答器部分的连接控制（1）抢答器部分4511的锁存端（2）倒计时部分555的端。

倒计时部分由555定时器组成多些振荡器，产生时间脉冲，由两片74LS192计数器芯片实现减法计数。

当主持人开关打开时，倒计时预置初始数值为30减数至0，当计数至0时，锁存555使振荡器不再输出脉冲，并通过与抢答器部分的连接使抢答器部分4511的锁存端置高电平，因此当计时器从30秒倒计时至0期间无按键输入后，会同时锁存倒计时部分和抢答器部分，知道主持人开关清零为止。

一、实验背景随着各类竞赛活动的普及，如何公正、高效地判定抢答者的优先级成为一个重要问题。

为此，我们设计并制作了一台适用于四人智力竞赛的抢答器。

该抢答器通过数字电路实现，能够实时显示倒计时时间，并在选手抢答成功时发出蜂鸣声，指示抢答者的优先级。

二、实验目的1. 熟悉数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。

2. 掌握智力竞赛抢答器的工作原理。

3. 了解简答数字系统设计、调试及故障排除方法。

三、实验原理1. D触发器：D触发器是一种基本的数字电路单元，具有存储一位二进制信息的功能。

在本实验中，我们使用D触发器74LS175作为抢答器的核心元件，实现选手抢答信号的锁存和优先级判断。

2. 分频电路：分频电路用于将输入信号的频率降低，以满足抢答器对倒计时时间的需求。

在本实验中，我们使用74LS74组成的四分频电路，将输入时钟信号分频，产生倒计时所需的时钟脉冲。

3. 多谐振荡器：多谐振荡器是一种能够产生周期性方波信号的电路。

在本实验中，我们使用74LS00组成的多谐振荡器产生抢答成功时的蜂鸣声。

4. CP时钟脉冲源：CP时钟脉冲源为抢答器提供统一的时钟信号，保证各个单元电路同步工作。

四、实验步骤1. 电路设计：根据实验原理，设计抢答器的电路图，包括D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路。

2. 元器件选型：根据电路图，选择合适的元器件，包括D触发器、分频电路、多谐振荡器、CP时钟脉冲源、数码管、按键、蜂鸣器等。

3. 电路搭建：按照电路图，将选好的元器件焊接在电路板上，连接好各个引脚。

4. 电路调试：检查电路连接是否正确，使用示波器等工具检测各个单元电路的波形，确保电路正常工作。

5. 功能测试：进行抢答器功能测试，包括倒计时显示、抢答成功蜂鸣声、优先级判断等。

五、实验结果与分析1. 倒计时显示：抢答器能够正常显示倒计时时间，从9秒开始倒计时，直到0秒。

2. 抢答成功蜂鸣声：当选手抢答成功时，抢答器能够发出蜂鸣声，提示选手抢答成功。

智力竞赛抢答器设计报告一、设计任务及要求1.可同时供8名选手或8个代表队参加比赛，他们的编号分别是I0～I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是S0～S7。

2.给节目主持人设置一个控制开关S，用来控制系统的清零和抢答的开始。

3.抢答器具有数据锁存和显示功能，抢答开始以后，若有选手按动抢答按钮，编号便立即锁存，并在LED数码管上显示出选手的编号。

此时，输入回路封锁，禁止其他选手抢答。

优先抢答的选手的编号一直保持到主持人将系统清零时为止。

4.定时抢答的功能，一次抢答的时间可由主持人设定（如30秒）主持人启动“开始”键后，定时器立即减时，并用显示器显示剩余秒数。

5.如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。

二、设计的作用、目的通过课程设计，对数字逻辑的基本内容有进一步的了解，特别是时序逻辑电路的设计。

能把这学期学到的数字逻辑理论知识进行实践、操作。

在提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。

而且在进行电路设计的时候遇到问题，通过独立的思考有利于提高解决问题的能力。

在经过这次课程设计后，更明白数字逻辑电路设计的一般方法，以及在遇到困难怎么排除问题。

三、设计过程1.方案设计与论证抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。

当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。

回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。

抢答器具有定时抢答功能，且一次抢答的时间可以由主持人设定（如,30秒）。

当主持人启动"开始"键后，定时器进行减计时。

参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

四人智力竞赛抢答器课程设计报告（最终5篇）第一篇：四人智力竞赛抢答器课程设计报告一、设计题目四人电子抢答器二、设计功能1．基本功能（1）抢答器同时供4名选手比赛，分别用4个按钮key5 ~ key8表示。

（2）设置一个系统重置和抢答控制开关start（key1），该开关由主持人控制。

（3）抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。

选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

2.扩展功能（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（30秒）。

当主持人启动“开始”键后，定时器进行减计时。

（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

（3）在设定的抢答时间内如果定时时间已到，无人抢答，本次抢答无效，3.自主功能（1）抢答器具有自动计时功能，当有选手抢答答题时间（10秒）自动开始。

（2）报警电路设计：当答题时间和抢答时间将到或结束（还剩3秒时）发出蜂鸣声结束答题。

（3）每个选手有一个记分板，答对题目可以由主持人控制start 键给予加分。

每加一分响一次。

（4）长按start可以自动准备计时和系统清零，短按开始计时和暂停。

三、原理电路设计：1、方案抢答电路：使用74175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74148作为编码器，对输入的型号进行编码。

输出在共阳数码管显示主持人电路：（1）利用2个74168计数器作为倒计时的芯片，当主持人按下抢答按钮时，2个74168被置29，同时将开始倒计时。

假如在30秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。

（2）利用4个74160分别控制4位选手的得分，分别显示在4个共阳数码管。

智力比赛抢答器逻辑电路设计一.抢答器的扼要智力比赛是一种活泼活泼的教导情势和办法,经由过程抢答和必答两种方法能引起参赛者和不雅众的极大兴致,并且能在极短的时光内,使人们增长一些科学常识和生涯常识.现实进行智力比赛时,一般分为若干组,各组对主持人提出的问题,分必答和抢答两种.必答有时光限制,到时要告警,答复问题精确与否,由主持人判别加分照样减分,成绩评定成果要用电子装配显示.抢答时,要剖断哪组优先,并予以指导和鸣叫.二.抢答器的义务与请求设计请求：每组设置一个抢答器按钮,供抢答者应用.电路具有第一抢答旌旗灯号辨别和锁存功效.在主持人将体系复位并发出抢答指令后,若抢答者按动抢答开关,则该组指导灯亮并组别辨别显示电路显示抢答者的组别,同时扬声器发出“嘀-嘟”的双响,音响中断2-3S.电路具备自锁功效,使别组的抢答器开关不起感化.设计义务：本题的基本义务是精确判别第一抢答者的旌旗灯号并将其锁存.实现这功效可用触发器或锁存器等.在得到第一旌旗灯号后应当将其电路的输出封锁,使其他组的抢答旌旗灯号无效.同时还必须留意,第一抢答旌旗灯号必须在主持人发出抢答敕令后才有用,不然应视为提前抢答而犯规.当电路形成第一抢答旌旗灯号之后,LED显示组电路显示其组别.还可辨别出的第一抢答旌旗灯号控制一个具有两种工作频率交流变更的音频振荡器工作,使其推进扬声器发出响音,暗示该题抢答有用.三.设计计划用TTL或CMOS集成电路设计智力比赛抢答器逻辑控制电路,具体请求如下：1. 抢答组数为4组,输入抢答旌旗灯号的控制电路应由无发抖开关来实现.2. 判别选组电路.能敏捷.精确地判处抢答者,同时能消除其它组的干扰旌旗灯号,闭锁其它各路输入使其它组再按开关时掉去感化,并能对抢中者有光.声显示和呜叫指导.3. 计数.显示电路.每组有三位十进制计分显示电路,能进行加/减计分.4. 准时及音响.必答时,启动准时灯亮,以示开端,当时光到要发出单声调“嘟”声,并熄灭指导灯.抢答时,当抢答开端后,指导灯应闪亮.当有某组抢答时,指导灯灭,最先抢答一组的灯亮,并发出音响.也可以驱动组别数字显示（用数码管显示）.答复问题的时光应可调剂,分离为10s.20s.50s.60s或稍长些.4.主持人应有复位按钮.抢答和必答准时应有手动控制.抢答器电路道理框图构造.如图3-4CD4011,S5A复位按钮,触发器CD4042是电路的焦点元件.当6脚输出高电日常平凡,触发器CD4042的输出状况由输入的时钟脉冲的的高的电平来决议,CP=O时锁存数据,CP=1时传输数据.三.各单元电路设计（1）控制电路的设计控制电路是由锁存型的D触发器CD4042和与非门CD4012等构成（如图3－8）; CD4042含有四组具有配合单位控制储存批示输入.控制极性是可以选择的.如POL输入为低电平电位及STORE输入亦为低电平,送至D输入之数据将在其个体真的及互补的输出端消失当STORE输入电位升高,在此输入之数据于正过度时即储存于内部并以真值情势消失Q输出端及其互补消失于Q输出端;CD4012为双4输入端与非门两组正逻辑皆可单独应用.当任一闸之一或一个以上之输入端电位低时,将使输出端电位升高.如四个输入端皆为高电日常平凡,则输出端之电位降低.A系列元件会产生极坏之一面倒的反响.可应用B系列元件,但非临界之应用.在没有任何电平输入时,CD4042的4个输入端经由电阻上拉为高电平,依据其功效表可知其四个Q输出端为高电平,Q输出端为低电平LED不显示,此时与非门CD4012输出为低电平使多谐振荡电路停振,从而控制全部电路处于稳固状况.反之,当CD4042输入高电日常平凡,其输出端Q与Q分离输出低电温和高电平,CD4012输出低电平使多谐振荡电路起振,从而控制全部电路进行正常的工作.控制电路是全部电路的焦点部分,当输入的CP＝1时CD4042进行数据传输,当输入的CP＝0时CD4042进行数据所存（判别第一个抢答者的旌旗灯号）.CD4042的利害,决议了全部电路的整体机能..上图是集成D锁存器CD4042的逻辑图和功效表.芯片中含有4个D锁存器单元,共用一个时钟脉冲,CP为时钟端,POL为极性控制旌旗灯号.CD4042功效见图,它的功效为：当极性控制旌旗灯号POL=0时,若CP=0触发器吸收D旌旗灯号,并在CP上升沿到来时,锁存D旌旗灯号,CP=1时代自锁D旌旗灯号;当POL=1时,则CP=1时,触发吸收D旌旗灯号,CP降低沿到来时锁存D旌旗灯号,CP=0时代自锁.图3-6 控制电路（2）声响电路的设计声响电路用一个音频振荡器去推进一个扬声器(蜂鸣器)工作即可.为求电路简略,声响电路所示一般声响电路都由集成音乐芯片或简略的分立元件构成.图 3-7 声响电路电路本声响电路的设计重要采取多谐振荡器和Q1等元件构成（如图3－9）;当CD4012在输出低电日常平凡多谐振荡电路不工作;声响提醒电路处于稳固状况（不工作）.当CD4012在输出高电日常平凡多谐振荡电路起振;驱动三极督工作从而带动扬声器发出声音.声响提醒电路处于工作状况）.当有旌旗灯号从振荡电路输出时,电流经R15形成一电压压降在Q1的基极,此时Q1导通,电流从VCC经蜂鸣器到地,从而蜂鸣器发声.该装配中,直流电源供给12V电压,足够驱动蜂鸣器发声,所以不须要接入74LS244驱动.（3）显示电路显示电路一般由 LED为发光二极管或数码显示器来实现,因为数码显示电路一般都须要显示驱动电路来实现比较庞杂.而LED为发光二极管重要加上恰当的正向电压,该管即可发光,LED 内接法有两种：即共阳极和共阴极接法,要使其对方的发光二极管发光,前种接法使其响应的极为低电平,后种接法使其响应极为高电平.半导体二极管的长处是体积小.工作靠得住.寿命长.响应速度快.色彩丰硕.缺陷是功耗较大.在本电路的设计中重要采取Q1-Q4和LED1～LED5等元器件构成显示电路（如图3－10）,用来显示抢答者的组别.CD4042的Q端输出低电日常平凡LED不发光.CD4042的Q输出高电日常平凡LED发光,显示抢答者的组别.图3－8显示电路（4）门控多谐振荡电路多谐振荡器是一种无稳态电路,它在接通电源后不须要外加触发旌旗灯号,电路状况可以或许主动地不竭变换,产生矩形波的输出.因为矩形波中的谐波分量许多,是以这种振荡器冠以”多谐”二字.在数字电路设计中经常应用555多谐振荡电路.施密特振荡电路或者由简略的门电路来实现,因为555多谐振荡电路.施密特振荡电路应用于对于电路精度要比较高的电路设计中.与通俗的门电路比拟门电路具有电路构造简略.成本低 .实现轻易的特色.而在本电路的设计中门控多谐振荡电路由CD4011门电路和R14.C1等构成.它重要用来驱动Q5使扬声器发出声音.开关按下与非门输出高电平,门控多谐振荡器起振.扬声器发声.门控多谐振荡器频率由R14.C1来决议,振荡器频率约为800HZ.CD40114二输入与非门（1/4）所有这四组正逻辑反和闸皆可单独应用之.当任一闸之间或两输入端电位低时,则输出端之电位升高;两输入端同时电位高时,输出端之电位降低.CD4012 双4输入与非门（1/2）当任一闸之一或一个以上之输入端电位低时,将使输出端电位升高.如四个输入端皆为高电日常平凡,则输出端之电位降低.表3－1CD4011. CD4012的逻辑图体系电路工作进程如图（3－3）所示抢答器由控制电路.显示电路和声音提醒电路3部分构成.锁存型D触发器CD4042.与非门IC2-1CD4042等元器件构成抢答控制电路;Q1—Q4.LED1~LED4等元器件构成显示电路;与非门IC3CD4011等元器件构成声音提醒电路.J1A—J4A 是抢答按钮,J5A位按钮.四位锁存器D触发器CD4042是全部电路的焦点器件,当POL6脚接高电日常平凡,D触发器的输出状况由输入时钟脉冲的极性决议,即CP=1时,传输数据,CP=0时锁存数据.当Q1—Q4没有按下时,CD4042的个输入端D1~D4经由电阻R1~R4上拉为高电平,是以其输出端Q1~Q4均输出高电平,Q1-Q4输出为低电平,Q1—Q4均截止,发光二极管LED1~LED4均不亮.此时与非门IC2-1CD4012输出低电平,由U4A.U6A CD4011等元器件构成的门控多谐振荡器处于停振状况,提醒音电路不工作.同时与非门U3ACD4042输出低电平,使得U5A CD4011输出高电平,即CP=1,D 触发器处于数据传输状况.假如SA1被按下,此时D1=0,Q1=0,使得U2A4042输出为高电平,U5A CD4011为低电平,即CP=0,D触发器转入锁存状况,再按下其他按钮,电路不再响应.同时CD4042的Q1=1,VY1接通,LED1点亮,显示第一路抢答.在按下S1A的同时,与非门U3A输出高电平,门控多谐振荡器起振,由Q5驱动扬声器发出提醒音.门控振荡器的振荡频率由R14.C1的参数决议,振荡频率约为800HZ.SA5是复位按钮,按下J5A,可使与非门U5A CD4011的一个输入端置零,其输出变成高电平,即CP=1,电路又回到Q1~Q4=1,Q1~Q4=0的初始状况,为下一轮抢答做好预备,其他3路的工作道理与之雷同.（5）总电路仿真剖析四.电路的装配与调试数字电路体系的设计完成后,一个重要的步调是装配调试.这一步是对设计内容的磨练,也是设计修正的实践进程,是理论常识和实践常识分解应用的重要环节.装配调试的目的是使设计电路知足设计的功效和机能指标,并且具有体系请求的靠得住性.稳固性.抗干扰才能.这里扼要论述装配调试数字电路的几个步调.（1）检测电路元件最重要的电路元件是集成电路,经常应用的检测办法是用仪器测量.用电路试验或用替代办法接入已知的电路中.集成电路的检测仪器重要用集成电路测试仪,还可用数字电压表作简略单纯测量.试验电路则模仿现场应用情形测试集成芯片的功效.替代法测试必须具备已有的无缺工作电路,将待测元件替代原有器件后不雅察工作情形.除集成电路芯片外,还应检测各类预备接入的其他各类元件,如三极管.电阻.电容.开关.指导灯.数码管等.应确信元件的功效精确.靠得住才干装入电路装配.（2）电路装配数字电路体系在设计调试中,往往是先用面包板进行试装,只有试装成功,经调试肯定各类待调剂的参数适合后,才斟酌设计成印制电路.试装中,起首要选用质量较好的面包板,使各接插点和接插线之间松紧适度.装配中的问题往往分散在接插线的靠得住性上,特殊须要引起留意.装配的次序一般是按照旌旗灯号流向的次序,先单元后体系.边装配边测试的原则进行.先装配调试单元电路或子体系,在肯定各单元电路或子体系成功的基本上,慢慢扩展电路的范围.各单元电路的旌旗灯号衔接线最好有标识表记标帜,如用特殊色彩的线,以便能便利断开进行测试.（3）体系调试体系调尝尝将装配测试成功的各单元衔接起来,加上输入旌旗灯号进行调试,发明问题则先对故障进行定位,找出问题地点的单元电路.一般采取故障现象估测法（依据故障情形估量问题地点地位）.对分法（将故障大致地点部分的电路对分成两部分,一一查找）.比较法（将类型雷同的电路部分进行比较或对调地位）等.体系测试一般分静态测试和动态测试.静态测试时,在各输入端参加不合电平值,加高电平（一般接1千欧以上电阻到电源）.低电平（一般接地）后,用数字万用表测量电路各重要点的电位,剖析是否知足设计请求.动态测试时,在各输入端接入划定的脉冲旌旗灯号,用示波器不雅察各点的波形,剖析它们之间的逻辑关系和延时.除了调试电路的正常工作状况外,别的特殊要留意调试初始状况.体系清零.预置等功效,检讨响应的开关.按键.拨盘是否靠得住,手感是否正常.五.总结与领会1.成果剖析：当在主持人将开关S5A清零宣告抢答开端敕令后,S1A.S2A.S3A 先后将开封闭合后后,LED1亮,解释CD4042将1组的旌旗灯号锁存 ,LED1亮,扬声器发出声响,主持人判别出第一组抢答成功,其他组的显示不亮,没有抢答成功（如图3-13）所示.从以上结论可以看出本电路的设计相符设计请求.2.总结此次设计造就了我应用所学理论常识和技巧,剖析解决盘算机应用现实问题才能. 以及控制设计盘算机课题的思惟和办法,建立严正卖力工作风格和查询拜访研讨.查阅技巧文献.材料.手册及编写技巧文献的才能. 同时在临盆实践中所涉及的一些实践问题,又促使我带着疑问积极地摸索.进行设计从常识技巧的预备到心理的充分熟悉都具备了较好的基本.。

微机原理课程设计多路智力竞赛抢答器设计院系：电气及自动化工程系班级：通信一班学号：学生姓名：八多路智力竞赛抢答器设计目录一前言 (1)1设计内容及要求 (1)2实验内容及方法 (2)3工作过程简介 (2)二、正文 (4)1系统概述 (4)2单元电路设计方案和原理说明 (4)抢答器电路设计 (4)定时电路设计 (6)3电路的安装与调试 (8)4心得与体会 (9)三、元器件明细表 (10)四、参考文献 (10)前言一、设计内容及要求：设计内容：本课题要求设计一台可供8名选手参加比赛的智力竞赛抢答器。

设计要求：1．基本功能(1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。

(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。

用来控制系统清零（编号显示数码管灭灯）和抢答的开始。

(3)抢答器具有锁存与显示功能。

即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。

同时封锁输入编码电路，禁止其他选手抢答。

优先抢答选手的编号一直保持到主持人将系统清除为止。

2．扩展功能(1)抢答器具有定时抢答功能。

要求定时器开始倒计时，并用定时显示器显示倒计时时间。

(2)参赛选手在设定时间（30秒）内抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。

(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效，系统封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。

二、实验内容及方法1．组装调试抢答器电路。

2．设计可预置时间的定时电路，并进行组装和调试。

当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。

3．完成定时抢答器的联调，注意各部分电路之间的时序配合关系。

然后检查电路各部分的功能，使其满足设计要求。

三，工作过程简介定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。