计算机组成原理第九章 控制单元的功能ppt课件
- 格式：pdf
- 大小：998.18 KB
- 文档页数：31
下载文档原格式
合集下载
《计算机组成原理》教学课件 第九章
式大大提高了CPU的工作效率，但是需要花费更多的硬件。
(5)
I/O处理机方式：I/O处理机又称外围处理机，它基本独立于主机工作，即可完
成I/O通道要完成的I/O控制，又可完成码制变换、格式处理、数据块检错等操作。
概述
第22页
其中，程序查询方式和程序中断方式主要用于数据传输率比较低的外围设备，而 DMA方式、I/O通道方式和I/O处理机方式主要用于数据传输率比较高的设备。
概述
外围设备 01
外围设备包括利用光、电、磁、机械等原理制
成的各种设备，将信息转换为二进制数码的表示形式。 在第8章中已详细介绍。
第9页
概述
第10页
设备控制器 02
设备控制器的功能是将外围设备生成的各种形式的二进制数码转换成电信 号，并根据输入信号的要求，对设备的运行进行控制。设备控制器属于外围设备
I/O过程的 程序直接控制
I/O过程的程序直接控制
第24页
I/O过程的程序直接控制的特点是I/O过程完全处于CPU指令控制下，即外围设备的
有关操作（如启动、停止、传送开始等）都要由CPU指令直接指定。在典型情况下，I/O操作在 CPU寄存器与外围设备（或接口）的数据缓冲寄存器间进行，I/O设备不直接访问主存。采用程序
的一个组成部分，是该外围设备与计算机连接的界面。
概述
第11页
I/O接口 03
I/O接口用来完成外围设备与CPU交换信息时在速度、代码形式上的相互匹 配。在CPU中，数据和外围设备的传送速度相差悬殊。二进制数据是并行传输的，并且有标
准的电位要求，而外围设备因其种类的不同，其数据的传输方式有串行的，有并行的，还有 串并行的。
状态上，故只适用于CPU不忙且数据传送速度要 求不高的系统。
计算机组成原理课件 计组9.控制单元的功能
……
操作码 地址码
IR
A +X
A+X的A数据 ACC
X地址
MAR
X的数据 MDR
CPU
AB
DB RD命令
AB
DB X
内存
第9章 CPU的控制单元的功能 －－9.1微操作命令的分析
2.访存指令
例2： 存数指令 STA X
功能：将累加器ACC中的内容存于主存X地址所对应的单元中
Step1：Ad(IR) MAR 将指令的地址码部分送到存储器地址寄存器MAR中
CSL R(ACC) ACC0
比较 L(ACC), 将累加器中的内容进行循环左移
ACCn
一位的操作
例5 STP 例6 NOP
0G
NULL
简停单机 空操作
人才是培养出来的
第9章 CPU的控制单元的功能 －－9.1微操作命令的分析
2.访存指令
例1： 加法指令 ADD X
功能：将累加器内容与内存地址为X的单元中的内容相加，结果回送到累加器
内存
第9章 CPU的控制单元的功能 －－9.1微操作命令的分析
二、间指周期 指令字中给出的是操作数有效地址的地址， 地 数 控
址据 制 CU检查IR中的内容 为得到操作数，需再访问内存，取出有效 总 总 总
需要间址？
地址，再访问内
存得到操作数
CPU
线线 线
MAR
存储器
框图 将MDR中指示形式
地址的右N位，被送
将有效地址送至IR的地址字段
第9章 CPU的控制单元的功能 －－9.1微操作命令的分析
三、执行周期
当指令进入指令寄存器IR之后,就开始指令执行周期，其任务是执行指令要求
计算机组成原理(本全PPT)
应用
用作固件存储，如BIOS、固件等。
外存储器
特点
容量大、价格低、速度慢、数据可长期保存。
分类
机械硬盘（HDD）和固态硬盘（SSD）。
外存储器
应用
作为计算机的主要存储设备。
特点
容量大、价格低、速度慢、数据可长期保存。
外存储器
分类
CD、DVD和蓝光光盘等。
应用
用于数据备份和存储。
高速缓存(Cache)
址和控制信号。
总线按照传输信号类型可以分为 数据总线、地址总线和控制总线。
总线按照连接部件可以分为内部 总线和外部总线，内部总线连接 计算机内部各部件，外部总线连
接计算机与外部设备。
主板的结构与功能
主板的结构包括
处理器插座、内存插槽、扩展插槽、硬盘接口、电源接 口等。
主板的功能包括
提供各部件之间的连接，实现数据传输和控制信号传递 ；保障系统的稳定性和可靠性；提供系统扩展能力。
I/O数据传输方式
优点
CPU可以执行其他任务，适用于高速I/O 设备。
VS
缺点
需要设置中断控制器，实现起来较为复杂 。
I/O数据传输方式
优点
CPU不直接参与数据传输，适用于大数据块 传输。
缺点
需要设置DMA控制器，成本较高。
I/O设备控制方式
要点一
优点
简单、易于实现。
要点二
缺点
CPU效率低下，适用于慢速I/O设备。
计算机组成原理(本全ppt)
• 计算机系统概述 • 中央处理器(CPU) • 存储器系统 • 输入输出系统(I/O) • 总线与主板 • 计算机系统性能评价与优化
01
计算机系统概述
计算机的发展历程
用作固件存储，如BIOS、固件等。
外存储器
特点
容量大、价格低、速度慢、数据可长期保存。
分类
机械硬盘（HDD）和固态硬盘（SSD）。
外存储器
应用
作为计算机的主要存储设备。
特点
容量大、价格低、速度慢、数据可长期保存。
外存储器
分类
CD、DVD和蓝光光盘等。
应用
用于数据备份和存储。
高速缓存(Cache)
址和控制信号。
总线按照传输信号类型可以分为 数据总线、地址总线和控制总线。
总线按照连接部件可以分为内部 总线和外部总线，内部总线连接 计算机内部各部件，外部总线连
接计算机与外部设备。
主板的结构与功能
主板的结构包括
处理器插座、内存插槽、扩展插槽、硬盘接口、电源接 口等。
主板的功能包括
提供各部件之间的连接，实现数据传输和控制信号传递 ；保障系统的稳定性和可靠性；提供系统扩展能力。
I/O数据传输方式
优点
CPU可以执行其他任务，适用于高速I/O 设备。
VS
缺点
需要设置中断控制器，实现起来较为复杂 。
I/O数据传输方式
优点
CPU不直接参与数据传输，适用于大数据块 传输。
缺点
需要设置DMA控制器，成本较高。
I/O设备控制方式
要点一
优点
简单、易于实现。
要点二
缺点
CPU效率低下，适用于慢速I/O设备。
计算机组成原理(本全ppt)
• 计算机系统概述 • 中央处理器(CPU) • 存储器系统 • 输入输出系统(I/O) • 总线与主板 • 计算机系统性能评价与优化
01
计算机系统概述
计算机的发展历程
《计算机组成原理》ppt课件
VS
挑战
在计算机组成原理的发展过程中，面临着 许多挑战和问题，如处理器的性能和功耗 问题、存储器的速度和容量问题、系统的 可靠性和安全性问题等。这些问题需要不 断研究和探索，以推动计算机组成原理的 持续发展。
THANKS
感谢您的观看
解释定点数与浮点数的表示方法，包括整数和实数的表示。
逻辑代数基础
1 2
逻辑变量与逻辑函数
引入逻辑变量和逻辑函数的概念，为后续的逻辑 运算打下基础。
基本逻辑运算
介绍与、或、非三种基本逻辑运算及其性质。
3
复合逻辑运算
阐述其他复合逻辑运算，如异或、同或等。
逻辑门电路
基本门电路
01
介绍与门、或门、非门等基本门电路的工作原理及实现。
01
03 02
I/O接口的功能和基本结构
数据传输寄存器
命令/状态寄存器
控制逻辑电路
I/O控制方式
优点
控制简单，易于实现
缺点
CPU利用率低，实时性差
I/O控制方式
优点
提高了CPU的利用率，实时性较好
缺点
中断次数多，开销大，数据丢失问题
I/O控制方式
优点
数据传输速度快，CPU干预少
缺点
需要专门的DMA控制器，硬件开销大
指令的执行过程
取指周期
从内存中读取指令，并放入指令 寄存器IR中。
中断周期
在执行过程中，如果出现中断请 求，则进入中断周期，保存现场 信息，并转向中断服务程序。
分析周期
对取回的指令进行分析，确定指 令的操作性质和操作数地址。
执行周期
根据分析结果，执行相应的操作 ，如算术运算、逻辑运算、数据 传输等。
《控制单元的功能》课件
06
控制单元的实际案例分析
ቤተ መጻሕፍቲ ባይዱ
案例一：工业机器人控制单元
总结词
高度集成化
详细描述
工业机器人控制单元通常采用高度集成化的设计，将各种传感器、执行器、控制器等集成在一个紧凑的单元中。 这种设计使得工业机器人能够快速、准确地执行复杂的生产任务，提高生产效率和产品质量。
案例二：智能空调控制单元
总结词
智能化管理
控制单元的性能和功能直接影响着整个自动化系统的性能和功能，因此，在自动化 系统的设计和实现中，控制单元的设计和实现是非常重要的。
02
控制单元的组成与工作原理
组成
01
02
03
04
输入设备
接收来自操作员或传感器的输 入信号，并将其转换为控制单
元可以理解的格式。
逻辑控制器
根据输入信号和预设的程序逻 辑，计算出控制输出信号。
控制单元通常由微处理器、输入输出接口、存储器等组成， 具有强大的数据处理和逻辑运算能力，能够实现各种复杂的 控制算法和控制逻辑。
作用
控制单元在自动化系统中起着至关重要的作用，它能够根据系统的需求和要求，对 各个组成部分进行精确的控制和协调，确保系统能够稳定、可靠地运行。
控制单元的作用包括但不限于：实现各种控制算法和控制逻辑、接收和处理输入信 号或指令、输出相应的控制信号、对系统进行监控和故障诊断等。
详细描述
控制单元可以接收来自各种传感器的信号，根据预设的逻辑或算法进行判断和处理，然 后输出相应的控制信号，实现对家庭设备的自动化控制。在智能家居领域中，控制单元 的应用可以提高生活的便利性和舒适性，降低能源消耗，提升家庭安全性和智能化水平
。
汽车电子
总结词
计算机组成原理9PPT课件
2021/3/9
26
授课：返X回XX首页
二、支持程序查询方式的接口电路
程序查询方式对接口控制电路的要求最简 单，主要要求设置两个状态触发器，以供CPU查 询用。这两个触发器是：
完成（就绪）触发器D： D = 1——工作完成（准备就绪）； = 0——工作未完成；
工作（忙）触发器B： B = 1——正在工作（忙）； = 0——空闲；
2021/3/9
27
授课：返X回XX首页
程序查询方式的接口电路及控制流程
以输入为例
数据线 ⑥ 准备就绪 ⑤
启动命令 ①
& 地址线
DBR
D
B
Q
Q
01
10
SEL
设备选择电路
③ 输入数据 ②
启动设备
④
设备工作 结束
2021/3/9
28
授课：返X回XX首页
例9-1
某计算机处理器主频为50MHz，采用定时查询方式控制设备
注意： I/O接口和I/O端口是两个不同的概念。一个接口 中往往包含若干个端口，因此接口地址往往包含 有若干个端口地址。
2021/3/9
17
授课：返X回XX首页
系统总线中I/O接口经常连接的信号线有：
1）数据线：用于传送数据，一般以字或 字节为单位连接；
2）设备选择线：用于传送设备地址，其 位数与I/O指令中的设备码位数有关，通常利用地 址总线的一部分组成；
I/O接口
数据 缓冲 寄存器
DBR
控 制 逻 辑
设备
与 中
状态 断
标记
端口地 址译码
命令 寄存器
和 命令 译码器
数据
命令
外 部
计算机组成原理第九章
1.机器周期 一条指令的执行分成几个相互独立的步骤来完成。通常，以访问一次内存储器所需要的时间定为 一个机器周期。
2. 时钟周期（节拍或状态） 在一个机器周期可完成若干个微操作，每一个微操作都需要一定时间，一个节拍宽度对应一
个时钟周期，好比计算机的心脏，一旦接电就产生时钟信号，控制产生微命令信号。
MDR → M( MAR)。
(3) 取数指令 LAD X ① 将指令地址码部分送存储器地址寄存器，记作 Ad(IR)→MAR； ② 向主存发读命令，启动主存做读操作，记作 1 → R； ③ 将MAR通过地址总线所指的内存单元的内容读出到MDR 中，记作 M( MAR) → MDR 。 ④ 将MDR内容送至累加器，记作 MDR → ACC
在实际的计算机中，完全的同步和异步是难以实现的，基本上都采用联合方式。根据其倾向性，
可分为：同步计算机，即以同步为主，以异步为辅；异步计算机，即以异步为主，以同步为辅。 通常，在一台计算机中，
CPU内部，常采用同步控制方式； 主机和I/O间，常采用异步控制方式； CPU和内存间，采用同步或异步控制方式。
执行周期 1.非访存指令
(1) 清除累加器指令 CLA 在执行阶段仅完成清除累加器操作，记作
0 →AC。
(2) 累加器取反指令 COM 在执行阶段只完成累加器内容取反，结果送
累加器操作，记作 AC →AC。
(3) 算术右移一位指令 SHR 在执行阶段仅完成累加器内容算术右移一位
操作，记作 L(AC) →R(AC) 。
指令寄存器(IR)
CPU内的 状态标志
时钟
…
CPU内控制信号
系
统
控制单元 CU
到系统总线的控制信号
总 线
2024版计算机组成原理全ppt课件
掌握总线仲裁算法，实现总线的分配和管理。
实验步骤
确定总线仲裁方案、设计仲裁电路、连接并测试总线系统。
THANKS
感谢观看
ABCD
PCI总线
一种高性能的局部总线标准，广泛应用于计算机 内部设备连接。
IEEE 1394总线
一种高速串行总线标准，主要用于音视频设备的 连接和数据传输。
07
输入输出（I/O）系统组织结 构和设备接口技术
I/O系统基本概念和组成要素
I/O系统的定义
I/O系统是指计算机与外部设备之间进行数据传输和控制的系统， 它是计算机系统的重要组成部分。
ARM指令系统
ARM是一种精简指令集（RISC）架构，具有简单的指令集 和较少的寻址方式，广泛应用于嵌入式系统和移动设备。
MIPS指令系统
MIPS也是一种精简指令集（RISC）架构，具有简单的指令 集和较少的寻址方式，被用作许多大学计算机组成原理课 程的教材。
05
中央处理器（CPU）组成与功 能实现
08
计算机组成原理实验项目指导
实验项目一：简单组合逻辑电路设计
实验目的
掌握组合逻辑电路的基本原理和 设计方法。
实验要求
使用逻辑门电路搭建，测试并验 证电路功能。
实验内容
设计并实现一个简单的组合逻辑 电路，如加法器、比较器等。
实验步骤
确定设计目标、列出真值表、化 简逻辑表达式、选择器件并搭建
电路、测试与调试。
请求分段存储管理
在分段系统的基础上，增加了请求调段和分段置换功能。当 要访问的段不在内存时，产生缺段中断，系统将外存中的段 调入内存
04
指令系统设计与寻址方式选择
指令格式及操作码编码方法
指令格式
实验步骤
确定总线仲裁方案、设计仲裁电路、连接并测试总线系统。
THANKS
感谢观看
ABCD
PCI总线
一种高性能的局部总线标准，广泛应用于计算机 内部设备连接。
IEEE 1394总线
一种高速串行总线标准，主要用于音视频设备的 连接和数据传输。
07
输入输出（I/O）系统组织结 构和设备接口技术
I/O系统基本概念和组成要素
I/O系统的定义
I/O系统是指计算机与外部设备之间进行数据传输和控制的系统， 它是计算机系统的重要组成部分。
ARM指令系统
ARM是一种精简指令集（RISC）架构，具有简单的指令集 和较少的寻址方式，广泛应用于嵌入式系统和移动设备。
MIPS指令系统
MIPS也是一种精简指令集（RISC）架构，具有简单的指令 集和较少的寻址方式，被用作许多大学计算机组成原理课 程的教材。
05
中央处理器（CPU）组成与功 能实现
08
计算机组成原理实验项目指导
实验项目一：简单组合逻辑电路设计
实验目的
掌握组合逻辑电路的基本原理和 设计方法。
实验要求
使用逻辑门电路搭建，测试并验 证电路功能。
实验内容
设计并实现一个简单的组合逻辑 电路，如加法器、比较器等。
实验步骤
确定设计目标、列出真值表、化 简逻辑表达式、选择器件并搭建
电路、测试与调试。
请求分段存储管理
在分段系统的基础上，增加了请求调段和分段置换功能。当 要访问的段不在内存时，产生缺段中断，系统将外存中的段 调入内存
04
指令系统设计与寻址方式选择
指令格式及操作码编码方法
指令格式
计算机组成原理第8、9、10章ppt课件
• IR、MAR、MDR等不可见
2003-5-15 .
5
寄存器组织举例
2003-5-15 .
6
CPU组成（con’t）
• 总线接口
– MAR、MDR – 取指
• PC->MAR • MEM->MDR->IR
– 读操作数
• EA->MAR • MEM ->MDR->REG
– 写结果
• EA->MAR • REG ->MDR->MEM
– 中断周期
• 保存PC至MEM中的堆栈等
• 参见8.2.2和9.1
2003-5-15 .
12
取指周期
• 根据PC从MEM中 取指令
– PC->MAR
– CU向MEM发读令， 1->R
– 得到指令字， M(MAR)-> MDR
– 指令字写入指令字 寄存器，MDR->IR
– CU控制形成下一条 指令的地址， PC+1->PC
– ACC0*Ad(IR)+/ACC0* (PC)->PC
2003-5-15 .
17
中断周期
• CPU在中断周期检查是否有中断发生
• 数据通路连接方式
– 分散式 – 总线式
CLK
CU
PC
IR
REG
MAR
MDR
MEM
地址总线 数据总线
2003-5-15 .
7
指令周期
• 执行一条指令所需的时间
– 通常，不同指令所需时间不同（如乘法操作的执行周期较长） – 单周期实现
• 定长单周期：一个周期一条指令，周期宽度以数据通路最长的指令 为准
2003-5-15 .
5
寄存器组织举例
2003-5-15 .
6
CPU组成（con’t）
• 总线接口
– MAR、MDR – 取指
• PC->MAR • MEM->MDR->IR
– 读操作数
• EA->MAR • MEM ->MDR->REG
– 写结果
• EA->MAR • REG ->MDR->MEM
– 中断周期
• 保存PC至MEM中的堆栈等
• 参见8.2.2和9.1
2003-5-15 .
12
取指周期
• 根据PC从MEM中 取指令
– PC->MAR
– CU向MEM发读令， 1->R
– 得到指令字， M(MAR)-> MDR
– 指令字写入指令字 寄存器，MDR->IR
– CU控制形成下一条 指令的地址， PC+1->PC
– ACC0*Ad(IR)+/ACC0* (PC)->PC
2003-5-15 .
17
中断周期
• CPU在中断周期检查是否有中断发生
• 数据通路连接方式
– 分散式 – 总线式
CLK
CU
PC
IR
REG
MAR
MDR
MEM
地址总线 数据总线
2003-5-15 .
7
指令周期
• 执行一条指令所需的时间
– 通常，不同指令所需时间不同（如乘法操作的执行周期较长） – 单周期实现
• 定长单周期：一个周期一条指令，周期宽度以数据通路最长的指令 为准
计算机组成原理ppt课件
常见输入输出接口类型和特点比较
要点一
常见输入输出接口类型
要点二
特点比较
常见的输入输出接口类型包括PS/2接口、USB接口、HDMI 接口、DisplayPort接口、SATA接口等。
不同的输入输出接口类型具有不同的特点，如传输速度、支 持热插拔、连接方式等。例如，USB接口支持热插拔和即插 即用，而SATA接口则主要用于连接硬盘和光驱等存储设备。
定点数表示与运算方法
定点数表示方法
阐述定点数的表示方法，包括符号位、 数值位等，并介绍定点数的范围及精 度。
定点数加减运算
详细讲解定点数的加减运算方法，包 括补码加减运算等。
定点数乘除运算
介绍定点数的乘除运算方法，包括原 码乘除、补码乘除等算法。
定点数运算器的设计
阐述定点数运算器的设计原理和实现 方法，包括加法器、减法器、乘法器 和除法器等。
当中断发生时，计算机首先保存当前程序的执行状态，然后转去执行中断处理程序。中断处理程序执行完毕 后，计算机再返回原程序继续执行。这个过程需要由计算机的操作系统来管理和控制。
THANK YOU
指令系统设计原则和优化策略
有效性原则
指令系统应能有效地支持高级 语言的实现，提高程序执行效 率。
兼容性原则
新设计的指令系统应尽可能与 已有的指令系统保持兼容。
完备性原则
指令系统应满足程序设计的各 种需求，具备完备性。
规整性原则
指令系统应尽可能规整，简化 硬件实现和软件编程。
优化策略
采用流水线技术、超标量技术、 乱序执行技术等优化策略，提 高指令执行速度和效率。
高速缓冲存储器（Cache）原理及应用
Cache原理
Cache是一种高速缓冲存储器，它位于CPU和内存之间，用于存储CPU最近访问过的数 据和指令。通过Cache技术，可以提高CPU访问内存的效率和速度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(4) 外来信号 如 INTR HRQ
中断请求 总线请求
2. 输出信号
(1) CPU 内的各种控制信号
Ri Rj
(PC) + 1 PC ALU ＋、－、与、或 ……
(2) 送至控制总线的信号
MREQ IO/M RD WR INTA HLDA
访存控制信号
访 IO/ 存储器的控制信号
读命令 写命令 中断响应信号 总线响应信号
存储器
二、间址周期
指令形式地址 MAR Ad ( IR ) MAR 1R M ( MAR ) MDR MDR Ad ( IR )
CPU
MAR CU
IR
MDR
地数 控 址据 制 总总 总 线线 线
存储器
三、执行周期
1. 非访存指令
(1) CLA 清A
0 ACC
(2) COM 取反
ACC ACC
(3) SHR 算术右移 L(ACC) R(ACC), ACC0 ACC0
（取指令）
（执行指令）
指令周期
T0 T1 T2 T3
机器周期 （执行指令）
四、控制方式
产生不同微操作命令序列所用的时序控制方式 1. 同步控制方式
形式地址 MAR
控制信号
…
CU
IRi
IIRR
• MDR
MDRO
•1 R
MAR
MARi
地址线
地址线
• 数据线 MDR
数据线
• MDR IR
MDRO
IRi
有效地址 Ad（IR）
控制信号
…
PC MMAARR MMDDRR
MARi MDRO
CPU 内 部 总 线
AC
Y
ALU
Z
(3) ADD @ X 执行周期 时钟
3. 多级时序系统
机器周期、节拍（状态）组成多级时序系统 一个指令周期含若干个机器周期 一个机器周期包含若干个时钟周期
CLK
节拍 (状态)
T0 T1 T2 T3
机器周期 （取指令）
T0 T1 T2 T3
机器周期 T1 T2 T3 T0 T1 T2
机器周期
机器周期
• MDR
MDRO
MAR
MARi
地址线
控制信号
… CU
IR
•1 R
• 数据线
• MDR
MDRO
MDR
Y ALU
Yi
• AC
ACO
ALU
ALUi
•（AC）+（Y） Z
地址线 数据线
PC MAR
MARi
MDR AC Y
MDRO ACi ACO Yi
CPU 内 部 总 线
• Z AC
ZO
ACi
控制信号
…
ALU Z
转移 指令周期 取指周期 执行周期
四、中断周期
程序断点存入 “ 0 ” 地址 程序断点 进栈
0 MAR
( SP ) – 1 MAR
1W
1W
PC MDR
PC MDR
MDR M ( MAR )
MDR M ( MAR )
向量地址 中断P识C别程序入口地向址量M地址 PCPC
0 EINT（置“0”） 0 EINT（置“0”）
(3) 取数指令 LDA X
Ad ( IR ) MAR
1R
M ( MAR ) MDR
3. 转移指令
MDR ACC
(1) 无条件转 JMP X
Ad ( IR ) PC
(2) 条件转移 BAN X （负则转）
A0 •Ad ( IR ) + A0 ( PC ) PC
4. 三类指令的指令周期
非访存 指令周期 取指周期 执行周期 直接访存 指令周期 取指周期 执行周期 间接访存 指令周期 取指周期 间址周期 执行周期
9.1 操作命令的分析 9.2 控制单元的功能
完成一条指令分 4 个工作周期
取指周期 间址周期 执行周期 中断周期
一、取指周期
PC MAR 地址线 1R M ( MAR ) MDR MDR IR ( PC ) + 1 PC
CPU
地数 控 址据 制 总总 总 线线 线
PC
MAR
CU +1
IR
MDR
一、控制单元的外特性
标志 时钟
…
指令寄存器
控制单元 CU
系
统
CPU 内部的控制信号
总
线
到系统总线的控制信号
来自系统总线的控制信号
1. 输入信号
(1) 时钟 CU 受时钟控制
一个时钟脉冲
发一个操作命令或一组需同时执行的操作命令
(2) 指令寄存器 OP ( IR ) CU 控制信号 与操作码有关
(3) 标志 CU 受标志控制
(4) CSL 循环左移 R(ACC) L(ACC), ACC0 ACCn
(5) STP 停机指令 0 G
2. 访存指令
(1) 加法指令
ADD X
Ad(IR) MAR 1R M(MAR) MDR (ACC) + (MDR) ACC
(2) 存数指令
STA X
Ad(IR) MAR 1W ACC MDR MDR M(MAR)
• PC MAR 地址线
CCUU
IRi
IR
PCO MARi
PPCC
PCO
CPU
• CU 发读命令 1 R
地址线
MAR
MARi
内 部
• 数据线
• MDR
MDR IR
数据线
总
MMDDRR MDRO
线
MDRO
IRi
AC
• OP（IR） CU
Y
• （PC）+ 1 PC
控制信号 ALU
…
Z
(2) ADD @ X 间址周期 时钟
时钟
CU 标志 … 控制信号
ALU
… …
控制 信号
二、控制信号举例
1. 不采用 CPU 内部总线的方式
C2 MM DD RR C5
C1 M A R
ADD @ X 执行周期
AC
PC 时钟
IR
C6
C7
CU 标志 … 控制信号
… …
C8
ALU
控制 信号
2. 采用 CPU 内部总线方式 控制信号 …
(1) ADD @ X 取指周期 时钟
2. 时钟周期（节拍、状态）
一个机器周期内可完成若干个微操作 每个微操作需一定的时间
将一个机器周期分成若干个时间相等的 时间段（节拍、状态、时钟周期） 用时钟周期控制产生一个或几个微操作命令
2. 时钟周期（节拍、状态）
时钟周期
CLK
T0
T1
T2
T3
T0
T1
T2
T3
T0
T1
T2
T3
机器周期
机器周期
ALUi ZO
三、多级时序系统
1. 机器周期
(1) 机器周期的概念 所有指令执行过程中的一个基准时间
(2) 确定机器周期需考虑的因素 每条指令的执行 步骤 每一步骤 所需的 时间
(3) 基准时间的确定 • 以完成 最复杂 指令功能的时间 为准 • 以 访问一次存储器 的时间 为基准
若指令字长 = 存储字长 取指周期 = 机器周期
二、控制信号举例
1. 不采用 CPU 内部总线的方式
以 ADD @ X 为例
C2
M
取指周期
D
R
C3
AC
PC
IR
C1 M A R
C0
C4
时钟
CU 标志 … 控制信号
ALU
… …
控制 信号
二、控制信号举例
1. 不采用 CPU 内部总线的方式
C2
M D R
C5
ADD @ X 间址周期
C3
AC
PC
IR
C1 M A R