计算机体系结构第四章-1

第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。

第一章一、选择题1．冯·诺依曼机工作的基本方式的特点是______。

A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2．完整的计算机应包括______。

A 运算器、存储器、控制器；B 外部设备和主机；C 主机和实用程序；D 配套的硬件设备和软件系统；3.计算机硬件能直接执行的只有______。

A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言二、简答题1. 冯·诺依曼计算机的特点是什么？（p8）1、计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。

2、指令和数据以同等地位存放于存储器内，并按地址寻访。

3、指令和数据均用二进制表示。

4、指令有操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。

5、指令在存储器内按顺序存放。

通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。

6、机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。

三、名词解释CPU、机器字长、存储容量、MIPS、FLOPSCPU（Central Processing Unit 中央处理器）：中央处理器（机），是计算机硬件的核心部件，由运算器和控制器组成。

存储容量=存储单元个数*存储字长MIPS：Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位FLOPS：Floating Point Operation Per Second，每秒浮点运算次数，计算机运算速度计量单位之一。

第三章一、选择题1．系统总线中控制线的功能是______。

A 提供主存、I / O接口设备的控制信号和响应信号B 提供数据信息C 提供时序信号D 提供主存、I / O接口设备的响应信号2.系统总线地址线的功能是______。

A 选择主存单元地址；B 选择进行信息传输的设备；C 选择外存地址；D 指定主存和I / O设备接口电路的地址；3.同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。

第四章网络层4-01. 网络层向上提供的服务有哪两种？试比较其优缺点。

答：网络层向运输层提供“面向连接”虚电路（Virtual Circuit）服务或“无连接”数据报服务。

前者预约了双方通信所需的一切网络资源。

优点是能提供服务质量的承诺。

即所传送的分组不出错、丢失、重复和失序（不按序列到达终点），也保证分组传送的时限。

缺点是路由器复杂，网络成本高；后者无网络资源障碍，尽力而为，优缺点与前者互易。

4-02. 网络互连有何实际意义？进行网络互连时，有哪些共同的问题需要解决？答：网络互联可扩大用户共享资源范围和更大的通信区域。

进行网络互连时，需要解决共同的问题有：⑴不同的寻址方案；⑵不同的最大分组长度；⑶不同的网络接入机制；⑷不同的超时控制；⑸不同的差错恢复方法；⑹不同的状态报告方法；⑺不同的路由选择技术；⑻不同的用户接入控制；⑼不同的服务（面向连接服务和无连接服务）；⑽不同的管理与控制方式。

4-03. 作为中间设备，转发器、网桥、路由器和网关有何区别？答：中间设备又称为中间系统或中继(relay)系统。

⑴物理层中继系统：集线器，转发器(repeater)。

⑵数据链路层中继系统：交换机，网桥或桥接器(bridge)。

⑶网络层中继系统：路由器(router)。

⑷网桥和路由器的混合物：桥路器(brouter)。

⑸网络层以上的中继系统：网关(gateway)。

4-04. 试简单说明下列协议的作用：IP、ARP、RARP和ICMP。

答：IP协议：实现网络互连。

使参与互连的性能各异的网络从用户看起来好像是一个统一的网络。

网际协议TCP、IP是TCP/IP体系中两个最主要的协议之一，与IP协议配套使用的还有四个协议。

ARP协议：是解决同一个局域网上的主机或路由器的IP地址和硬件地址的映射问题。

RARP：是解决同一个局域网上的主机或路由器的硬件地址和IP地址的映射问题。

ICMP：提供差错报告和询问报文，以提高IP数据交付成功的机会。

计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。

第四章题解计算机组成原理习题解答第四章4.2❒4.2在存储系统的层次结构中，设计高速缓冲存储器和虚拟存储器的目的各是什么？对这两个存储层次的管理有何异同点？❒题解:1、设计cache的目的是为了提高存储器的访问速度。

Cache层使得CPU在对存储器进行访问时，速度可以接近Cache的速度，容量可以达到主存的容量。

设计虚存的目的是为了提高存储器的容量。

虚拟存储技术使得用户在使用存储器时，感觉可用容量接近于辅存的容量，而访问速度上接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

2、两个存储层次管理的异同点：两个层次的功能均由系统自动实现，对用户来讲都是透明的。

第四章4.2两个存储层次均以信息块作为基本信息的传送单位，Cache存储器每次传送的信息块是定长的，只有几十字节，而虚拟存储器信息块划分方案很多，有页、段等等，长度均在几百~几百K 字节左右。

主存Cache 存储体系中CPU与Cache和主存都建立了直接访问的通道。

一旦不命中时，CPU 就直接访问主存并同时向Cache调度信息块。

而辅助存储器与CPU之间没有直接通路，一旦在主存不命中时，只能从辅存调块到主存。

Cache 存储器存取信息的过程、地址变换和替换策略全部用硬件实现，对程序员均是透明的。

而主存-辅存层次的虚拟存储器基本上是由操作系统的存储管理软件并辅助一些硬件来进行信息块的划分和主存-辅存之间的调度，所以对设计存储管理软件的系统程序员来说，它是不透明的，而对应用程序员，因为虚拟存储路提供了庞大的逻辑空间可以任意使用，是透明的。

第四章4.4❒4.4 图4-3中，如果检索寄存器的值为“**** 1011 **** ****”，屏蔽寄存器的值是什么？检索完成后，匹配寄存器中的值又是什么？❒题解：❒屏蔽寄存器的值是：0000 1111 0000 0000;完成检索后匹配寄存器的值为：01000…第四章4.74.7 将数据Cache和指令Cache分开有什么好处？答：将数据Cache和指令Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；2）指令Cache可用ROM实现，以提高指令存取的可靠性；3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。

计算机体系结构习题一、名词解释第一章：计算机组成：指的是计算机系统结构的逻辑实现，包含物理机器中的数据流和控制流的组成以及逻辑设计等。

它着眼于物理机器级内各事物的排序方式与控制方式、各部件的功能以及各部件之间的联系。

计算机实现：指的是计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。

它着眼于器件技术和微组装技术，其中器件技术在实现技术中起主导作用。

程序的局部性原理：指程序执行时所访问的存储器地址不是随机分布的，而是相对簇聚。

常用的经验规则：程序执行时间的90%都是在执行程序中的10%的代码。

数据访问也具有局部性。

第二章：RISC:即精简指令集计算机，它是尽可能地把指令系统简化，不仅指令的条数少，而且指令的功能比较简单。

（P36页）CISC:即复杂指令集计算机，它是增强指令功能，把越来越多的功能交由硬件实现，指令的数量也越来越多。

（P36页）寻址方式：指指令系统中如何形成所要访问的数据的地址。

第三章：流水线技术：（P53页）把一个重复的过程分解为若干个子过程（相当于上面的工序），每个子过程由专门的功能部件来实现，把多个处理过程在时间上错开，依次通过各功能段，这样，每个子过程就可以与其他的子过程并行进行，这就是流水线技术。

线性流水线：（见P57页）线性流水线是指各段串行连接、没有反馈回路的流水线。

数据通过流水线中的各段时，每个段最多只流过一次。

非线性流水线：（见P57页）非线性流水线是指各段除了有串行的连接外，还有反馈回路的流水线。

数据相关：（见P73页）考虑两条指令i和j，i在j的前面，如果下述条件之一成立，则称指令j与指令i数据相关：（1）指令j使用指令i产生的结果；（2）指令j与指令k数据相关，而指令k又与指令i数据相关。

系统级流水线（P55）是把多个处理机串行连接起来，对同一数据流进行处理，，每个处理机完成整个任务中的一部分。

计算机组成原理第四章答案1. 注册器和存储器是计算机中用于保存数据的两种不同的设备。

注册器是一种用于高速临时存储数据的小型存储设备，它位于CPU内部，用于保存正在执行的指令、数据以及中间结果。

存储器则是一种用于永久保存数据的设备，它通常是外部的、容量较大的设备，如硬盘、固态硬盘或者内存条。

2. 计算机中的存储器分为主存储器和辅助存储器两种类型。

主存储器是计算机中用于临时保存指令和数据的存储设备，它的容量较小但速度较快。

辅助存储器则是一种容量较大但速度较慢的存储设备，用于永久保存数据和程序文件，如硬盘。

3. 冯·诺依曼计算机的基本构成包括中央处理器（CPU）、存储器、输入设备和输出设备。

其中，CPU负责执行计算机指令并控制计算机的运行，存储器用于保存指令和数据，输入设备用于将外部数据输入计算机，输出设备用于将计算结果输出给用户。

4. 计算机的运算速度主要取决于CPU的运算速度，而CPU的运算速度受到时钟频率、指令周期和执行指令的效率等多个因素影响。

时钟频率是CPU每秒钟钟摆的次数，它决定了CPU的基本工作速度；指令周期是指CPU执行一条指令所需的时间，它由时钟频率决定；指令的执行效率则取决于CPU的微操作执行速度。

5. 指令流水线是一种提高CPU执行效率的技术。

它将执行一条指令的过程分为多个阶段，并让多条指令在不同的阶段同时执行，从而实现指令的并行执行。

指令流水线可以提高CPU 的吞吐量，减少指令执行的延迟。

6. 高速缓存是一种用于提高CPU访问存储器效率的技术。

它位于CPU内部，与主存储器之间，用于保存最近访问的指令和数据。

高速缓存的访问速度比主存储器快，可以减少CPU 对主存储器的访问次数，提高CPU的执行效率。

7. 数据的表示方式包括原码、反码和补码。

原码是用最高位表示符号位，其余位表示数值的方式；反码是对原码取反得到的表示方式；补码是对反码加1得到的表示方式。

补码表示方式可以解决原码和反码相加减时的进位问题，同时将负数的表示范围扩展了一倍。

第四章存储体系历年真题精选1. 下列说法正确的是（ D ）。

A. Cache容量一般不大，命中率不会很高B. Cache本身速度很快，但地址变换速度很慢C. Cache芯片速度一般比CPU速度慢数十倍D. Cache存储器查映像表和访问物理Cache其间可以流水，使速度与CPU匹配2．以下与虚拟存储器的等效访问速度无关的是（ D ）。

A. 页地址流B. 页面调度策略C. 主存的容量D. 辅存的容量3. 页面虚拟存储器把（程序）空间和（主存）空间都机械等分成相同大小的页面。

4. Cache若采用全相联映像规则，则主存中（任意一）块都可映像装入到Cache中的（任意一）块的位置上。

5. 解决计算机主存与CPU的速度差对机器性能的影响，可采用哪三种解决方法？(p86)6. 对于二级虚拟存储层次，其等效访问时间与主、辅存的访问时间有什么关系？可采取哪些措施提高存储层次的等效访问速度？（至少提出两种）（P88）7. 有一个虚拟存贮器，主存有0～3四页位置，程序有0～7八个虚页，采用全相联映象和FIFO替换算法。

给出如下程序页地址流；2，3，5，2，4，0，1，2，4，6。

（1）假设程序的2，3，5页已先后装入主存的第3、2、0页位置，请画出上述页地址流工作过程中，主存各页位置上所装程序各页页号的变化过程图，标出命中时刻。

（2）求出此期间虚存总的命中率H。

（50%）8. 某虚拟存储器共8个页面，每页为1024个字，实际主存为4K个字，采用页表法进行地址映象。

映象表的内容如下表所示。

(1)求出会发生页面失效的全部虚页号；（2，3,5,7）(2)求出虚地址为：0，3728，1023，1024，7800，6800的主存实地址。

（3072，页失效，4095,1024，页失效，656）同步强化练习一．单项选择题。

1. 替换算法要解决的问题是（ C ）。

A.用户的虚页如何与主存的实页对应B.如何用主存的实页号替代多用户的虚页号C.当页面失效，选择主存中哪个页作为被替换的页D.新用户要进入主存，选择哪个用户作为被替换的用户2. 虚拟存储器地址变换是指（ C ）。

存储系统（一）单元测验1、CPU可直接访问的存储器是A、磁盘B、主存C、光盘D、磁带2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是A、提高存储系统访问速度B、简化存储管理C、扩大主存容量D、支持虚拟存储技术3、存储字长是指A、存储器地址线的二进制位数B、存放在一个存储单元中的二进制位数C、存储单元总数D、寄存器的数据位数4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为A、0 ~ 32M-1B、0 ~ 128M-1C、0 ~ 64M-1D、0 ~ 16M-15、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为A、18B、22C、24D、306、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为A、64，16B、16，64C、16，16D、64,647、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是A、0000HB、0600HC、0700HD、0B00H8、计算机系统中的存贮器系统是指A、RAM和ROM存贮器B、CacheC、磁盘存储器D、Cache、主存贮器和外存贮器9、用若干片2K´4位的存储芯片组成一个8K´8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是A、0CFFHB、0BFFHC、1BFFHD、0FFFH10、动态存储器刷新以（）为单位进行A、存储单元B、行C、列D、字节11、下列存储器类型中，速度最快的是A、DRAMB、Flash MemoryC、SRAMD、EPROM12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是A、存储器地址线低三位全部为0B、存储器地址线低二位全部为0C、存储器地址线最低为0D、存储器地址线低三位取值随意13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是A、0X12B、0X34C、0X56D、0X7814、关于内存的下列说法中，错误的是A、内存的存取速度不能低于CPU速度，否则会造成数据丢失B、程序只有在数据和代码等被调入内存后才能运行C、采用虚拟内存技术后程序可以在硬盘上直接运行D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位15、下列关于RAM和ROM的叙述中，正确的是A、RAM是易失性存储器，ROM是非失性存储器B、RAM和ROM都采用随机存取的方式进行访问C、Cache可选RAM、ROM做数据存储体D、ROM和RAM都不需要刷新16、下列属于衡量存储器技术指标的是A、存储容量B、存取时间C、存储周期D、存储器带宽17、不需要定时刷新的半导体存储器芯片是A、SRAMB、DRAMC、EPROMD、Flash Memory18、DRAM比SRAM慢，可能的原因包括A、DRAM需要刷新B、DRAM存储体行列地址线复用C、DRAM读之前需要预充电D、DRAM存储单元采用了双译码结构19、全部使用4片32K*8位的SRAM存储芯片，可设计的存储器有A、128K* 8位B、32K* 32位C、64K* 16位D、128K* 16位20、符合存储体系构建思想的是A、时间局部性B、空间局部性C、编程采用顺序结构D、编程采用分支结构21、某计算机主存容量为64K*16,其中ROM区为4K，其余为RAM区，按字节编址。

计算机体系结构第四章练习题参考解答第四章4.52 浮点数系统使⽤的阶码基值r e =2，阶值位数q=2，尾数基值r m =10，尾数位数p ′=1，即按照使⽤的⼆进制位数来说，等价于p=4。

计算在⾮负阶、正尾数、规格化情况下的最⼩尾数值、最⼤尾数值、最⼤阶值、可表⽰的最⼩值和最⼤值及可表⽰数的个数。

解: 最⼩尾数值：r m -1 = 10-1 = 0.1最⼤尾数值：1- r m -p ′ =1-10-1 = 0.9 最⼤阶值：2q -1=3可表⽰数的最⼩值：1×r m -1 = 10-1 = 0.1 可表⽰数的最⼤值：r m 2q-1×（1- r m -p ′）=103（1-10-1）= 900可表⽰数的个数：2q ×r m p ′（r m -1）/r m = 22×101（10-1）/10 = 364.53 ⼀台机器要求浮点数的字长的精度不低于10-7.2，表数的范围正数不⼩于1038，且正负对称。

尾数⽤原码、纯⼩数表⽰，阶码⽤移码、整数表⽰。

设计这种浮点数的格式。

解依题意，取表数范围N =1038，表数精度δ=10-7.2。

由式（4-4）得：37log(log10log 21)log 2q +> = 6.99，上取整，得到阶码字长q=7。

由式（4-5）得：16log1053.2log 2p -->=，上取整，得到尾数字长p=24。

从⽽加上⼀个尾数符号位和⼀个阶码符号位，浮点数的总字长为：p+q+2=24+7+2=33。

实际浮点数总字长应为8的倍数，故取浮点数总字长为40位。

多出的7位可以加到尾数字长p 中⽤于提⾼浮点数的表数精度，也可以加到阶码字长q 中来扩⼤浮点数的表数范围。

暂且让p 增加6位，q 增加1位，即p=30，q=8。

如图4-8所⽰是设计出来的浮点数格式。

图4-8 例4.2浮点数的设计格式4.58 ⽤于⽂字处理的某专⽤机，每个⽂字符⽤4位⼗进制数字（0～9）编码表⽰，空格⽤︼表⽰。

计算机组成原理与体系结构智慧树知到课后章节答案2023年下黑龙江工程学院第一章测试1.运算器的核心部件是______。

A:算术逻辑运算部件 B:数据选择器 C:累加寄存器 D:数据总线答案:算术逻辑运算部件2.存储器主要用来______。

A:存放程序和数据 B:存放数据 C:存放微程序 D:存放程序答案:存放程序和数据3.电子计算机的算术/逻辑单元、控制单元及主存储器合称为______。

A:UP B:ALU C:CPU D:主机答案:主机4.输入、输出装置以及外接的辅助存储器称为______。

A:主机 B:存储器 C:操作系统 D:外围设备答案:外围设备5.用户与计算机通信的界面是______。

A:应用程序 B:文本处理 C:外围设备 D:CPU 答案:外围设备6.下列______不是输入设备。

A:打印机 B:鼠标器 C:画笔及图形板 D:键盘答案:打印机7.一片1MB的磁盘能存储______的数据。

A:220字节 B:210字节 C:109字节 D:106字节答案:220字节8.计算机硬件能直接执行的只能是_____。

A:符号语言 B:机器语言 C:汇编语言 D:机器语言和汇编语言答案:机器语言9.一个节拍信号的宽度是指_____。

A:时钟周期 B:指令周期 C:存储周期 D:机器周期答案:时钟周期10.32位的个人计算机，一个字节由______位组成。

A:32 B:16 C:4 D:8 答案:811.微处理器可以用来做微型计算机的CPU。

A:错 B:对答案:错12.决定计算机运算精度的主要技术指标是计算机的字长。

A:错 B:对答案:对13.计算机总线用于传输控制信息、数据信息和地址信息的设施。

A:对 B:错答案:对14.计算机系统软件是计算机系统的核心软件。

A:对 B:错答案:对15.计算机运算速度是指每秒钟能执行操作系统的命令个数。

A:对 B:错答案:错16.计算机主机由CPU、存储器和硬盘组成。

计算机体系结构知识点总结————————————————————————————————作者：————————————————————————————————日期：第一章计算机体系结构的基本概念1.计算机系统结构的经典定义程序员所看到的计算机属性，即概念性结构与功能特性。

（计算机组成：指计算机系统结构的逻辑实现。

计算机实现：计算机组成的物理实现）2.计算机系统的多级层次结构：1.虚拟机：应用语言机器->高级语言机器->汇编语言机器->操作系统机器2.物理机：传统机器语言机器->微程序机器3.透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。

4.编译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序5.解释：对于高一级机器上的程序中的每一条语句或指令，都转去执行低一级机器上的一段等效程序。

6.常见的计算机系统结构分类法有两种：Flynn分类法、冯氏分类法（按系统并行度P m:计算机系统在单位时间内能处理的最大二进制位数）进行分类。

Flynn分类法把计算机系统的结构分为4类：单指令流单数据流(SISD)单指令流多数据流(SIMD)多指令流单数据流(MISD)多指令流多数据流(MIMD)IS指令流，DS数据流，CS（控制流），CU（控制部件），PU（处理部件），MM，SM（表示存储器）7.计算机设计的定量原理：1.大概率事件优先原理（分配更多资源，达到更高性能）2.Amdahl定理：加速比：S n=T0(加速前）T n（加速后）=1(1−Fe)+Fe/Se(Fe为可改进比例（可改进部分的执行时间/总的执行时间），Se为部件加速比（改进前/改进后）3.程序的局部性原理：时间局部性：程序即将使用的信息很可能是目前使用的信息。

空间局部性：即将用到的信息可能与目前用到的信息在空间上相邻或相近。

4.CPU性能公式：1.时钟周期时间2.CPI：CPI = 执行程序所需的时钟周期数／IC3.IC(程序所执行的指令条数)8.并行性：计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。