计算机组成原理第四次作业

第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。

2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。

3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。

它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。

4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠触发器原理存储信息，只要不掉电，信息就不会丢失。

6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。

7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。

8 PROM: 是可一次性编程的只读存储器。

9 EPROM 是可擦洗的只读存储器，可多次编程。

10 EEPROM: 即电可改写型只读存储器，可多次编程。

11 CDROM 即只读型光盘存储器。

12 Flash Memory 即可擦写、非易失性的存储器。

存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

计算机组成原理第三、四章作业题(总5页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--计算机组成原理第三、四章作业题一、选择题（共25分）1、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。

每个主存块大小为32字节，按字节编址。

主存129号单元所在主存块应装入到的Cache组号是( )A 0B 2C 4D 62、存储周期是指( )A.存储器的读出时间B.存储器进行连续读和写操作所允许的最短时间间隔C.存储器的写入时间D.存储器进行连续写操作所允许的最短时间间隔3、在主存和CPU之间增加cache的目的是( )A.增加内存容量B.提高内存的可靠性C.解决CPU与内存之间的速度匹配问题D.增加内存容量，同时加快存取速度4、下列外存中，属于顺序存取存储器的是( )盘 B.硬盘 C.磁带 D.光盘5、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采( )A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式6、相联存储器是按( )进行寻址的存储器A.地址指定方式B.堆栈存取方式C.内容指定方式D.地址指定与堆栈存取方式结合7、交叉存储器实质上是一种（）存储器，它能执行独立的读写操作A.多模块，并行B.多模块，串行C.整体式，并行D.整体式，串行8、计算机系统中的存贮器系统是指( )存贮器存贮器 C.主存贮器 D.内存贮器和外存贮器9. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为( )，16 ，64 ，8 ，1610、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。

现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是( )，15 ，l5 ，30 ，3011、下列关于RISC的叙述中，错误的是( )普遍采用微程序控制器大多数指令在一个时钟周期内完成的内部通用寄存器数量相对CISC多的指令数、寻址方式和指令格式种类相对CISC少12、假设某计算机的存储系统由Cache和主存组成。

第1章计算机系统概论5. 冯诺依曼计算机的特点是什么解：冯诺依曼计算机的特点是：P8(1)计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；(2)指令和数据以同同等地位存放于存储器内，并可以按地址访问；(3)指令和数据均用二进制表示；(4)指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；(5)指令在存储器中顺序存放，通常自动顺序取出执行；(6)机器以运算器为中心（原始冯诺依曼机）。

7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。

解：课本P9-10(1)主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。

(2)CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了Cache）。

(3)主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。

(4)存储单元：可存放一个机器字并具有特定存储地址的存储单位。

(5)存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。

(6)存储字：一个存储单元所存二进制代码的逻辑单位。

(7)存储字长：一个存储单元所存储的二进制代码的总位数。

(8)存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。

(9)机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。

(10)指令字长：机器指令中二进制代码的总位数。

8. 解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答应分英文全称、中文名、功能三部分。

十六进制形式：41800000H
（4）(－5)10＝(－101)2＝－1.01×22
阶码E＝127＋2＝129＝(10000001)2
机器数形式：1 10000001 01000000000000000000000
十六进制形式：C0A00000H
2.13写出下列十六进制的IEEE单精度浮点数代码所代表的十进制数值。
解：
（1）(0.15625)10＝(0.来自00101)2＝1.01×2－3
阶码E＝127＋(－3)＝124＝(1111100)2＝01111100
机器数形式：0 01111100 01000000000000000000000
十六进制形式：3E200000H
（2）(－0.15625)10＝(－0. 00101)2＝－1.01×2－3
（1）若e1＞e2，是否有N1＞N2
（2）若S1、S2均为规格化数，上述结论是否正确？
答：（1）不一定
（2）正确
2.15设一个六位二进制小数x＝0.a1a2a3a4a5a6，x≥0，请回答：
（1）若要x≥81，a1a2a3a4a5a6需要满足什么条件？
（2）若要x＞21，a1a2a3a4a5a6需要满足什么条件？
第二章作业解答
2.2分别计算用二进制表示4位、5位、8位十进制数时所需要的最小二进制位的长度。
答：
∵ 4位十进制数的最大数为9999，213＝8192＜9999＜214＝16384
∴表示4位十进制数所需的最小二进制位的长度为14位。
∵ 5位十进制数的最大数为99999，216＝65536＜9999＜217＝131072
2.6已知x的二进制真值，试求[x]补、[－x]补、[x/2]补、[x/4]补、[2x]补、[4x]补、[－2x]补、[－x/4]补。（设机器采用定点小数，字长为8位，若结果不存在或出错，请注明）

第四章作业答案4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。

2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。

3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。

它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。

4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠触发器原理存储信息，只要不掉电，信息就不会丢失。

6 DRAM是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。

7ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。

8 PROM: 是可一次性编程的只读存储器。

9 EPROM 是可擦洗的只读存储器，可多次编程。

10 EEPROM: 即电可改写型只读存储器，可多次编程。

11 CDROM 即只读型光盘存储器。

12 Flash Memory 即可擦写、非易失性的存储器。

4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

第4章部分习题参考答案【4-4】已知X和Y，试用它们的变形补码计算出X + Y，并指出结果是否溢出（3）X = -0.10110，Y = -0.00001解：[X]补= 1.01010 [Y]补= 1.111111 1 . 0 1 0 1 0+ 1 1 . 1 1 1 1 11 1 . 0 1 0 0 1无溢出，X+Y = -0.10111【4-5】已知X和Y，试用它们的变形补码计算出X - Y，并指出结果是否溢出（3）X = 0.11011，Y = -0.10011解：[X]补= 0.11011 [-Y]补= 0.100110 0 . 1 1 0 1 1+ 0 0 . 1 0 0 1 10 1 . 0 1 1 1 0结果正溢【4-8】分别用原码乘法和补码乘法计算X * Y（1）X = 0.11011，Y = -0.11111法一：原码一位乘算法解：|X| = 0.11011→B |Y| = 0.11111→C 0→AA C 说明1 1 1 1 1C5 = 1, +|X|1 1 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 1 1 1 部分积右移一位→C5 = 1, +|X|1 0 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 0 1 1 部分积右移一位→C5 = 1, +|X|0 0 1 0 1 部分积右移一位→|X * Y| = 0.1101000101Ps = Xs ⊕ Ys = 0 ⊕ 1 = 1X*Y = -0.1101000101法二：补码一位乘算法解：[X]补= 0.11011→B [Y]补= 1.00001→C [-X]补= 1.00101 0→AA C 附加说明0 0. 0 0 0 0 0 1 0 0 0 0 1 0+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 11 1. 1 0 0 1 0 1 1 0 0 0 0 1 部分积右移一位→+0 0. 1 1 0 1 1 C4C5 = 01 +|X|0 0. 0 1 1 0 10 0. 0 0 1 1 0 1 1 1 0 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 1 1 00 0. 0 0 0 1 1 0 1 1 1 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 1 10 0. 0 0 0 0 1 1 0 1 1 1 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 0 10 0. 0 0 0 0 0 1 1 0 1 1 1 0 部分积右移一位→+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 1[X*Y]补= 11.0010111011X*Y = -0.1101000101【4-10】计算X/Y（2）X = -0.10101，Y = 0.11011原码恢复余数法：解：|X| = -0.101010→A |Y| = 0.110110→B [-|Y|]补= 1.00101 0→C0 0. 1 0 1 0 1 0 0 0 0 0 0+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 0 1 0 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 0 1 0 1 0 0 0 0 0 0 商00 1. 0 1 0 1 0 0 0 0 0 0 0 左移←+1 1. 1 1 0 0 1 -|Y|0 0. 0 1 1 1 1 0 0 0 0 0 1 >0，商10 0. 1 1 1 1 0 0 0 0 0 1 0 左移←+1 1. 0 0 1 0 1 -|Y|0 0. 0 0 0 1 1 0 0 0 0 1 1 >0，商10 0. 0 0 1 1 0 0 0 0 1 1 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 0 1 0 1 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 0 1 1 0 0 0 0 1 1 0 商00 0. 0 1 1 0 0 0 0 1 1 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1．1 0 0 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 1 1 0 0 0 0 1 1 0 0 商00 0. 1 1 0 0 0 0 1 1 0 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 1 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 1 0 0 0 0 1 1 0 0 0 商0Qs = Xs⊕Ys = 0⊕1 = 1Q = -0.11000，R = 0.11000*2-5【4-11】设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题（2）X = 2-101*0.101100，Y = 2-100*（-0.101000）解：[X]补= 1011；0.101100[Y]补= 1100；1.011000对阶：△E = Ex – Ey = -5 -（-4）= -1Ex < Ey，将Mx右移一位，Ex+1→Ex[X]’补=1011；0.010110尾数求和：0 0. 0 1 0 1 1 0+1 1. 0 1 1 0 0 01 1. 1 0 1 1 1 0尾数结果规格化：尾数左移1位，阶码减1[X+Y]补＝1011；1.011100X+Y = （-0.100100）*2-101减法算法过程略，X-Y = 0.111110 * 2-100【4-13】用流程图描述浮点除法运算的算法步骤设：被除数X = Mx * 2Ex; 除数Y = My * 2 Ey。

第四章部分作业题参考答案4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。

从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。

这就解决了存储器的高速度和低成本之间的矛盾；主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。

从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。

该层次解决了大容量和低成本之间的矛盾。

3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。

而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。

换言之，即采用虚拟存储技术实现。

4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？答：1）存储器的带宽指单位时间内存储器存取的信息量。

2）存储器带宽= 1/200ns ×32位= 160M位/秒= 20MB/S （此处1M=106 ）4.7 题目略。

解：地址线和数据线的总和= 14 + 32 = 46根各需128、32、32、32、16和8片。

4.8试比较静态RAM和动态RAM。

答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。

2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。

4.14 题目略解：1）256KB ；2）8块模板；3）16片；4）128片；5）CPU 通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。

习题4 4.1设X=0.1101，Y= -0.0110，求：（1）[X]补（2）[-X]补（3）[2X]补（4）[-2X]补（5）[X/2]补（6）[-X/2]补（7）[Y]补（8）[-Y]补（9）[2Y]补（10）[-2Y]补（11）[Y/2]补（12）[-Y/2]补（13）[-Y/4]补1. （1） [X]补= 0.1101（2） [-X]补= 1.0011（3） [2X]补= 0.1010 溢出（4） [-2X]补= 1.0110 溢出（5）[X/2]补= 0.0110注意：参见P109中的补码算术移位规则，以及P110的例4.4（6）[-X/2]补= 1.1001（7）[Y]补= 1.1010（8） [-Y]补= 0.0110（9） [2Y]补=1.0100（10）[-2Y]补=0.1100（11）[Y/2]补=1.1101（12）[-Y/2]补= 0.0010(13) [-Y/4]补= 0.00014.2 已知X和Y，用变形补码计算X+Y和X-Y，并指出运算结果是否溢出：(1) X=0.11011，Y=0.11111(2) X=-0.1101，Y=0.0110答：.（1）[X]补＝00.11011 [Y]补＝00.11111 [-Y]补＝11.00001[X]补 00.11011+ [Y]补 00.11111 [X+ Y]补 01.11010 [X]补 00.11011 + [-Y]补 11.00001 [X-Y]补 11.11100 S f1与S f2不同，溢出S f1与S f2相同，无溢出所以：[X+Y]补：发生溢出[X－Y]补= 1.11100注意：参见P107中的双符号位判溢方法原理。

（２） [X+Y]补=1.1001[X－Y]补：溢出4.4 使用原码一位乘法计算X*Y ： (1) X=0.11101，Y=0.01111 (2) X=-0.10011，Y=0.11010答： （１）[X]原＝0.11101 [Y]原＝0.01111000s s s P X Y =⊕=⊕=部分积0.00000乘数|Y|操作说明Y 5=1，+|X |0.11101+0.11101右移一位0.011100.11101+1.01011右移一位0.10101Y 2=1，+|X |0.11101+1.10010右移一位0.11001Y 1=0，+00.11101+1.10110右移一位0.11011+0.110110.00000 0011 01 0111011 0111 01101111右移一位Y 4=1，+|X |Y 3=1，+|X |100110.01101[]0.01101100110.0110110011P X Y ∴=∴⨯=+原4.5 使用补码Booth 乘法计算X*Y ： (1) X=0.01111，Y=-0.11101 (2) X=-0.10011，Y=-0.11010答：（１）［X ］补＝00.01111 ［Y ］补＝11.00011 ［-X ］补＝11.10001部分积00.00000乘数Y(Y n Y n+1)操作说明11.10001+11.1000111.1100000.00000+11.1100011.1110000.01111+00.01011右移一位00.0010100.00000+00.00101右移一位00.0001000.00000+00.0001000.0000111.1000111.10010+1.0001101 1.000110 1 1.00011 0 1 1.0001101 1.00Y 5Y 6=10，+[-X ]补右移一位Y 4Y 5=11，+0右移一位Y 0Y 1=10，+[-X ]补Y 1Y 2=00，+001101 1.001101右移一位Y 3Y 4=01，+[X ]补Y 2Y 3=00，+0所以：［X*Y ］补＝1.1001001101X*Y ＝-0.01101100114.6 分别使用原码恢复余数除法和原码加减交替除法计算X/Y ： (1) X=0.0111，Y=0.1101 (2) X=0.1011，Y=-0.1110 答：（１）原码恢复余数除法注意：参见P124中例4.9。

缓存-主存，主存-辅存这两个层次； 缓存-主存解决速度问题；主存-辅存解决容量问题； 主存与CACHE之间的信息流动由硬件自动完成；主存与辅存层次的调度目前广泛采用虚
拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序 员可使用比主存实际物理地址空间大得多的虚拟地址空间编程，当程序运行时，再由软、 硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。这两个层次上的调度或转 换操作对于程序员来说是透明的。
1+(64-1)/4=16.75
25. 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？ 程序的局部性原理，即程序在一定的时间段内通常只访问较小的地址空间,包含两种局部性 ： ❖ 时间：最近被访问过的程序和数据很可能再次被访问 ❖ 空间：CPU很可能访问最近被访问过的地址单元附近的地址单元。 存储系统中Cache—主存层次采用了程序访问的局部性原理。
块容量
4×32/8=16B 地址4位
偶校验 ❖ c1= 3⊕5⊕7= b4⊕b3⊕b1 ❖ c2= 3⊕6⊕7 =b4⊕b2⊕b1 ❖ c4= 5⊕6⊕7 =b3⊕b2⊕b1 ❖ 当有效信息为1100时，c1c2c4=011,汉明码为0111100。 ❖ 当有效信息为1101时，c1c2c4=100,汉明码为1010101。
奇校验 ❖ c1= 3⊕5⊕7= b4⊕b3⊕b1 ❖ c2= 3⊕6⊕7 =b4⊕b2⊕b1 ❖ c4= 5⊕6⊕7 =b3⊕b2⊕b1 ❖ 当有效信息为1110时，c1c2c4=111,汉明码为1111110。 ❖ 当有效信息为1111时，c1c2c4=000,汉明码为0010111。
… … … … …
0
0
4
4
8

国开电大《计算机组成原理》形考任务4答案形考任务41. 控制器的功能是_______。

A. 执行语言翻译B. 向计算机各部件提供控制信号C. 支持汇编程序D. 完成数据运算参考答案是：B2. 在控制器中，部件能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地址。

A. 指令指针IPB. 地址寄存器ARC. 指令寄存器IRD. 程序计数器PC 参考答案是：D3. 每一条指令的执行时通常有①读取指令、②执行指令、③分析指令等几个步骤，他们的执行顺序应该是。

A. ①读取指令、②执行指令、③分析指令B. ①读取指令、③分析指令、②执行指令C. ③分析指令、②执行指令、①读取指令D.②执行指令、①读取指令、③分析指令参考答案是：B4. 硬连线控制器中，使用来区别指令不同的执行步骤。

A. 节拍发生器B. 指令寄存器C. 程序计数器D. 控制信号形成部件参考答案是：C5. 微程序控制器中，机器指令与微指令的关系是。

A. 一条微指令由若干条机器指令组成B. 一段机器指令组成的程序可由一条微指令来执行C. 每一条机器指令由一条微指令来执行D. 每一条机器指令由一段用微指令编成的微程序来解释执行参考答案是：D6. 指令流水线需要处理好3个方面问题。

A. 结构相关、数据相关、控制相关B. 结构相关、数据相关、逻辑相关C. 结构相关、逻辑相关、控制相关D. 逻辑相关、数据相关、控制相关参考答案是：A7. 中央处理器包括。

A. 运算器B. 控制器C. 主存储器D. 输入输出接口参考答案是：AB8. 下列正确的是_______。

A. 取指令操作是控制器固有的功能，不需要根据指令要求进行B. 指令长度相同的情况下，所有取指令的操作都是相同的C. 单总线CPU 中，一条指令读取后PC的值是下一条指令的地址D. 计算机中一个字的长度是16位参考答案是：ABC9. 程序计数器PC主要用于解决指令的执行次序。

（）A. 对B. 错参考答案是：A10. 微程序控制器的运行速度一般要比硬连线控制器更快。

第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

答：主存：主存储器，用于存放正在执行的程序和数据。

CPU可以直接进行随机读写，访问速度较高。

辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。

Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。

RAM：半导体随机存取存储器，主要用作计算机中的主存。

SRAM：静态半导体随机存取存储器。

DRAM：动态半导体随机存取存储器。

ROM：掩膜式半导体只读存储器。

由芯片制造商在制造时写入内容，以后只能读出而不能写入。

PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。

EPROM：紫外线擦写可编程只读存储器。

需要修改内容时，现将其全部内容擦除，然后再编程。

擦除依靠紫外线使浮动栅极上的电荷泄露而实现。

EEPROM：电擦写可编程只读存储器。

CDROM：只读型光盘。

Flash Memory：闪速存储器。

或称快擦型存储器。

2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。

答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。

3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

作业解答第一章作业解答1.1 基本的软件系统包括哪些内容？答：基本的软件系统包括系统软件与应用软件两大类。

系统软件是一组保证计算机系统高效、正确运行的基础软件，通常作为系统资源提供给用户使用。

包括：操作系统、语言处理程序、数据库管理系统、分布式软件系统、网络软件系统、各种服务程序等。

1.2 计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？答：计算机的硬件系统通常由输入设备、输出设备、运算器、存储器和控制器等五大部件组成。

输入设备的主要功能是将程序和数据以机器所能识别和接受的信息形式输入到计算机内。

输出设备的主要功能是将计算机处理的结果以人们所能接受的信息形式或其它系统所要求的信息形式输出。

存储器的主要功能是存储信息，用于存放程序和数据。

运算器的主要功能是对数据进行加工处理，完成算术运算和逻辑运算。

控制器的主要功能是按事先安排好的解题步骤，控制计算机各个部件有条不紊地自动工作。

1.3 冯·诺依曼计算机的基本思想是什么？什么叫存储程序方式？答：冯·诺依曼计算机的基本思想包含三个方面：1) 计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成。

2) 采用二进制形式表示数据和指令。

3) 采用存储程序方式。

存储程序是指在用计算机解题之前，事先编制好程序，并连同所需的数据预先存入主存储器中。

在解题过程（运行程序）中，由控制器按照事先编好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行，直到获得所要求的结果为止。

1.4 早期计算机组织结构有什么特点？现代计算机结构为什么以存储器为中心？答：早期计算机组织结构的特点是：以运算器为中心的，其它部件都通过运算器完成信息的传递。

随着微电子技术的进步，人们将运算器和控制器两个主要功能部件合二为一，集成到一个芯片里构成了微处理器。

同时随着半导体存储器代替磁芯存储器，存储容量成倍地扩大，加上需要计算机处理、加工的信息量与日俱增，以运算器为中心的结构已不能满足计算机发展的需求，甚至会影响计算机的性能。

作业解答第一章作业解答1.1基本的软件系统包括哪些内容？答：基本的软件系统包括系统软件与应用软件两大类。

系统软件是一组保证计算机系统高效、正确运行的基础软件，通常作为系统资源提供给用户使用。

包括：操作系统、语言处理程序、数据库管理系统、分布式软件系统、网络软件系统、各种服务程序等。

1.2计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？1.31)2)3)1.41.5以保证总①可以减少各个部件之间的连线数量，降低成本；②便于系统构建、扩充系统性能、便于产品更新换代。

1.6按其任务分，总线有哪几种类型？它们的主要作用是什么？答：按总线完成的任务，可把总线分为：CPU内部总线、部件内总线、系统总线、外总线。

1.7计算机的主要特点是什么？答：计算机的主要特点有：①能自动连续地工作；②运算速度快；③运算精度高；④具有很强的存储能力和逻辑判断能力；⑤通用性强。

1.8衡量计算机性能有哪些基本的技术指标？以你所熟悉的计算机系统为例，说明它的型号、主频、字长、主存容量、所接的I/O设备的名称及主要规格。

答：衡量计算机性能的基本的技术指标有：①基本字长；②主存容量；③运算速度；④所配置的外部设备及其性能指标；⑤系统软件的配置。

1.9单选题（1）1946年，美国推出了世界上第一台电子数字计算机，名为__A__。

A.ENIACB.UNIVAC-IC.ILLIAC-IVD.EDVAC（2）在计算机系统中，硬件在功能实现上比软件强的是__C__。

A.灵活性强B.实现容易C.速度快D.成本低（3）完整的计算机系统包括两大部分，它们是__C____。

A.运算器与控制器B.主机与外设C.硬件与软件D.硬件与操作系统（4）在下列的描述中，最能准确反映计算机主要功能的是___D___。

A.计算机可以代替人的脑力劳动B.计算机可以存储大量的信息（5（6（71.10（1（2（3（4（5（6答：①应用领域（7）银河I（YH-I）巨型计算机是我国研制的①。

000001
够减商上1
00.11010
000010
左移
+ 11.00001
+ [-Y]补
11.11011
000010
不够减，商上0
11.10110
000100
左移
+ 00.11111
+ [Y]补
00.10101
000101
够减商上1
01.01010
001010
左移
• 被除数（余数） 01.01010
5.8 已知Pentium微处理器各段寄存器的内容如下：DS=0800H，CS=1800H ，SS=4000H，ES=3000H。又disp字段的内容为2000H。请计算： （1）执行MOV指令，且已知为直接寻址，请计算有效地址。 （2）IP(指令指针)的内容为1440，请计算出下一条指令的地址(假设顺 序执行)。 （3）今将某寄存器内容直接送入堆栈，请计算出接收数据的存储器地址 。 解： （1）有效地址=DS*10H+DISP=8000H+2000H=A000H （2）下一条指令的地址=CS*10H+1440+“1”=19441H （3）栈顶=SS*10H+SP-2=40000H+0000H-2=3FFFEH
这样，每个芯片占用的地址空间如下：
ROM芯片：0000H…1FFFH
译码器输出：CS0#
RAM（1 #）：2000H…3FFFFH
译码器输出：CS1#
RAM(2#):4000H…5FFFH
译码器输出：CS2#
空闲：6000H…FFFFH
译码器输出：CS3#…CS7#
4）连线图
OE#
译

部分作业参考答案第四章13. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？解：（1）218 = 256K，则该机所允许的最大主存空间是256K×8位（或256KB）；（2）模块板总数= 256K×8 / 32K×8= 8块；（3）板内片数= 32K×8位/ 4K×4位= 8×2 = 16片；（4）总片数= 16片×8 = 128片；（5）CPU通过最高3位地址译码选板，次高3位地址译码选片。

21.设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映象（即Cache每组内共有4个字块）的Cache组织，要求：（1）画出主存地址字段中各段的位数；（2）设Cache的初态为空，CPU依次从主存第0、1、2……99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？答：（1）由于容量是按字节表示的，则主存地址字段格式划分如下：8 7 2 3 2（2）由于题意中给出的字地址是连续的，故（1）中地址格式的最低2位不参加字的读出操作。

当主存读0号字单元时，将主存0号字块（0~7）调入Cache（0组x号块），主存读8号字单元时，将1号块（8~15）调入Cache（1组x号块）…… 主存读96号单元时，将12号块（96~103）调入Cache（12组x号块）。

共需调100/8 13次，就把主存中的100个数调入Cache。

除读第1遍时CPU需访问主存13次外，以后重复读时不需再访问主存。

名称
按照配奇原则:
C 1 C2 1
C4
1
0
1
按照配偶原则:
C 1= 3 C 2= 3 C 4= 5
5 6 6
7=0 7=1 7=1
C1= 3 C2= 3 C4= 5
5 6 6
7=1 7=0 7=0
1101的汉明码为0111101 1101的汉明码为1010101
C 2= 3
5
6
7=1
7=0
C1= 3 C2= 3 C4= 5
5 6 6
7=0 7=1 7=1
C4= 5
6
Hale Waihona Puke 7=01100的汉明码为1010100 1100的汉明码为0111100
4.17 写出1100、1101、1110、1111对应的汉明码 解： ∵ n = 4 根据 2k ≥ n + k + 1 取k=3 二进制序号 1 2 3 4 5 6 7
…
4K ×8位 RAM
…
4K ×8位 RAM
…
… …
…
… …
(4) CPU 与存储器的连接图 ---2片2K*8
+5V
A15 A14 A13 A12
MREQ
G1 G2A G2B C B A
Y3
Y2
Y1
请自己补充
Y0
&
&
A11
10
1 … …
4K ×8位 RAM
… …
2K ×8位 ROM
A0
…
4K ×8位 RAM
选择两片：2K*8位芯片或者4K*4位芯片
当存在两种选择时，建议扩展数据线，而不是 扩展地址线，原因是处理简单!

思考题：假设CPU地址总线16条, 数据总线8条, 有以 下存储器连接电路:
111 CS
CS
CS
CS
A15
110
8KB
4KB
A14 A13
3:8 101
100
2KB
2KB
译码器
011
A12
VMA EN
010 001
000
1. 写出每片芯片的地址范围; 2. 分析芯片地址重叠情况; 3. 利用已有线路且在尽可能少地改变已有线路基
础上, 增加一片16KB存储器芯片。
作业1:
设计一存储器, 其中ROM区4KB, 选用ROM芯片 (4K×4位/片); RAM区3KB, 选用RAM芯片(2KB/ 片和1K×4位/片)。地址总线A15～A0, 双向数据 总线D7～D0, 读/写线R/W, 地址有效信号VMA(=1, 表示地址有效)。
1. 进
2. 写出存储系统所需的片选信号逻辑表达式 3、构成存储器的总容量为多少？
1. 给出芯片地址分配和片选逻辑式
2. 画出该存储器逻辑框图(各芯片信号线的连接及 片选逻辑电路, 片选低电平有效)。
注意: ROM的数据端是单向(出), 不使用R/W; VMA连至片选逻辑电路。
作业2:
用8k×8的存储芯片2片，2k×8的存储芯片2片， 以及1k×4的存储芯片8片，构成一个存储系统， 地址线和数据线均为16根。