计算机体系结构一、简述1、计算机体系结构研究的目的：提高处理机运算速度MIPS：每秒执行的百万条命令。
fz：8212——处理机的工作主频（MHz）IPC(Instruction Per Cycle)：8212——单位时钟周期内执行的指令条数提高IPC：依靠先进系统结构过去，几个或几十个周期完成一条指令；现在，一个周期完成几条指令提高fz：缩短门电路延迟，依靠工艺技术进步、流水线技术等；依靠先进系统结构，从指令串行执行，到P4的20级流水线2、计算机系统中并行性的层次划分。
①指令内并行②指令级并行③任务（或过程）级并行④作业（或程序）级并行二、简述1、计算机体系结构、计算机组成、计算机实现的研究内容：计算机体系结构：是机器的逻辑结构和性能结构，计算机体系结构作为一门学科，主要研究软件、硬件功能分配以及高性能计算机设计技术。
计算机组成：是计算机体系结构的逻辑实现，包括机器内部的数据流和控制流的组成及逻辑设计等，着重于机器内部事件的时序和控制机构。
计算机实现：是计算机组成的物理实现，包括：处理机、主存贮器等部件的物理结构，器件的集成度和速度，器件、模块、插件、底板的划分与连接等有关的制造工艺技术。
2、这三者之间的关系（要求附图说明）与系列机的定义：计算机体系结构、组成、实现是三个不同的概念，同一种体系结构可以有多种组成方案，同一种组成方案又有多种实现方法，在同一体系结构下，采用不同的计算机组成和实现，可生产出一系列性能不同的机器，以满足不同用户的要求——系列机。
系列机定义：同一厂家生产的具有基本相同体系结构，不同组成和实现，形成的一系列不同档次的机器。
三、简述1、程序局部性原理：在某一段时间内，CPU频繁访问某一局部的存储器区域，而对此范围外的地址则较少访问。
2、程序局部性原理在多级存储体系中的应用。
实现多级存贮器关键技术之一有新旧内容替换，这需要需要高效率的替换算法，LRU是一种基本的替换算法，它利用程序局部性特点，替换最近最少使用的页面。
四、简述提高存储器带宽的主要途径。
简述：1、存储系统性能评价的关键指标：2、提高存储系统性能的基本途径。
（1）器件技术，缩短访问时间（T↓）（2）多体并行存贮器结构①加宽存贮字长度（W↑）-----超长字存储方案②缩短平均访问周期（Ta↓）---------多模块交叉存储方案（3）多级存贮器层次结构以不同速度、容量的存储器进行层次化组织（Ta↓）即提高容量、带宽，又降低成本，属于高效率技术。
五、超长字存储方案单缓冲结构图及工作原理描述。
1、访问地址中的“行地址”与行地址寄存器比较；2、如果比较“=”，则用访问“行内地址”通过多路分配器/选择器对缓冲行的对应单元进行读/写，如果写入则设置修改标志位，操作结束；3、如果比较“≠”，则先将行缓冲中的已修改数据写回存储体，即根据修改标志启动对应存储体，用关联行地址写入修改单元内容。
4、用访问“行地址”启动存储体（整体），读出访问行打入行缓冲，并清除全部修改标志位；5、如果读操作，则用访问“行内地址”通过多路分配器/选择器读出缓冲行的对应单元输出到数据总线，转（7）刷新行地址寄存器，结束6、如果写操作，则用访问“行内地址”通过多路分配器/选择器对缓冲行的对应单元写入总线数据，并设置修改标志位；7、用访问行地址刷新行地址寄存器，操作结束。
六、超长字存储方案双缓冲结构图及工作原理描述。
双缓冲方案存在问题：1、同一行内容形成了3个副本存储体、写缓冲行、读缓冲行使双缓冲产生了内容的不一致写缓冲器的内容可能与读缓冲器中内容不同，在对同一行的读/写交替操作中不能读出刚写入的内容。
2、解决方案保持写缓冲与读缓冲内容的一致将读/写缓冲合二为一，减少不必要的副本3、由此产生了单缓冲方案，如下图七、简述虚拟存储器中的两级地址变换过程（要求附图说明）与地址变换的加速方法。
两级地址变换过程：①从段号到页表基地址的第一级变换：首先根据段号和当前进程的段表基地址（段表基地址+段号），从存在主存中的段表查表，获得该段的页表基地址。
②从页号到实页号的第二级变换：根据页号和当前段的页表基地址（页表基地址+页号）从页表中查出实页号，与页内地址拼装成完整的实地址。
地址变换的加速方法：压缩地址变换的级数：类似方案：虚页号-->实页号,利用程序的局部性特点，保存最近几次页面地址变换结果，构成”虚页－实页”转换表，以备重复使用，并用硬件实现快速检索，该机构称为地址转换后备缓冲TLB。
八、简述4路组相联Cache的工作机制，并画出逻辑结构电路图。
（附图说明）。
组相联Cache的访问过程：①根据组号译码选组，获取组内全部行信息同一组的行分配在不同的存贮体中，类似于交叉存贮。
②一个组所有行的标志段与访问标志段进行比较,需要4个比较器。
③从匹配的行中用行内地址选出数据为了减少延迟，数据选择与标志匹配过程并行，需要4个数据多路选择器。
④如果组内的标志比较都不相等，则数据不在Cache中，则需要访问主存调入一行数据，在同组内替换一个旧行。
九、简述Cache的三种典型结构及其特点（附地址划分及引用图说明）。
组相联结构：1、利用现有的存储器结构和工作方式（采用高速电路）2、利用常规的单元电路模块（比较器、多路选择器MUX等）3、综合应用于Cache的工作方式/访问过程直接相联结构：直接利用行号定位，结构简单易实现，容量大，速度快全相联结构：完全通过标志的相联比较定位确定数据行,地址映像最灵活，每个Cache 行可映像到主存任意行，命中率高。
十、简述实地址Cache在虚拟存储器中的工作过程及其加速作用①查TLB，若命中则形成实地址，否则再进行查段表、页表形成实地址②用实地址访问Cache，若命中则完成访问。
否则启动主存进行Cache替换加速作用：①加速虚拟存贮器的访问②加速虚地址到实地址的转换十一、简述虚地址Cache在虚拟存储器中的工作过程及其加速作用① 根据段号和当前进程段表基地址从主存中的段表查表，获得页表基地址② 用页号和页表基地址从页表中查出实页号，与页内地址拼装成完整的实地址。
加速作用：将虚拟空间的大页表转换成两级小的索引表，及段表和页表，只在主存中保存常用的表目，不常用的通过查询辅助存储器来得到，节省转换表的主存空间开销。
十二、简述影响流水线性能的主要因素，并举例说明流水线的阻塞情况以及提高流水线吞吐率的主要途径主要因素1、指令长度不均一2、流水段操作时间不均一3、转移相关:下一条指令的地址依赖于上一条指令（转移）的执行结果4、数据相关:数据相关指流水线中下一条指令的操作数依赖于上一条指令的执行结果举例说明流水线的阻塞情况假设一个基本的流水段周期等于存贮器的访问周期,如果一条指令的执行过程中，取指令IN 占2个周期，取操作数占2个周期,进入流水线后，下一条指令的执行就要在流水线入口处和流水线内部推迟执行。
提高流水线吞吐率的主要途径:a、采用并行结构直接压缩段操作时间（往往受限）b、采用流水线技术将段细分成多段流水处理（通用方法）十三、简述：流水段细分的目的与流水段细分的类型，并举例说明目的：细分只是为了分时启动不同的功能模块，并且等待几个周期后从对应的模块取得结果，多个模块交叉重叠操作。
类型：1、串行流水结构（细分功能段允许作串行多步处理，如乘除法运算）2、并行重叠结构（细分功能段非串行多步处理，如存贮访问）十四、简述指令流水线中寄存器变名的作用，并举例说明通过修改定向寄存器IDR指针来分配OPR，可以为一个LDR在OPR寄存器组中形成多个副本。
举例：当指令进入执行段时，对数据寄存器A分配几个操作数寄存器OPR假设A的初值在OPR1中，当需要修改A时给它分配一个OPR，引用A的内容变成引用A当前对应的OPR的内容；当指令按程序次序压入执行段中后，A按先后次序在执行段中形成3个副本：OPR1、OPR2、OPR3，可交换并行/并发执行。
十五、简述RISC处理器的技术优势①适应流水线处理和减少指令译码延迟：需要简化指令格式和压缩指令条数，采用统一的指令格式②RISC思想适合VLSI技术：简化指令系统可以简化指令译码和控制器的结构，节省芯片面积，用于制作寄存器堆和在片Cache，减少处理机与主存之间的信息流量③RISC设计技术中，十分重视指令流的统计分析和软硬件相结合的优化编译技术十六、假设功能A通过一4段流水线S1、S2、S3和S4实现，流水线预留表如下所示，试设计一种单功能流水线控制器，避免发生流水线冲突十七、简述数据驱动机制及其在流水线中的应用数据驱动机制：数据流机采用数据驱动方式工作，其工作原理与传统的冯•诺依曼机根本不同：它的指令不是在中央控制器的控制下顺序执行，而是在数据的可用性控制下并行执行。
可归纳为两点：1、当指令所需的数据可用时，该指令才可执行①指令的执行不受其它控制条件的约束，只要它所需的操作数齐备并且可用时即可同时执行。
②操作结果不受指令执行顺序的影响。
③这是数据流机所特有的指令操作异步性和操作结果确定性2、任何操作都是纯函数操作①在数据流计算机中没有变量概念，也不设置状态，在指令之间直接传送数据（传值）②因此，操作结果不产生副作用（side effect），不改变机器状态，从而具有纯函数的特点在流水线中的应用：（1）串行控制流模型（传统的冯•诺依曼机中采用）（2）并行控制流模型（并行多处理机系统中采用）两者的根本区别在于：程序的表示方法中对计算顺序的控制方法不同例如，要计算如下算术表达式：十八、23立方交换网络。
