下载文档原格式
2. 二-五-十进制异步加法计数器74LS90 ★ 从计数器命名可知：74LS90可以实现二进制、五进制加法计数功能，如果按照“低位片循环一周，向高位片进一位”的级联扩展方式，将二进制加法计数单元和五进制加法计数单元联系起来，就可以实现十进制加法计数器，此时，整个计数器组成了异步时序逻辑电路的结构，因此，74LS90被称为二-五-十进制异步加法计数器。
与74LS197的使用类似，74LS90通过级联组成十进制异步加法计数器时，也存在两种方式，下文中将详细介绍。
74LS90的芯片封装图和功能示意图如图8.3.16所示。
图8.3.17 二-五-十进制异步加法计数器74LS90 （a ）芯片封装图 （b ）功能示意图★ 分析图8.3.17，将得到的74LS90的管脚信息总结如下：74LS90的逻辑功能端包括2个下降沿有效的输入时钟信号端 和 、4个高有效的输入控制端 ，以及4个输出状态端 。
表8.3.10为74LS90的功能表，完整地表达了74LS90的逻辑功能。
表8.3.10 二-五-十进制异步加法计数器74LS90的功能表★ 分析表8.3.10，将得到的74LS90的逻辑功能完整总结如下：◆ 异步置9、高有效，为置数控制端。
0123 Q Q Q Q 、、、10 CLK CLK B 0A 0B 99A R R S S 、、、B 9A 9 S S 、74LS90没有提供输入数据端，当时， ，即输出状态被直接置为9。
◆ 异步清零、高有效， 为清零控制端。
◆ 计数器在不置数、不清零的前提下，时钟脉冲的下降沿工作，完成计数功能，有以下四种情况。
▲ 时钟信号从输入，则完成二进制加法计数，对应输出状态为； ▲ 时钟信号从输入，完成五进制加法计数，对应输出状态排列为 ，工作循环为000到100的递增循环， 为最高位； ▲ 时钟信号从 输入，且将二进制计数器的输出状态 作为五进制计数器的时钟信号，接入，则组成了“二进制单元先运行，五进制单元后运行”的级联结构，由此实现十进制加法计数功能，其输出状态排列为； ▲ 时钟信号从 输入，且将五进制计数器的输出最高位状态作为二进制计数器的时钟信号，接入，则组成了“五进制单元先运行，二进制单元后运行”的级联结构，由此实现的十进制加法计数器的输出状态排列为。
第12章时序逻辑电路自测题一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。
2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。
3．用来累计和寄存输入脉冲个数的电路称为。
4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。
、5．、寄存器的作用是用于、、数码指令等信息。
6．按计数过程中数值的增减来分，可将计数器分为为、和三种。
二、选择题1．如题图12.1所示电路为某寄存器的一位，该寄存器为。
A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。
2．下列电路不属于时序逻辑电路的是。
A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。
3．下列逻辑电路不具有记忆功能的是。
A、译码器；B、RS触发器；C、寄存器；D、计数器。
4．时序逻辑电路特点中，下列叙述正确的是。
A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。
5．具有记忆功能的逻辑电路是。
A、加法器；B、显示器；C、译码器；D、计数器。
6．数码寄存器采用的输入输出方式为。
A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。
三、判断下面说法是否正确，用“√"或“×"表示在括号1．寄存器具有存储数码和信号的功能。
( )2．构成计数电路的器件必须有记忆能力。
( )3．移位寄存器只能串行输出。
( )4．移位寄存器就是数码寄存器，它们没有区别。
( )5．同步时序电路的工作速度高于异步时序电路。
( )6．移位寄存器有接收、暂存、清除和数码移位等作用。
（）思考与练习题时序逻辑电路的特点是什么?时序逻辑电路与组合电路有何区别?在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。
十进制加法器设计1课程设计的任务与要求 课程设计的任务1、综合应用数字电路知识设计一个十进制加法器。
了解各种元器件的原理及其应用。
2、了解十进制加法器的工作原理。
3、掌握multisim 软件的操作并对设计进行仿真。
4、锻炼自己的动手能力和实际解决问题的能力。
5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。
课程设计的要求1、设计一个十进制并运行加法运算的电路。
2、0-9十个字符用于数据输入。
3、要求在数码显示管上显示结果。
2十进制加法器设计方案制定 加法电路设计原理图1加法运算原理框图如图1所示第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000），同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
2第二步将置入的数运用加法电路进行加法运算。
第三步前面所得结果通过另外两个七段译码器显示。
即：加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。
运算方案通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入,通过加法器74LS283完成两个数A和B的相加。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。
3十进制加法器电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。
数字电子技术复习题及答案一、填空题1、(238)10＝( 11101110 )2 ＝( EE )16。
(110110.01)2＝( 36.4 )16＝( 54.25 )10。
2、德•摩根定理表示为 B A +＝( B A ⋅ ) , B A ⋅＝( B A + )。
3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。
4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ⋅+=⊙ ) 。
5、组成逻辑函数的基本单元是（ 最小项 ）。
6、与最小项C AB 相邻的最小项有( C B A )、( C B A ⋅ ) 和 ( ABC ) 。
7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。
复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。
8、9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。
11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。
在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。
12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。
(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。
14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。
15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。
16、T TL 与非门的多余输入端不能接（ 低 ）电平。
17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。
19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。
大学课程《数字电子技术基础》试题及答案一、填空题时序逻辑电路1.所谓时序逻辑电路是指电路的输出不仅与当时的有关，而且与电路的有关。
答：输入，历史状态2.含有触发器的数字电路属于逻辑电路。
答：时序3.计数器按照各触发器是否同时翻转分为式和式两种。
答：同步，异步4.某计数器状态转换图如图,该电路为________进制计数器。
答：55.某计数器的输出波形如图1所示，该计数器是进制计数器。
答：56. N个触发器可以构成最大计数长度（进制数）为的计数器。
答： 2N7．若要构成七进制计数器，最少用个触发器，它有个无效状态。
答： 3 18.若要构成十进制计数器，至少用个触发器，它有个无效状态。
答：4 69.串行传输的数据转换为并行传输数据时，可采用寄存器。
答：移位10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于计数器。
答：同步11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。
答：异步12.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
答：10013．驱动共阳极七段数码管的译码器的输出电平为（）有效。
答：低二、选择题时序逻辑电路1.时序逻辑电路中一定包含。
A、触发器B、组合逻辑电路C、移位寄存器D、译码器答：A2.在同步计数器中，各触发器状态改变时刻（）。
A、相同B、不相同C、与触发器有关D、与电平相同答：A3.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。
A.没有触发器B. 没有统一的时钟脉冲控制C.没有稳定状态D. 输出只与内部状态有关答：B4.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（）。
A. 1011--0110--1100--1000--0000B. 1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D. 1011--1010--1001--1000—0111答：A Array 5.某计数器的状态转换图如右：其计数的容量为( )A．8 B. 5C. 4D. 3答：B6．同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。
2021年国开电大数字电子电路自测答案题目为随机抽题请用CTRL+F来搜索试题数字系统除了输入电路、输出电路、电源和功能单元电路外，一定还包括（）。
正确答案是：时基电路和控制电路在数字系统中，目前应用的主流集成芯片是（）。
正确答案是：CPLD、FPGA等可编程逻辑器件模拟信号是来自大自然的变化不连续的信号。
（）正确答案是：“错”。
数字信号的波形是脉冲波，只有高电平和低电平。
（）正确答案是：“对”。
相对模拟系统，数字系统具有稳定性好，可靠性高，抗干扰能力强的特点。
（）正确答案是：“对”。
中央处理器（CPU）由控制器、运算器和只读存储器三部分组成。
（）正确答案是：“错”。
小数的转换采用（）的方法，直至余数为0，或满足精度为止。
正确答案是：乘2取整，高位在上奇偶校验码具有（）功能。
正确答案是：检错十进制数转二进制数时，整数部分的转换采用除2取余，高位在下的方法，将十进制数不断除以2，直至商为0。
（）正确答案是：“对”。
反码的符号位用0表示正数，1表示负数，数值的各位为原码的各位取反。
（）正确答案是：“错”。
由原码求补码时，数值的各位取反加一。
（）正确答案是：“错”。
8421码是一种二—十进制码，又称BCD码。
（）正确答案是：“错”。
图1-1所示符号是（）符号。
图1-1 题1-3-5图正确答案是：或逻辑只要决定某一事件的条件中有一个具备，这一事件就不会发生。
这个逻辑运算关系是（）。
正确答案是：或非图1-2所示开关电路的逻辑关系是（）。
正确答案是：与非输入不同时，输出一定为0；输入相同时，输出可能为0。
这个逻辑运算关系是（）。
正确答案是：或非表达式不是与或非逻辑运算关系唯一的形式。
（）正确答案是：“对”。
异或逻辑关系是当输入有1时输出为0，输入有0时输出为1。
（）正确答案是：“错”。
任何一个含有某一变量的等式中，所有出现该变量的位置都可以用同一个逻辑函数代替，而等式仍然成立。
（）正确答案是：“对”。
任何一个逻辑表达式，如果将式中所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，变量保持不变，所得到的表达式就是原函数的反函数。
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
EDA技术与VHDL实验报告
一实验题目：十进制加法计数器
二实验目的：
设计带有异步复位和同步时钟使能的十进制加法计数器。
三实验内容:
编写十进制加法计数器的VHDL实现程序；通过电路仿真和硬件验证，了解变量的使用方法，以及“（OTHERS=>X）”的使用方法。
四实验原理：
十进制加法计数器的VHDL描述
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT10 IS
PORT (CLK,RST,EN : IN STD_LOGIC;
CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
COUT : OUT STD_LOGIC );
END CNT10;
ARCHITECTURE behav OF CNT10 IS
BEGIN
PROCESS(CLK, RST, EN)
V ARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
IF RST = '1' THEN CQI := (OTHERS =>'0') ; --计数器异步复位
ELSIF CLK'EVENT AND CLK='1' THEN --检测时钟上升沿
IF EN = '1' THEN --检测是否允许计数（同步使能）
IF CQI < 9 THEN CQI := CQI + 1;
--允许计数检测是否小于9
ELSE CQI := (OTHERS =>'0'); --大于9，计数值清零
END IF;
END IF;
END IF;
IF CQI = 9 THEN COUT <= '1'; --计数大于9，输出进位信号
ELSE COUT <= '0';
END IF;
CQ<= CQI; --将计数值向端口输出END PROCESS;
END behav;
引脚分配：
五实验过程
十进制加法计数器VHDL描述
引脚设定六实验结果：
输出波形图。
