多功能数字时钟实验报告

多功能数字时钟的设计引言现代社会科技飞速发展，人们生活节奏加快，时间就是金钱，时间就是生命。

时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。

忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。

但是，一旦重要事情，一时的耽误可能酿成大祸。

20世纪末，电子技术得到飞速发展，各类电子产品相继出现在市场，电子产品主要朝着CMOS化、低功耗、小体积、大容量、高性能、低价格和外围电路内装化等几个方面发展。

数字化电子产品已渗入到人类生活的方方面面。

单片计算机即单片微型计算机（Single-Chip Microcomputer ）,是集CPU ,RAM ,ROM ,定时，计数和多输入输出口于一体的微控制器。

它体积小，成本低，功能强，广泛应用于智能产品和工业自动化上。

而52 单片机是51单片机的升级版，功能更强大。

单片机应用的重要意义还在于，它从根本上改变了传统的控制系统设计思想和设计方法。

从前必须由模拟电路或数字电路实现的大部分功能，现在已能用单片机通过软件方法来实现了。

这种软件代替硬件的控制技术也称为微控制技术，是传统控制技术的一次革命。

基于以上发展与现实需要本次设计课题就是基于单片机的设计-----基于单片机的多功能数字钟。

数字钟是采用数字电路实现对时,分,秒，数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

一、设计目的：1.了解数字时钟的组成及工作原理2.熟悉数字钟的设计与制作：1）.由晶振电路产生1HZ标准秒信号。

多功能电子时钟数字系统课程设计设计实验报告数字系统课程设计设计实验报告———多功能电子时钟目录一、电子时钟的功能及工作介绍 01、本设计电子时钟具有的功能 02、本设计电子时钟工作介绍 0二、设计思路 0三、各模块具体介绍 (1)计数器模块： (1)控制模块： (3)四、仿真 (6)五、实验成果 (6)六、实验总结和感想 (6)1、实验错误排查和解决 (6)2、实验感想 (7)七、各模块代码 (8)1、计数器模块 (8)2、控制模块 (20)一、电子时钟的功能及工作介绍1、本设计电子时钟具有的功能1）具有显示时、分、秒的功能，能准确显示时间2）能够手动设置时间3）具有闹钟功能，可以设置闹钟的时间，然后再实际时间与设定时间相等是闹钟响，并有闹钟开关，可控制其是否响4）具有秒表功能，可以累计计时2、本设计电子时钟工作介绍此电子时钟开机后即会显示时间，其中后两位数码管显示秒，前两位数码管显示分，还可以通过拨盘开关S1来使得前两位数码管显示小时。

（开机后，按下按键1一次，会继续显示时间。

）此后，每按下按键1一次，会显示设置小时界面，按下按键1两次会显示设置分钟界面，按下按键1三次会显示闹钟设置小时界面，按下按键1四次会显示闹钟设置分钟界面，按下按键1五次会显示秒表界面。

而在每一个界面，按下按键2相应的位会开始跳动，在按下按键2时，跳动停止，此时按下按键3，即确认键，则会返回时间显示状态。

二、设计思路设计一个电子时钟，必然要用到计时器，而需要设置时间和闹钟，又需要控制器来控制系统所处的状态。

我们采用外部一个按键来切换系统的状态，用另一个按键来调整时间和启动秒表，再有一个按键来确认操作，并返回显示状态，继续等待命令。

在控制器中，需要接受外部信号，并给出信号给计时器，使其做出相应的动作。

多功能数字钟设计实验报告一．已知条件Quartus II9.1软件DE0实验开发装置二．设计内容及要求用Verilog HDL设计一个多功能数字钟基本功能时、分用数码管显示；秒用LED显示；小时用同步12/24进制；分秒计数器用同步60进制；手动校时、校分。

扩展功能任意闹钟；（1分）小时为12/24可切换。

（1分）报正点数（几点钟LED闪烁几下）。

（1分）另外：十进制加/减可逆计数器设计（p286）。

（2分）三．仿真环境说明软件环境：Quartus II 9.1硬件环境：硬件平台DE0，FPGA芯片为Cyclone ⅢEP3C16F484本实验除时钟源、按键、拨动开关和显示器（数码管）之外的所有数字电路功能都是用VHDL 语言实现的。

这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。

本设计采用自顶向下、混合输入方式（原理图输入——顶层文件连接和VHDL语言输入——各模块程序设计）实现数字钟的设计、下载和调试.四．系统框图与说明1.数字钟电路系统由主体电路和扩展电路两大部分所组成。

2. 秒计数器计到59后，下一秒到来时，秒计时器满60，接着清零后向分计数器进位；同样分计数器计满60后向小时计数器进位；小时计数器按照“24进制”规律计数，每当小时计到23小时时，当分计数和秒计数分别59，59时，即到23小时59分，59秒时候，时分秒全部清零，从新开始计数。

小时计数器按照“12进制”规律计数，每当小时计到23小时时，当分计数和秒计数分别59，59时，即到12小时59分，59秒时候，时分秒全部清零，小时为1，从新开始计数。

3. 计数器的输出经译码器送显示器，显示器用,4个数码管表示，每两个数码管分别表示小时，分钟。

秒钟用8个LED管显示，各4位用8421码显示一位十进制秒数。

模块:1.counter60: 该模块为60进制计数器,计时输出为秒或分的数值.由3个输入端CP,nCR,EN控制该模块2. counter24: 该模块为24-12转换计数器,计时输出小时的数值. change12_24为1时进行24hour计数，为0时进行12hour计数3.led_clock:此模块为整点报时提供控制信号.4.trans: 它是七段译码器.该模块对应不同的片选信号送出不同的要显示的数码管的译码后的信号。

数字钟实验报告5篇范文第一篇：数字钟实验报告数字钟实验报告班级：电气信息i类112班实验时间：实验地点：指导老师：目录一、实验目的-----------------3二、实验任务及要求--------3三、实验设计内容-----------3(一)、设计原理及思路3（二）、数字钟电路的设计--------------------------4(1)电路组成---------4(2)方案分析---------10(3)元器件清单------11四、电路制版与焊接---------11五、电路调试------------------12六、实验总结及心得体会---13七、组员分工安排------------19一、实验目的：1．学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。

2．学习和掌握数字钟的设计方法及工作原理。

熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。

3．了解pcb板的制作流程及提高自己的动手能力。

4．学习使用protel软件进行电子电路的原理图设计、印制电路板设计。

5．初步学习手工焊接的方法以及电路的调试等。

使学生在学完了《数字电路》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。

二、实验任务及要求1．设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。

2．能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。

3．能够准确计时，以数字形式显示时、分，发光二极管显示秒。

4.根据经济原则选择元器件及参数；5..小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。

三、实验设计内容1、设计原理及思路 3．1数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路3．2原理分析数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。

多功能数字钟电路设计实验报告实验目的：设计一个多功能数字钟电路，能够显示当前时间，并具备闹钟、秒表和计时等功能。

实验原理：1. 数码管显示：使用4位共阴极数码管进行显示，采用BCD码方式输入。

2. 按键输入：使用按键进行时间的调节和选择功能。

3. 时钟频率：使用晶体振荡器提供系统时钟，通过分频电路控制时钟频率。

实验器材：1. 4位共阴极数码管2. 按键开关3. 74LS90分频器4. 时钟晶体振荡器5. 耐压电容、电阻等元件6. 电路连接线实验步骤：1. 连接电路：根据电路原理图，将数码管、按键开关、74LS90分频器、晶体振荡器等连接起来，注意接线正确。

2. 编写程序：根据实验要求，编写相应的程序，实现时钟、闹钟、秒表和计时等功能。

3. 调试电路：将电路通电并运行程序，观察数码管的显示情况和按键功能是否正常。

4. 测试功能：分别测试多功能数字钟的时钟、闹钟、秒表和计时等功能，确保功能正常。

5. 完善实验报告：根据实验结果和观察情况，完善实验报告，并附上电路原理图、程序代码等。

实验结果：经过调试和测试，多功能数字钟电路能够正常显示时间，并具备时钟、闹钟、秒表和计时功能。

使用按键进行时间调节和功能选择，数码管根据不同功能进行相应的显示。

实验总结：通过本次实验，我掌握了多功能数字钟电路的设计原理和实现方法，并且了解了数码管显示、按键输入、时钟频率控制等相关知识。

实验过程中，我发现电路连接正确性对功能实现起到关键作用，同时合理编写程序也是确保功能正常的重要环节。

通过实验，我对数字电路的设计和实现有了一定的了解，并且培养了动手实践和解决问题的能力。

多功能数字闹钟电路设计实验报告
实验目的：设计一个多功能数字闹钟电路，能够显示时间、设定并响起闹铃。

实验原理：本实验采用数字集成电路实现数字显示和闹铃功能。

数字显示部分采用BCD到七段数码管解码器74LS47和共阴
七段数码管进行实现，闹铃部分采用555定时器集成电路作为发生器，通过驱动蜂鸣器发出声音。

实验仪器：多功能数字闹钟电路实验箱、数字集成电路
74LS47、七段数码管、555定时器集成电路、蜂鸣器、电源、
示波器等。

实验步骤：
1. 按照电路图连接电路。

将74LS47连接到七段数码管，将
555定时器连接到蜂鸣器和电路中相应的电源和地线。

2. 上电并调节电路供电电压。

3. 设定时间。

通过拨动开关和按钮进行时间的设定。

4. 切换闹钟状态。

通过开关切换闹钟的开启和关闭状态。

5. 监测闹钟时间。

借助示波器调整闹钟时间的精度。

6. 监测闹钟声音。

确认蜂鸣器发出的声音符合要求。

实验结果：实验中，我们成功设计并调试出了一个多功能数字闹钟电路。

通过拨动开关和按钮可以设定时间，并且可以通过切换开关来设置闹钟的开启和关闭状态。

实验中监测到的闹钟时间和声音都符合预期要求。

结论：通过本次实验，我们成功设计了一个多功能数字闹钟电路，实现了时间显示和闹铃功能。

实验结果显示该电路的性能良好，具有实用价值。

在实验中我们也学到了关于数字集成电路和定时器集成电路的使用和调试方法。

多功能数字钟设计实验报告院系：电子与通信工程学院：郭世康班级：1301学号：U202113639指导教师：唐祖平一、实验目标掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程熟悉EDA软件使用掌握Verilog HDL设计方法分模块、分层次数字系统设计二、实验容要求根本功能能显示小时、分钟、秒钟〔时、分用显示器，秒用LED〕能调整小时、分钟的时间提高要求任意闹钟；〔1分〕小时为12/24进制可切换〔1分〕报正点数〔几点钟LED闪烁几下〕〔1分〕三、实验条件Xilinx工程环境，win7操作系统，BASYS2实验板。

四、实验设计1.设计分析数字钟大体上由2个60进制计数器，1个24进制计数器构成，中间有数据选择器进展连接。

为实现提高功能，还需12进制计数和整点判断模块。

下列图为数字钟层次构造图。

2. 实验原理振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。

秒计数器计满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按24或12进制规律计数。

计数器的输送译码显示电路，即可显示出数码〔即时间〕。

计时出现误差时可以用校时电路进展校时和校分。

小时显示〔12\24〕切换电路、仿电台报时、定时闹钟为扩展电路，只有在计时主体电路正常运行的情况下才能进展功能扩展。

本实验采用Verilog HDL进展描述，然后用FPGA/CPLD实现，使用部50MHz 晶振作为时钟电路。

3. 逻辑设计实现上述功能的Verilog HDL 程序如下。

实现根本功能的程序分为两层次四个模块，底层有3个模块构成，即6进制计数器模块，10进制计数器模块和24进制计数器模块，顶层有一个模块，他调用底层的3个模块完成数字中的计时功能。

moduletimeclock(Hour,Minute,Second,CP,nCR,EN,Adj_Min,Adj_Hour,number,Light,clk,temp,c hange,AMTM,dingdong);output [7:0] Hour,Minute,Second;output [3:0] Light,temp;output [6:0] number;output clk,AMTM,dingdong;//clk为分频之后的时钟信号，频率为1Hz，AMTM为24进制转换12进制时说明上下午的变量，dingdong为整点报时时的闪烁信号。

电子综合设计多功能数字钟报告报告内容如下：一、设计目的和原理多功能数字钟是一种能够显示时间，并具有闹钟、计时、倒计时等功能的电子设备。

本设计的目的是通过FPGA实现一个多功能数字钟的功能，以实现时间的显示和闹钟的设置功能。

二、设计方案和实现1.硬件设计方案：本设计使用FPGA作为主控芯片，使用七段数码管作为显示器，通过与FPGA的IO口连接来实现时间的显示功能。

同时，使用按键作为输入进行功能的选择和设置。

2.硬件连接：将FPGA的IO口连接到七段数码管的控制端，通过IO口输出相应的数字信号来控制数码管的亮灭。

将按键连接到FPGA的IO口，通过IO口输入按键的信号。

此外，还需要连接一个晶振电路来提供时钟信号。

3.软件设计方案：本设计使用VHDL语言进行程序设计，通过状态机来实现多功能数字钟的功能。

具体实现包括时间的显示、闹钟的设置和启动、计时和倒计时功能的实现。

通过按键的输入来切换不同的状态，实现不同功能的切换和设置。

4.软件实现具体步骤：(1)定义状态机的状态，包括时间显示、闹钟设置、计时和倒计时等状态。

(2)在时间显示状态下，通过FPGA的IO口输出相应的数字信号来控制七段数码管的亮灭，实现时间的显示。

(3)在闹钟设置状态下，通过按键的输入来设置闹钟时间，并将设置好的时间保存在寄存器中。

(4)在计时和倒计时状态下，通过按键的输入来实现计时和倒计时功能，并通过七段数码管的显示来实时显示计时和倒计时的时间。

以下为本设计的完整程序代码：```vhdl--时钟频率--定义状态signal state : state_type;--定义时钟、按键和数码管信号signal clk : std_logic;signal key : std_logic_vector(1 downto 0);signal seg : std_logic_vector(6 downto 0);--闹钟时间寄存器signal alarm_hour_reg : std_logic_vector(5 downto 0);signal alarm_min_reg : std_logic_vector(5 downto 0);--计时和倒计时寄存器signal count_up_reg : std_logic_vector(23 downto 0); signal count_down_reg : std_logic_vector(23 downto 0); signal count_down_flag : std_logic := '0';beginclock : processbeginwhile true loopclk <= '0';wait for 10 ns;clk <= '1';wait for 10 ns;end loop;end process;key_scan : process(clk)beginif rising_edge(clk) thenkey <= key_scan_func; -- 按键扫描函数end if;end process;fsm : process(clk, key)beginif rising_edge(clk) thencase state isif key = "10" then -- 第一个按键按下state <= set_alarm;elsif key = "01" then -- 第二个按键按下state <= count_up;end if;when set_alarm =>seg <= set_alarm_func; -- 闹钟设置函数if key = "00" then -- 两个按键同时按下elsif key = "01" then -- 第一个按键按下state <= count_up;end if;when count_up =>seg <= count_up_func; -- 计时函数if key = "00" then -- 两个按键同时按下elsif key = "10" then -- 第二个按键按下state <= count_down;count_down_flag <= '1';end if;when count_down =>seg <= count_down_func; -- 倒计时函数if key = "00" then -- 两个按键同时按下count_down_flag <= '0';elsif key = "01" then -- 第一个按键按下state <= count_up;count_down_flag <= '0';end if;end case;end if;end process;--数码管信号和显示模块的连接display : entity work.seg_displayport mapclk => clk,seg => segend architecture;```四、总结与展望通过FPGA实现多功能数字钟的设计，在硬件和软件的配合下，实现了时间的显示和闹钟的设置功能。

《多功能数字钟电路的设计、制作》课程设计报告班级：(兴) 2008级自动化姓名：胡荣学号：23指导教师：刘勇2010年11月13日目录一、设计目的．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1二、设计内容及要求．．．．．．．．．．．．．．．．．．．．．．．．．．．1三、总设计原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1四、主要元件及设备．．．．．．．．．．．．．．．．．．．．．．．．．．．2五、单元电路的设计．．．．．．．．．．．．．．．．．．．．．．．．．．．51、数字电子计时器组成原理．．．．．．．．．．．．．．．．．52、用74LS160实现12进制计数器．．．．．．．．．．．．．．63、校时电路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．74、时基电路设计．．．．．．．．．．．．．．．．．．．．．．．．．．．8六、设计总电路图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8七、设计结果及其分析．．．．．．．．．．．．．．．．．．．．．．．．．8八、设计过程中的问题及解决方案．．．．．．．．．．．．．．．9九、心得体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9十、附录．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10多功能数字钟电路设计一、设计目的通过课程设计要实现以下两个目标：一、初步掌握电子线路的设计、组装及调试方法。

即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求；二、课程设计为后续的毕业设计打好基础。

毕业设计是系统的工程设计实践，而课程设计的着眼点是让我们开始从理论学习的轨道上逐渐引向实际方面，运用已学过的分析和设计电路的理论知识，逐步掌握工程设计的步骤和方法，同时，课程设计报告的书写，为今后从事技术工作撰写科技报告和技术资料打下基础。

电工电子综合实验多功能数字时钟设计报告目录1、引言 (3)2、实验设计内容及要求 (4)3、设计电路的用途及原理简介 (5)4、单元电路设计原理 (5)5、电路的调试说明 (8)6、所遇到的问题及解决 (9)7、实验总结和体会 (9)8、附录（集成芯片引脚图和功能表） (10)一、引言（一）摘要：随着人类科技文明的发展，人们对于时钟的要求在不断地提高。

时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。

高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。

在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。

本实验要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能，并在控制电路的作用下有开机清零、快速校分、整点报时功能。

（二）关键字：电子时钟开机清零较分整点报时(A) Abstract:With the development of technological society, people demand the clock continues to improve. The clock has not only seen as a tool used to display the time, in many practical applications, it needs to be able to achieve more other features. High-precision, multifunction, small size, low power consumption, the development trend of the modern clock. In this trend, the clock's digital, multi-functional clock production research has become a modern leading design direction.In this study, to design a digital timer, you can complete the 0 minutes 00 seconds to 9 minutes and 59 seconds chronograph function and role in the control circuit is cleared under the boot, rapid school hours, the whole point timekeeping function.(B) Keywords:Electronic Clock boot cleared the whole point timekeeping compared with sub -二、实验设计内容及要求1、设计内容简介：要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能，并在控制电路的作用下有开机清零、快速校分、整点报时功能。