EDA课程设计八位二进制全加器
EDA设计说明书
课程名称： EDA技术实用教程
设计题目：八位二进制全加器
院系：电子信息与电气工程学院学生姓名：
学号：
专业班级：
指导教师：李响
年 6 月 1
1. 设计目的
熟悉利用QuartusⅡ的原理图输入法设计简单的组合电路，掌握层次化设计的方法，并经过一个八位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。
2. 设计原理
2.1 一位全加器的原理
一位全加器能够用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计。在本设计中，将采用原理图输入法来完成设计。
一位全加器的设计步骤：
①为本项工程设计建立文件夹；
②输入设计项目和存盘；
③将设计项目设计成可调用的元件；
④设计全加器顶层文件；
⑤将设计项日设置成工程和时序仿真。
2.2 八位全加器的原理
一个八位全加器能够由八个一位全加器构成，加法器之间的进位能够用串行方式实现，即将低位加法器的进位输出cout 与相邻的高位加法器的最低进位输入信号cin 相接。
3. 设计方案与仿真
3.1 一位全加器的设计与仿真
全加器的实现是以半加器的实现为基础的，因此，要设计全加器应首先设计一个一位的半加器。半加器的实现方案为：
①为此项工程建立文件夹；
②在基本元件库中，选中需要的元件，将元件（包含元件
and2、not 、xnor 和输入输出引脚input、output）调入原理图编辑窗口中；
③将己设计好的原理图文件存盘；
④将所设计的半加器设置成可调用的元件。
用原理图输入法所设计的半加器原理图如图3-1所示，利用QuartusⅡ软件平台，根据图3-1所示电路，可生成一个半加器元件符号，如图3-2所示。在半加器的基础上，为了建立全加器的顶层文件，必须再打开一个原理图编辑窗口，方法同上。其中，所选择的元件包含半加器、或门和输入输出引脚，由此可得到如图3-3所示的全加器原理图；进而可生成个全加器元件符号，如图3-4所示。
图3-1 半加器原理图图3-2 半加器元件符号
图3-3 全加器原理图图3-4 全加器元件符号
按照一位全加器原理图连接电路，经过编译、仿真所得的波形图如图3-5所示：
图3-5 一位全加器时序仿真波形
根据图3-5可知，当输入信号ain 、bin 、cin 全是低电平时，输出信号sum 和cout 全是低电平；当输入信号ain 、bin 、cin 中有且只有一个为高电平时，输出信号sum 为高电平，输出信号cout 为低电平；当输入信号ain 、bin 、cin 中有两个为高电平时，输出信号sum 为低电平，输出信号cout 为高电平；当输入信号ain 、bin 、cin 全是高电平时，输出信号sum 和cout 全是高电平。由此能够看出仿真结果与理论值相符合。
3.2 八位全加器的实现方案与仿真
八位全加器的实现是以一位全加器的实现为基础的，它由八个一位
