2021
38
1.同步5进制加法计数器
2021
39
2.同步10进制加计数器电路
2021
40
6.4 集成计数器
主要内容: 同步二进制加计数器74LS161的逻辑功能 同步十进制加/减计数器74LS192的逻辑功能 异步二进制加法计数器74LS93的逻辑功能 异步十进制加法计数器74LS90的逻辑功能 采用74LS161构成小于16的任意进制加计数器 采用74LS90构成小于10的任意进制加计数器 采用两片74LS161构成小于256的任意进制加法计数器 采用两片74LS90构成小于100的任意进制加法计数器
2021
34
2021
35
3.同步n位二进制计数器 计数器的构成具有一定的规律,可归纳如下:
(a)同步n位二进制计数器由n个JK触发器组成;
(b)各个触发器之间采用级联方式,第一个触发器 的输入信号J0=K0=1,其它触发器的输入信号由 计数方式决定。
2021
36
如果是减计数器则为:
如果是加计数器则为:
首先连接成8421BCD码十进制计数器,然后在此基础 上采用反馈置9法。8进制加法计数器的计数状态为 1001、0000~0110,其状态转换图如图(a)所示。
2021
72
2021
73
练习: 下图是几进制计数器?
QD QC QB QA S9(1) 74LS90 R0(1) S9(2) CPB CPA R0(2)
A
>CPU >CPD
QA
BC 74LS193 QB QC
D LD
RD QD
异步清零: RD=1 异步预置数:RD=0, LD=0 同步加计数:RD=0, LD=1,CPD=1