当前位置：文档之家 › 数电第2次讨论课习题参考解答

数电第2次讨论课习题参考解答

  • 格式：ppt
  • 大小：8.42 MB
  • 文档页数：26

下载文档原格式

  / 26

合集下载

《数字电子技术(第二版)习题册》答案

《数字电子技术(第二版)习题册》答案

数字电子技术（第二版）》习题册部分参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．时间数值1 02．1 8 153．1 128 2554．75．96．16二、选择题1．C 2．B 3.C 4.B 5.C 6.A 7.D三、判断题1．V2. V3. X4.X5.V6.X7.V 8.V 9.X四、问答题1．答：数字电路中的信号为高电平或低电平两种状态，它正好与二进制的 1 和0 相对应，因此，采用二进制更加方便和实用。

2．答：十六进制具有数据读写方便，与二进制相互转换简单，较直观地表示位状态等优点。

五、计算题1. (1）7 （2）15 （3）31 （4）2132. (1）[1010]2 （2）[1 0000]23）[100 0000 0000]2 （4）[100 0000 0110]23. (1）[27]8 （2）[35]83）[650]8 （4）[3153]84. (1）[010 111]2 （2）[001 101 110]23）[010 000 000]2 （4）[001 110 101 101]25. (1）0FH （2）1FH3）36H （4）0AE63H6. (1）0001 0110 B （2）0010 1010 1110 B3）1011 1000 1111 1100B （4）0011 1111 1101 0101B 任务二学习二进制数算术运算一、填空题1.加减乘除2. 0+0=0 0+1=1 1+0=1 1+1=103.0－0=0 1－0=1 1－1=0 10－1=14.0X0=0 0X1=0 1X0=0 1X1=15.1 06.最高正负原码7．字节 8．半字节 9．字二、选择题1．C 2．B 3．C 4．B 5．B 6.B 7.C三、判断题1. V2. X3.x4. V四、问答题1．答：将二进制数 001 1移位至 0110，是向左移动一位，应做乘2运算。

2．答：将二进制数 1010 0000 移位至 0001 0100，是向右移动三位，应做除以 8运算。

数字逻辑电路第二版刘常澍习题解答

数字逻辑电路第二版刘常澍习题解答

数字逻辑电路第二版刘常澍习题解答第 1 次： 1-14 ：（ 3）、（ 4）； 1-15：（ 3）、（ 4）； 1-18：（ 1）； 1-22：（ 3）； 1-23：（ 2）1-14将以下带符号数分别表示成原码、反码和补码形式。

(3)(1111111) 2(4)， (0000001) 2；解：(3) (1111111) 2=()原= () 反= () 补(4)(0000001) 2 =() 原 = () 反= () 补1-15将以下反码和补码形式的二进制数变为带符号的十进制数补；补解：(3) 补 =(-128)10(4) 补=(-27) 101-18 列出下述问题的真值表，并写出逻辑式。

（1）有 A、B、C三个输入信号，假如三个输入信号均为0 或此中一个为 1 时，输出信号Y=1，其余状况下，输出Y=0。

解：(1)真值表：逻辑A B C Y式： Y ABC ABC ABC ABC00011-22求以下0011逻辑函数的反函数（3）Y( AD BC)CD AC01011-23求以下0110逻辑函数的对偶式（2）Y BC(A B D )AB BC D 1001第 2 次： 1-21（ 5）（ 8）1-21用代数1010法将以下函数化简为最简与-或式。

（ 5）1100Y ABC A Y (AB AB C ABC)(AD BC)（ 8）第 31110BC ABA B AB) C( AD BC )次：第 1 章：( AB26（ 4）、 28（ 4）、 27（ 3）（ 4）、ABC A BC ABC( AD BC )（ 3）、 31（ 3）30( A B )1-26 用 K 图化简法将以下逻辑函数化ABC (A BC )AB( ACD BC )为最简与 -或式( A B )（ 4）( A B C)( A BC)ABB CD ABC0ACDABC(A BC)ABCACDABCY(A, B, C, D)M (0,1,2,3,4,5,8,10,11,12)1-28用 K 图化简法将以下逻辑函数化为最简与-或 -非式（ 4） Y( A,B,C ,D )M (0,2,4,5,6,7,8,10,12,14,15)1-27用 K 图化简法将以下逻辑函数化为最简或-与式（3）Y( A,B,C,D)m(0,1,2,3,4,6,8,9,10,11,14)（4）Y (A , B,C, D )M (2,3,6,8,9,10 ,11,13,14,15)1-30用 K 图将以下拥有拘束条件的逻辑函数化为最简“与 -或”逻辑式。

数电思考题与答案

数电思考题与答案

数电思考题与答案1～5章思考题答案1．1思考题1．什么是数字信号？什么是模拟信号？答：数字信号：电压或电流在幅度上和时间上都是离散、突变的信号。

模拟信号：电压或电流的幅度随时间连续变化。

2．和模拟电路相比，数字电路有哪些特点？答：（1）电路结构简单，便于集成化。

（2）工作可靠。

抗干扰能力强。

（3）数字信号便于长期保存和加密。

（4）数字集成电路产品系列全，通用性强，成本低。

（5）数字电路不仅能完成数值运算，而且还能进行逻辑判断。

3．在数字逻辑电路中为什么采用二进制？它有哪些优点？答：由于二进制数中的0和1与开关电路中的两个状态对应，因此，二进制数在数字电路中应用十分广泛。

二进制只有0和1两个数码，可分别表示数字信号的高电平和低电平，使得数字电路结构简单，抗干扰能力强，便于集成化，通用性强。

4．简述数字集成电路的分类。

答：（1）小规模集成电路（SSI）。

主要是逻辑单元电路。

（2）中规模集成电路（MSI）。

主要是逻辑功能部件。

（3）大规模集成电路（LSI）。

主要是数字逻辑系统。

（4）超大规模集成电路（VLSI）。

主要是高集成度的数字逻辑系统，如单片机计算机等。

1．2思考题1．简述十进制数转换为二进制数、八进制数和十六进制数的方法。

答：整数部分采用连续“除基取余法”；小数部分采用连续“乘基取整法”。

2．简述二进制数、八进制数和十六进制数转换为十进制数的方法。

答：分别写出二进制、八进制和十六进制数按权位展开式，各位加权系数的和便为对应的十进制数。

注意三者的基数不同。

3．简述二进制数、八进制数和十六进制数相互转换的方法。

答：二进制数转换为八进制数的方法是：整数部分从低位开始，每3位二进制数为一组，最后一组不足3位时，则在高位加0补足3位为止；小数点后的二进制数则从高位开始，每3位二进制数为一组，最后一组不足3位时，则在低位加0补足3位，然后用对应的八进制数来代替，再按原顺序排列写出对应的八进制数。

二进制数转换为八进制数的方法与上述方法雷同，只改变为每4位为一组。

数字电路课后习题答案第二章

数字电路课后习题答案第二章

2.8
(a)
(b)
2.9
(a)
(b)
2.10 (a)
(b)
(c)
2.11 decimal signed-magnitude two’s-magnitude one’s-complement 2.12 (a)
11010100 (b) 101110011 (c) 01011101 (d) 00100110 + 10101011 + 11010110 + 00100001 + 01011010 ------------------------------------------------------------------------------------------------------------------------01111111 10001111 01111101 10000000 yes no no yes
2.6
(a) (c) (e) (g) (i)
125 10 = 1111101 2 209 10 = 11010001 2 132 10 = 1000100 2 727 10 = 10402 5 1435 10 = 2633 8 1100010 110101 + 11001 ------------------------1001110 110000 110101 - 11001 -----------------------011100 1372 + 4631 ------------------6223 1372 + 4631 ------------------59A3 (b)
2.7
(a)
111111110 (d) 11000000 1011000 (c) 11011101 101110 1110010 + 1100011 + 100101 + 1101101 ------------------------------------------------------------------------------------101000000 1010011 11011111 0011010 000010 (c) 11000100 (d) 1110010 11011101 101110 - 1101101 - 1100011 - 100101 ------------------------------------------------------------------------------------0000101 01111010 001001 47135 + 5125 ------------------54262 4F1A5 + B8D5 ---------------------5AA7A + 18 00010010 00010010 00010010 (c) 175214 (d) 110321 + 152405 + 56573 ---------------------------------------------347621 167114 F35B + 27E6 -------------------11B41 + 115 01110011 01110011 01110011 (d) 1B90F + C44E --------------------27D5D +79 01001111 01001111 01001111 –49 10110001 11001111 11001110 –3 10000011 11111101 11111100 –100 11100100 10011100 10011011

数字电路习题集答案 (2)

数字电路习题集答案 (2)

=A+B+A+C =AB+AC
（或非－或非） （与或非）
（与非—与非）
（或非－或非）
2.11 写出图 2-1 所示电路的逻辑表达式（无需化简）。
（与或非）
（a）
（b） 图 2-1 题 2.11 的逻辑图
解：（a） F1=A ⊕ B ⊕ C F2 =AB+(A ⊕ B)C
（b） Y=ABC ⋅ ABD ⋅ B ⋅ ABD ⋅ ACD ⋅ D = ABC ⋅ ABD ⋅ B+ABD ⋅ ACD ⋅ D
2.8 将下列函数展开为最小项之和和最大项之积。
（1） F(A,B,C,D)=ABC+BD+ABCD ；
（2） F(A,B,C,D)=(A+C)(A+B+D)(A+B+C+D) 解：（1） F(A,B,C,D)=ABC+BD+ABCD
= ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD = Σm(1,3, 7,9,11,12,13) （2） F(A,B,C,D)=(A+C)(A+B+D)(A+B+C+D) =(A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D) (A+B+C+D) = ΠM(0,1, 4,5,8,10)
=(X+Y)Z+(X+Y)W =XZ+YZ+XYW

数字电子技术(二)答案

数字电子技术(二)答案

《数字电子技术》作业（二）参考答案本课程作业由两部分组成。

第一部分为“填空题”，由9个选择题组成，每题1分，共9分。

第二部分为“分析题”，由简答题和论述题组成，共21分。

作业总分30分，将作为平时成绩记入课程总成绩。

一、填空题（每题1分，共9分）1、饱和，截止时间，幅值27，1BA，0BCD，8421BCD加法，减法同步，异步1024，4，8与阵列，或阵列与，或，非二、分析题（共21分）1、（5分）解：CF++AB+C+(=)++=BACBAAABBACAB+F==ABABCB2、（5分）解：八选一数据选择器的出入关系为：21021202001121031010242052162107Y A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A D =+++++++需实现的逻函表达式为：C B A C B A AC Z ++= 若令210,,,,iA A AB ACD D Y Z =====，则比较以上两表达式易知：125703461,0D D D D D D D D ========。

据此可画出逻辑电路如下：3、（5分）解：由于将进位信号经反相后作为预置数控制端（同步预置数方式）信号，且预置数为0100所以可画出状态转换图如下：可见它为模12计数器。

4、（6分）解：○1状态转换图：驱动方程：0201n J Q K ⎧=⎪⎨=⎪⎩；1210121;11n nJ J Q Q K K ⎧=⎧=⎪⎨⎨==⎪⎩⎩ 特性方程：1n n n Q JQ KQ +=+于是可得状态方程和时钟方程为：020*******210;n n nn n n n n nQ Q Q CP CP Q Q CP Q CP CP Q Q Q Q ⎧==⎧⎪⎪⎪==⎨⎨⎪⎪==⎩⎪⎩。

据此可算得状态转换图如下：时序图：由状态转换图可以看出该电路共有5个有循环状态，所以为模5计数器且可以自启动。

数电 第二章习题答案

第二章2.1解:Vv v V V v T I m A I m A V v T V v a o B o B BS B o B 10T 3.0~0(2.017.0230103.0207.101.57.05I V 5v 1021.5201.510V 0v )(i i ≈≈∴<=⨯≈=-≈∴-=⨯+-=截止，负值，悬空时，都行）饱和－＝时，＝当截止时，＝当都行）＝饱和，，－＝悬空时，都行）饱和。

－＝时，＝当＝截止为负值时，＝当V V v I m A I m A V V v T I m A I m A Vv T v b o B BS B o B BS B o B 3.0~0(2.0T 05.008.0187.87.47.05I 3.0~0(2.005.0250542.0187.87547.05I V 5v 5V 0v )(i i ∴<==-≈∴<=⨯≈=-∴2.3解：s 闭合时，输入低电平，此时ΩΩ=='≤≤'⨯=20020024.054.04.05222的最大允许值为R mA V I R V I R V IL IL ILs 断开时，输入为高电平，此时212121R K 10101.015445)(－最大允许值为R K mAV I V V R R VI R R V V IH cc IH cc IH ∴Ω==-≤+≥⨯+-=2.4解：2002.04.0I (max)I N 204.08I (max)I N OH OL ====IH M IL M G G ＝系数输出为高电平时，扇出＝系数输出为低电平时，扇出所以，N ＝202.5解：为输入端的个数）分母中的＝系数输出为高电平时，扇出＝系数输出为低电平时，扇出2(504.024.02I (max)I N 106.116I (max)I N OH OL =⨯===IH M IL M G G 所以，N ＝52.6解：由于TTL 型或非门输入结构不同，每个输入端都有一个三极管个相同的或非门最多能驱动＝＝高低5504.024.02I (max)I N 56.12162I (max)I N OH OL ∴=⨯==⨯=IH IL2.7解：根据公式：KR K K I m I V V R K mI nI V V R L IL LM OL cc L IH OH OH cc L 568.068.04.0384.05502.031.032.35(min)(max)<<∴≈⨯--='--==⨯+⨯-=+-=2.8解：K R I R R V V R V V V LM BE OL cc IH I 1.11.00I T 1321B ≥⇒≤+---=同时要满足＝必须满足截止条件：时，当 K R K KR I I I R I V V R V V I I I I I m A R m A R V V BS BE OH OH cc OH B c cc I 46.41.146.443.087.0I 1I ,I I T V 0113222113133BS BS B ≤≤∴≤⇒⎪⎪⎪⎭⎪⎪⎪⎬⎫+=+=---==+=≈≥=＝＝，必须满足饱和条件：时，当β2.9解：KR K mA I I mA I R V I I I mA I mAI B c BS L c cc L R c L LM c 1.333.008.083.074.1516)1(≤≤==⇒=+-=+=⇒=⨯==可解得：同上题解法：β(2)把OC 门换成TTL 门时，若门输出为低电平时两者相同，无影响；但输出高电平时两者截然不同，OC 门向内流进（漏电流），而TTL 的电流是向外流出，I B ＝I RB ＋I OH ，I OH 为TTL 输出高电平时的输出电流。

《数字电路与逻辑设计》第二章答案


选 RL=1K 2-6 已知题图 2-6 中各个门电路都是 74H 系列 TTL 电路，试写出各门电路的 输出状态（0，1 或 Z）
Vcc ViH NO_ INPUT
&
Y1
ViL
≥1ViH Y2& NhomakorabeaY3
0
≥1
Vcc ViL EN=1
1
10K
0
ViL
Y4
& Y5
Vcc
1K
=
Y6
100
1
1
0
题图 2-6 2-7 已知 TTL 三态门电路及控制信号 C1 ，C2 的波形如题图 2-7 所示，试分析 此电路能否正常工作。
vI2= vI1 =0.14V
（5）vI1 经 10K 电阻接地 2-3
vI2=1.4V
已知 TTL 门的参数是 VOH=3.5V, VOL=0.1V, VIHmin=2.4V, VILmax =0.3V,IIH=20
μA,IIS=1.0mA, IOH=360μA,IOL=8mA,求题图 2-3 中 R 的取值范围.
A B
100Ω ≥1
A F1 B
& F2
10K
(a) 题图 2-10
(b)
2-11 CMOS 门电路如题图 2-11 所示，试写出各门的输出电平。
题图 2-11 答案：（a）VDD 2-12 （b ）0 （c）0
CMOS 与或非门不使用的输入端应如何连接？
答案：当在一起的两个输入端都不使用时，它们同时接地； 当在一起的两个输入端只有一个不使用时，它通过电阻接电源。
cmos的或非门电路可以得到当或非门的个输入端并接到高电平时三个并接的nmos管导通而三个串接的pmos管都截止所以其输入高电平总电流为3iih05167ohihcmos的与非门电路可以得到当与非门的个输入端并接到高电平时三个串接的nmos管都截止所以其输入高电平总电流为3iih05167ohihcmos的或非门电路可以得到当或非门的个输入端并接到低电平时三个并接的nmos管都截止而三个串接的pmos管导通所以其输入低电平总电流为3iil05167ohihcmos的与非门电路可以得到当与非门的个输入端并接到低电平时三个串接的nmos管都截止而三个并接的pmos管导通所以其输入低电平总电流为3iil05167olil总结以上结果对电路a能够驱动167个三输入端或非门对电路b能够驱动167个三输入端与非门

数字逻辑电路第二章习题级解答


.
5
（4） 根据题意，可画出如下真值表：
，
.
6
2-3 直接写出下列各函数的反函数表达式及对偶 函数表达式
（1） 反函数
对偶函数 （3）
反函数
对偶函数
.
7
2-4 用公式法证明下列各等式：
（1 ）
（1）
.
8
（2）A C + A B + A C D + B C = A + B C
AC+AB+ACD +BC =AC+AB+ACD +BC+AC = A (C + C )+ A B + A C D + B C =A+AB+ACD +BC = A (1 + B + C D )+ B C =A +B C
A B B B C C A C A B B A C C
2-9 用图解法化简下列各函数 （1）化简题2-8中的（1）（2） F=A B C+A CD +A C
A
C B 00
01
11
10
D
00
1
1
01 1
1
1
1
11
1
10
1
F=C D +A C +A B
.
14
F = A C D + B C + B D + A B + A C + B C
（5）F ( a , b , c , d ) = m ( 0 , 1 , 4 , 7 , 9 , 1 0 , 1 5 ) + d ( 2 , 5 , 8 , 1 2 , 1 5 )

数电讨论课1、2、4题解

当十进制数10即二进制数01010时bcd码比二进制码大6这正是十六进制加法和十进制加法进位规则相差的部分因此只要在二进制码上加01102就可以把二进制码转换为8421bcd码同时产生进位输出dc1
课题1 • 设计要求： • 1.某设备有A,B,C三只开关，只有在开关A接 通的情况下，开关B才能接通，而开关C只 有在开关B接通的情况下才能接通，违反这 一操作规程，则发出报警信号。 • 2.写出设计步骤并画出所设计电路图 • 3.观察分析电路中的竞争冒险现象并采取措 施消除它。
设计思路：
• 74LS83是4位二进制数加法器，也就是1位十六进制 数加法，其进位规则为逢16进1。不管输入什么进 制的数给74LS83，74LS83都会将其视为二进制数来 进行加法运算，而且运算结果也是二进制数表示的 和。 而十进制数加法的进位规则为逢10进1，因此 用74LS83实现BCD加法时，必须解决进位规则不同 带来的问题。只有对运算结果进行调整，才可得到 BCD码。 由于两个1位十进制数相加时， 被加数A和 加数B的取值范围是0~9，其和的最大值是9+9=18， 因此把0~18的十进制、二进制和BCD码表示的值列 于下表中，以便寻找二进制码转换为BCD码的规律。
设计思路：
十 进 制 数 的 几 种 代 码 表 示Biblioteka 0~18设计思路：
• 经比较发现，当十进制数≤9，即二进制数 ≤(01001)2时，二进制码与BCD码相同；当十进 制数≥10，即二进制数≥(01010)2时， BCD码比 二进制码大6， 这正是十六进制加法和十进制 加法进位规则相差的部分，因此，只要在二进 制码上加(0110)2就可以把二进制码转换为 8421BCD码， 同时产生进位输出DC=1。 这种 转换可以由一个校正电路来完成。从上表可以 看出，当C4=1时，或当S3=1且S2和S1中至少有 一个为1时，进位输出DC为1，所以， 进位输 出表达式为
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

3、随着EDA技术的不断完善与成熟，( 更多的被应用于Verilog HDL设计当中。
A. 自顶向下 B. 电路图 C. 自底向上 D.以上均可
)设计方法
4、基于EDA技术的现代电子系统设计流程为：原 理图/HDL文本输入→功能仿真→( 逻辑综合 )→布 局布线→( 时序仿真)→编程下载→硬件测试。
1
IA=B FA=B
FA＜B
FA＞B
1
IA=B FA=B
FA＜B
FA＞B
F2
F3
F1
5、电路如下图所示，74×85为四位数码比较器，试 说明电路输出F1，F2，F3的功能。
6、LUT实现的逻辑函数如图所示。试写出图示函数 的最简或非-或非表达式。并画出用八选一数据选择 器74HC151和译码器74HC138实现该函数的逻辑图。
8、列出全加器的真值表，说明其逻辑功能。画出用半 加器、八选一数据选择器74HC151和译码器74HC138实 现的逻辑图。
8、列出全加器的真值表，说明其逻辑功能。画出用半 加器、八选一数据选择器74HC151和译码器74HC138实 现的逻辑图。
9、多位加法器是怎么构成的？说明74HC283加法器的 输入输出信号和逻辑功能。画出用74283构成的将 8421BCD码转换为余3码的码制转换电路 。
电路？试用逻辑符号和真值表描述它的逻辑功能。
module Dataflow( A, En, Y);
input [2:0] A;
input En; output [7:0]Y;
3-8线译码器
assign Y[0] = ~( En & ~A[2] & ~A[1] & ~A[0] );
assign Y[1] = ~( En & ~A[2] & ~A[1] & A[0] );
7、什么是算术运算电路？基本的算术运算电路是什么 电路？下图分别是什么逻辑符号？分别说明其输入输 出信号和逻辑功能。
半加器：
A
S
输入信号：两个加数
输出信号：和数、进位数
B
C
CO
逻辑功能：实现只考虑加数本身而不考
虑低位进位的加法运算
全加器：
输入信号：被加数、加数、低位进位数
Ai
Si
输出信号：本位和数、向高位的进位数
A B
C
00
01
0
10
1
01
00
10
1
01
D0 D1
D2
Y
D3
D4 74HC151
D5
D6
Y
D7
E S2 S1 S0
E3
Y0
E2
Y1
E1
Y2
74HC138 Y3
Y4
A0
Y5
A1
Y6
A2
Y7
6、LUT实现的逻辑函数如图所示。试写出图示函数 的最简或非-或非表达式。并画出用八选一数据选择 器74HC151和译码器74HC138实现该函数的逻辑图。
assign Y[6] = ~( En & A[2] & A[1] & ~A[0] );
assign Y[7] = ~( En & A[2] & A[1] & A[0] );
endmodule
7、下面是对两个8位无符号二进制数的大小进行比较 的程序，该程序正确吗？
module comparator (AGTB, AEQB, ALTB, A, B); output AGTB, AEQB, ALTB; input [7:0] A, B; always
assign Y[2] = ~( En & ~A[2] & A[1] & ~A[0] );
assign Y[3] = ~( En & ~A[2] & A[1] & A[0] );
assign Y[4] = ~( En & A[2] & ~A[1] & ~A[0] );
assign Y[5] = ~( En & A[2] & ~A[1] & A[0] );
if (A>B) AGTB <=1 else if ((A<B) ALTB <=1 else AEQB; endmodule
7、下面是对两个8位无符号二进制数的大小进行比较 的程序，该程序正确吗？
4、什么是数值比较器？以设计1位数值比较器为例， 说明数值比较器的输入输出信号和逻辑功能。
数值比较器：对两个1位数字进行比较（A、B），以判断其大小的 逻辑电路。比较结果有A>B,A<B,A=B三种情况。 一位数值比较器： 输入信号：一位二进制数A、B 输出信号：FA>B=1 表示A>B
FA<B=1 表示A<B FA=B=1 表示A=B
A3 A2 A1 A0 B3 B2 B1 B0
CO
74283
C–1
S3 S2 S1 S0
9、多位加法器是怎么构成的？说明74HC283加法器的 输入输出信号和逻辑功能。画出用74283构成的将 8421BCD码转换为余3码的码制转换电路 。
10、A、B均为4位二进制数，试用一片4位加法器 74HC283实现Y=4A+B。
6、LUT实现的逻辑函数如图所示。试写出图示函数 的最简或非-或非表达式。并画出用八选一数据选择 器74HC151和译码器74HC138实现该函数的逻辑图。
6、LUT实现的逻辑函数如图所示。试写出图示函数 的最简或非-或非表达式。并画出用八选一数据选择 器74HC151和译码器74HC138实现该函数的逻辑图。
5、下列Verilog HDL程序所描述电路是什么门电 路？试用逻辑符号和真值表描述它的逻辑功能。
module TRI (EN, IN, OUT);
三态门
input IN, EN;
output OUT;
assign OUT = EN ? IN : 1’bZ;
endmodule
6、下列Verilog HDL程序所描述的是一个什么逻辑
数电第2次讨论课提纲
组合逻辑电路 和
可编程器件
一、组合逻辑电路
1、组合逻辑电路的输出取决于（ ）。 A 当时的输入信号 B 原来的输出信号 C当时的输入信号和原来的输出信号
2、组合逻辑电路 （ ）。 A 有记忆功能 B 无记忆功能 C有时有记忆功能,有时没有 D有无记忆功能要根据电路确定
3、引起组合逻辑电路中竟争与冒险的原因是( )。 A逻辑关系错 B干扰信号 C电路延时 D电源不稳定
（提示：二进制数每乘一次2，向左移一位，即 2×A3A2A1A0= A3A2A1A00）
11、用一片双四选一74LS153设计报警控制电路：
有报警信号（高电平）时，按A、B、C的优先级处理 当第1路（C）有报警信号时，控制数码管显示1； 当第2路（B）有报警信号时，控制数码管显示2； 当第3路（A）有报警信号时，控制数码管显示3； 无报警信号时，控制数码管显示0。
Bi
逻辑功能：实现进行被加数、加数和来
Ci
CI CO
Co
自低位的进位信号相加，并根据求和结 果给出该位的进位信号的加法运算。
7、什么是算术运算电路？基本的算术运算电路是什么 电路？下图分别是什么逻辑符号？分别说明其输入输 出信号和逻辑功能。
8、列出全加器的真值表，说明其逻辑功能。画出用半 加器、八选一数据选择器74HC151和译码器74HC138实 现的逻辑图。
5、电路如下图所示，74×85为四位数码比较器，试
说明电路输出F1，F2，F3的功能。
A3 A2 A1 A0 B3 B2 B1 B0
C3 C2 C1 C0
A3 A2 A1 A0 B3 B2 B1 B0
A3 A2 A1 A0 B3 B2 B1 B0
0
IA＞B
0
IA＞B
0
IA＜B
7485
0
IA＜B
7485
11、用一片双四选一74LS153设计报警控制电路：
二、可编程器件
1、可编程器件CPLD和FPGA实现逻辑函数的原 理是相同的吗？为什么？
不相同 构成FPGA基本单元的逻辑块主要是查找表LUT，而CPLD 中的逻辑块是以与-或阵列为基础的。
2、FPGA全称是什么？是一种什么器件？
现场可编程门阵列，是半定制可编程器件。