数字时钟设计报告同济大学
- 格式：docx
- 大小：167.85 KB
- 文档页数：12
下载文档原格式
合集下载
数字时钟设计报告
设计要求（1）稳定的显示时、分、秒（要求24小时为一个计时周期）；（2）当电路发生走时误差时，要求电路有校时功能；（3）电路有整点报时功能。
报时声响为四低一高，最后一响高音正好为整点。
设计原理及框图根据题目要求，数字时钟主要由以下6个模块构成：振荡器、秒计时电路、分计时电路、小时计时电路、校时电路和整点报时电路。
但考虑到设计的完善，我组在设计时增加了两项拓展功能：小时计时电路的24进制与12进制转换和星期计时电路。
增加拓展功能后，系统结构大致如下图所示：图1 设计原理框图器件说明开关S1 1只单刀双掷开关S2,S3,S4，S5 4只电阻43 1只电阻50 1只电容10u 1只电容10u 1只导线若干设计过程为保证各模块功能的实现，我组采用分块设计的方法，即先分别设计好各模块，然后进行整体连接。
具体过程如下：1.振荡器振荡器是数字时钟的脉冲信号来源，其工作稳定程度及频率精确程度决定了数字时钟计时的准确程度。
基于此种考虑，我组采用555定时器。
该电路使用灵活、方便，只需接少量的阻容元件就可以构成施密特触发器、单稳态触发器和多谐振荡器，故广泛应用于信号的产生、变换、控制与检测。
其内部电路结构及功能表如下：图2 555定时器内部电路结构图表2 555定时器功能表复位端DR高电平触发端U11低电平触发端U12放电三极管VT D输出端U O0 ××导通01 >2/3V CC >1/3V CC 导通01 <2/3V CC >1/3V CC 不变不变1 >2/3V CC <1/3V CC 截止 11 <2/3V CC <1/3V CC 截止 1图3 多谐振荡器Multisim仿真电路图2.分秒计时电路由于分秒计时电路均为60进制，其设计原理一致，故一并介绍。
为使设计电路尽量简单，我组没有使用十六进制计数器74LS161，而是使用十进制计数器74LS160。
数字时钟设计报告 同济大学
设计报告内容:1/系统的设计任务2/设计方案3/方案中各部分单元的设计、参数计算和器件选择4/画出符合设计要求的完整系统电路图。
5/打印并在规定时间内上交设计报告（准备进行答辩，并在计算机中演示设计程序）设计题目数字电子钟1、设计任务：必备功能：1. 设计一个高精度、高稳定度的时钟信号源。
2. 用秒脉冲作信号源，构成数字钟，显示秒、分、时。
3. 具有对时功能，即时间可以快速预置。
附加功能：具有整点提示功能，即每到整点发出蜂鸣声。
2、供选方案：1）时钟信号源的实现：时钟信号源是时钟类项目的心脏，他的精确度直接影响到整个项目的性能。
方案A 用石英晶振电路晶振是石英振荡器的简称，英文名Crystal，是一种机电器件，是用电损耗很小的石英晶体经精密切割磨削并镀上电极焊上引线做成。
它是时钟电路中最重要的部件，它的作用是向电子电路各部分提供基准频率。
选择晶振的主要性能指标有：调整频差、温度频差或总频差、谐振电阻或负载谐振电阻，还有机械性能等。
除了石英晶体外，晶振器电路还需要配置适当的电阻和晶振负载电容。
和晶振串联电阻的作用是防止晶振过分驱动，过分驱动会逐渐损耗晶振的接触电镀，引起频率上升，使晶振失效。
与晶振并联电阻是反馈电阻，保证反相器工作在适当工作区，如果去掉会产生停振。
晶振负载电容能使芯片更容易起振，振荡更稳定。
其电容值一般在20pf,30pf,50pf,100pf中选择。
方案B 555多谐振荡器网上查阅的555多谐振荡器电路：优点是起振容易，振荡周期调节范围广，缺点是频率稳定性差，精度低，所以在本试验中不宜使用。
2）分频器的实现方案A 采用专用分频器如二分频，六分频，十二分频，1/60分频器，常用集成电路有74LS92，74LS56,74LS57等。
方案B 用各种进制计数器构成分频器用异步十进制计数器74LS90，同步十进制计数器74LS290，双时钟同步加减计数器74LS192都可以很容易构成十进制，十二进制，二十四进制，六十进制分频器。
数字钟实验报告
数字钟实验报告-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII数字电子课程设计实验报告数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
一、设计目的1）掌握数字钟的设计、组装与调试方法。
2）熟悉集成电路的使用方法。
二、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
三、数字钟的基本原理及电路设计一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：数字钟整机逻辑图1）振荡器振荡器可由晶振组成，也可以由555定时器组成。
下图是由555定时器构成的1KHZ 的自激振荡器，其原理是0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。
下图为555定时器产生频率为1KHZ信号的电路分频器计时是1HZ的脉冲才是1S计一次数，所以需要分频才能得到1HZ的脉冲，如下图所示电路，是三个用十进制计数器74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的信号，从而达到目的。
在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一次，所以仿真都是用函数发生器代替。
计数器整个计数器电路由秒计数器、分计数器、时计数器串接而成。
数字时钟课程设计报告(论文版)
多功能数字时钟设计报告题目：数字闹钟系别：电子信息工程系专业：电子信息工程班级：3班组员：黄斯文，李安源摘要数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。
本课程设计是要通过简单的逻辑芯片实现数字电子钟。
要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)、74LS00(与非门芯片)等连接成60和24进制的计数器,再通过数码管显示，构成简单数字时钟。
关键字数字时钟计数器555芯片分频器数码管74LS系列校时报时目录一、设计任务和要求 (3)二、设计的方案的选择与论证 (3)(1)总体电路分析 (3)(2)仿真分析 (4)(3)仿真说明 (4)三、电路设计计算与分析 (4)（1）计数计时电路 (4)（2）分钟计时电路 (5)（3）秒钟计时电路 (7)（4）校时选择电路 (8)（5）整点译码电路 (9)（6）定时比较电路 (11)（7）脉冲产生电路 (12)四、总结及心得 (13)五、附录 (15)（1）元器件明细表 (15)（2）附图 (17)六、参考文献 (17)一、设计任务和要求实现24小时的时钟显示、校准、整点报时、闹铃等功能。
具体要求：（1）显示功能：具有“时”、“分”、“秒”的数字显示（“时”从0~23，分0~59，秒0~59）。
（2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。
（3）整点报时：当时钟计时到整点时，能进行整点报时。
（4）闹铃功能：在24小时之内，可以设定定时时间，当数字时钟到定时时间时能进行报时提醒。
二、设计的方案的选择与论证（1）总体电路分析总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电路、整点译码电路、闹钟电路等模块连接在一起，外接输入开关和输出显示数码管构成。
数字钟 实验报告 同济大学
电子电路课程设计总结报告同济大学项目名称：数字钟学院：机械工程学院专业：班级：姓名：指导老师：一、课程设计题目 (3)二、课程设计的设计任务和基本要求 (3)三、课程设计题目分析 (3)四、课程设计的电路设计部分 (5)五、课程设计的总电路图 (9)六、元器件的使用说明 (11)七、课程设计的心得体会 (15)八、参考文献 (15)一、课程设计题目: 数字钟二、课程设计任务和基本要求:1）设计数字钟电路（每人一组，独立完成）基本功能：准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为24进位,分和秒的计时要求为60进位；能快速校正时、分的时间。
扩展功能：定点闹时功能，比如在7时59分发出闹时信号，持续时间为1分钟；整点报时功能，比如计时到整点时发出声音，且几点响几声。
2）提交设计报告（书面形式）画出所设计电路的结构方框图；分析各部分的工作原理；所含集成电路的管脚和功能说明；通过Multisim 等软件对所设计电路进行仿真，提交仿真电路的原理图（电子版）。
3）制作数字钟（两人一组共同完成）实现基本功能，给定统一的元器件，按照自己的设计方案在面包板上搭建实际电路，并达到设计要求。
三、课程设计题目分析:☆设计要点●设计一个精确的秒脉冲信号产生电路●设计60进制、24进制计数器●设计译码显示电路●设计操作方面的校时电路●设计整点报时电路☆工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现一天24h的累计。
数字时钟的设计实习报告
数字时钟的设计实习报告一、实习目的本次实习旨在通过设计一个数字时钟，使学生掌握数字电路的设计方法，熟悉集成电路的使用，提高对单片机的学习和应用能力，培养学生的软硬件开发能力。
二、实习内容1. 设计一个数字时钟，能够显示时分秒。
2. 掌握数字时钟的设计方法。
3. 熟悉集成电路的使用方法。
4. 培养学习、设计、开发软、硬的能力。
三、实习过程1. 首先，我们对数字时钟的设计进行了需求分析，明确了数字时钟的功能和要求。
数字时钟应能够显示时分秒，采用24小时标准计时制。
2. 接下来，我们进行了数字时钟的设计方案制定。
数字时钟主要由单片机、LED数码管、按键等部分构成。
单片机负责控制整个系统，LED数码管用于显示时间，按键用于调整时间。
3. 然后，我们进行了数字时钟的硬件设计。
我们选择了AT89C52单片机作为核心控制器，6个共阳极的高亮度LED数码管用于显示时间，还选择了两个按键用于调整时间。
4. 在硬件设计的基础上，我们进行了数字时钟的软件设计。
我们编写了程序，使单片机能够控制LED数码管显示时间，并能够通过按键调整时间。
5. 最后，我们对数字时钟进行了测试和调试，确保其功能的正确性和稳定性。
四、实习心得通过本次实习，我们掌握了数字时钟的设计方法，熟悉了集成电路的使用方法，提高了对单片机的学习和应用能力。
我们在设计过程中，学会了如何分析需求、制定方案、设计硬件和软件，并通过测试和调试，确保设计的正确性和稳定性。
此外，我们还学会了如何协作和沟通，提高了团队协作能力。
在设计过程中，我们遇到了很多问题，但通过互相讨论和请教老师，我们逐一解决了问题，取得了实习的成功。
五、实习成果本次实习，我们成功设计了一个数字时钟，能够显示时分秒，并具有时间调整功能。
数字时钟的硬件电路稳定运行，软件程序正确无误。
六、实习展望在今后的学习和工作中，我们将继续深入学习数字电路和单片机的相关知识，提高自己的设计能力和开发水平。
我们还将把在实习中学到的知识和技能应用到实际项目中，为我国电子行业的发展做出贡献。
数字时钟实验报告
数字时钟实验报告一、实验目的本次数字时钟实验的主要目的是设计并实现一个能够准确显示时、分、秒的数字时钟系统，通过该实验，深入理解数字电路的原理和应用，掌握计数器、译码器、显示器等数字电路元件的工作原理和使用方法，提高电路设计和调试的能力。
二、实验原理1、时钟脉冲产生电路时钟脉冲是数字时钟的核心，用于驱动计数器的计数操作。
本实验中，采用石英晶体振荡器产生稳定的高频脉冲信号，经过分频器分频后得到所需的秒脉冲信号。
2、计数器电路计数器用于对时钟脉冲进行计数，分别实现秒、分、时的计数功能。
秒计数器为 60 进制，分计数器和时计数器为 24 进制。
计数器可以由集成计数器芯片（如 74LS160、74LS192 等）构成。
3、译码器电路译码器将计数器的输出编码转换为能够驱动显示器的信号。
常用的译码器芯片有 74LS47（用于驱动共阳数码管）和 74LS48（用于驱动共阴数码管）。
显示器用于显示数字时钟的时、分、秒信息。
可以使用数码管（LED 或 LCD）作为显示元件。
三、实验器材1、集成电路芯片74LS160 十进制计数器芯片若干74LS47 BCD 七段译码器芯片若干74LS00 与非门芯片若干74LS10 三输入与非门芯片若干2、数码管共阳数码管若干3、电阻、电容、晶振等无源元件若干4、面包板、导线、电源等四、实验步骤1、设计电路原理图根据实验原理，使用电路设计软件（如 Protel、Multisim 等）设计数字时钟的电路原理图。
在设计过程中，要合理布局芯片和元件，确保电路连接正确、简洁。
按照设计好的电路原理图，在面包板上搭建实验电路。
在搭建电路时，要注意芯片的引脚排列和连接方式，避免短路和断路。
3、调试电路接通电源，观察数码管是否有显示。
如果数码管没有显示，检查电源连接是否正确，芯片是否插好。
调整时钟脉冲的频率，观察秒计数器的计数是否准确。
如果秒计数器的计数不准确，检查分频器的连接是否正确，晶振的频率是否稳定。
数字时钟课程设计报告
一．设计题目数字时钟仿真设计二．设计目的和要球1）目的掌握数字时钟的工作原理和设计方法，学会用Multisim10软件操作实验内容，掌握设计性试验的实验方法。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时序电路。
通过它可以进一步学习和掌握各种组合逻辑电路与时序电路的原理和方法。
2）要求（1）设计一个具有时、分、秒的十进制数字显示的计时器。
（2）具有手动校时、校分的功能。
（3）通过开关能实现小时的十二进制和二十四进制转换。
（4）具有整点报时的功能，应该是每个整点完成相应点数的报时，如3点钟响3声。
三．设计原理1）总体方案设计数字时钟由振荡器、分频器、计数器、译码现实、报时等电路组成。
其中，振荡器和分频器组成标准信号发生器，直接决定计时系统的精度。
由不同进制的计数器、译码器和显示器组成计时系统。
将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用二十四进制或十二进制计时器，可实现对一天24h 或12h 的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码器显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。
数字时钟的原理框图如图1所示。
2）单元电路设计1.秒脉冲产生电路秒脉冲产生电路用一个1Hz 的秒脉冲时钟信号源代替。
数字时钟设计实验报告
电子课程设计题目：数字时钟数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。
要求：计时、显示精度到秒；有校时功能。
采用中小规模集成电路设计。
发挥：增加闹钟功能。
二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。
秒时钟信号发生器可由振荡器和分频器构成。
计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
三、电路框图：时计数分计数秒计数图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。
分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。
其电路图如下：图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。
60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
当计数到59时清零并重新开始计数。
秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。
个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。
利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。
其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
数字钟课程设计报告(正文)
数字钟课程设计报告(正文)课程设计报告课题名称：电子技术课程设计学生学号：专业班级：学生姓名：指导教师：目录一、设计目的 (2)二、设计所需元件器材 (2)三、原理框图 (2)四、各功能模块图 (3)五、设计出现的问题及心得 (9)六、思考题 (10)七、课程设计说明书 (12)一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计所需元件器材1.555定时器1片2.74LS90集成块6片3.CD4511集成块6片4.共阴极7段数码管6个5.面包板1个（型号SYB-118）6.10uf电解电容1个7.0.1uf瓷片电容1个8.68k电阻一个9.15k电阻一个10.单股线8m左右11.镊子12.剪刀13.斜口钳14.74LS14一片15.74LS20一片16.按键两个17.电阻1k 3个18.电阻 100欧6个19.5伏电源三、原理框图基本原理为555定时器产生基准秒脉冲，将信号送到60进制秒计数器，秒计数器60一循环，会产生进位信号，同时将这信号送到60进制分计数器，分计数器循环也会产生进位信号，送到24进制时计数器。
每级计数器都有译码器与之相对，将计数器送出的4位信号转变成数码管的十进制信号，这样就能显示出具体时间。
四、各功能模块图1．555定时器555定时器是一种集模拟、数字于一体的中规模集成电路，其应用极为广泛。
555定时器内部结构如图4-1-1所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
设计报告内容：1/系统的设计任务2/设计方案3/方案中各部分单元的设计、参数计算和器件选择4/画出符合设计要求的完整系统电路图。
5/打印并在规定时间内上交设计报告（准备进行答辩，并在计算机中演示设计程序）设计题目数字电子钟1、设计任务:必备功能：1.设计一个高精度、高稳定度的时钟信号源。
2.用秒脉冲作信号源，构成数字钟，显示秒、分、时3.具有对时功能，即时间可以快速预置。
附加功能：具有整点提示功能，即每到整点发出蜂鸣声。
2、供选方案:1）时钟信号源的实现：时钟信号源是时钟类项目的心脏，他的精确度直接影响到整个项目的性能方案A用石英晶振电路晶振是石英振荡器的简称，英文名Crystal，是一种机电器件，是用电损耗很小的石英晶体经精密切割磨削并镀上电极焊上引线做成。
它是时钟电路中最重要的部件，它的作用是向电子电路各部分提供基准频率。
选择晶振的主要性能指标有：调整频差、温度频差或总频差、谐振电阻或负载谐振电阻，还有机械性能等。
除了石英晶体外，晶振器电路还需要配置适当的电阻和晶振负载电容。
和晶振串联电阻的作用是防止晶振过分驱动，过分驱动会逐渐损耗晶振的接触电镀，引起频率上升，使晶振失效。
与晶振并联电阻是反馈电阻，保证反相器工作在适当工作区，如果去掉会产生停振。
晶振负载电容能使芯片更容易起振，振荡更稳定。
其电容值一般在20pf,30pf,50pf,100pf 中选择。
方案B 555多谐振荡器网上查阅的555多谐振荡器电路:_ _ 5V优点是起振容易，振荡周期调节范围广，缺点是频率稳定性差，精度低，所以在本试验中不宜使用。
2）分频器的实现方案A采用专用分频器如二分频，六分频，十二分频，1/60分频器，常用集成电路有74LS9274LS56,74LS57等。
方案B用各种进制计数器构成分频器用异步十进制计数器74LS90同步十进制计数器74LS290双时钟同步加减计数器74LS192都可以很容易构成十进制，十二进制，二十四进制，六十进制分频器。
另外，在对时钟进行2n分频时，CD4020,CD4040,CD4060也都能实现各种级数的二进制分频器。
方案C用脉冲分配器如CD4017,CD402除此以外还可采用带有7段译码器的十进制计数器，连接LED时可以不再需要外加译码，女口CD4026,CD4033.3)时分秒功能实现方案A六十进制计数器此方案专供分秒部分计数使用，以秒计数为例。
使用74LS290集成电路作为十进制计数器，充当秒个位计数器，而将该74LS290改装成六进制计数器，作为秒十位计数器。
满60自动清零，再向分计数器个位发出一个时钟脉冲信号。
方案B 24进制计数器此方案专供时部分计数使用。
使用两片74LS290集成电路制成两个十进制计数器，通过清零法改装成24进制计数器4)译码显示器方案A带译码器的LED数码显示管此显示管可接受4输入8421BC编码，因其内部有译码器，所以尤为方便。
方案B译码芯片+ LED数码显示管可采用74LS47 74LS48,CD451等集成电路将BCD码译成段码发送给8段发光二极管数码管，当然要选择相配的共阴极或共阳极译码驱动器。
5)对时对分功能“对时”即快速预置一般是针对“分、时”等操作，其实现方法可以是将秒信号直接加到“分、时”计数器上，因此对时分电路其实是一个数字信号的转换开关。
方案A简单的手动开关电路如图(a)所示，正常工作时，S指向A,需要对时，只需按下S,使其指向B即可这种电路简单，但是开关的通断产生随机的机械抖动信号，使对时控制不易。
方案B可调电位器如图(b)所示,用三个与非和一个可调电位实现信号的转换，当正常工作时，电位器动滑头指向B,这时CP=Co ;当需要对时,动滑头指向A,此时CP等于秒脉冲信号两个电容可以滤去滑动中产生的干扰信号•方案C三个与非门和基本RS触发器基本RS触发器可以完全消除开关的机械抖动，是最佳的一种对时对分电路，比较复杂.6）整点报时功能 方案使用蜂鸣器报时将分计数器满60输出给时个位计数器的脉冲信号引入蜂鸣器电路，使其发 出警报声。
3、方案的选择和器件参数的计算:1）时钟信号源由于本实验要求设计一个高精度、高 稳定度的时钟信号源，所以方案B 的555 多谐振荡器可以基本排除。
对于方案A,经过查找资料和在网上 搜索，确定采用20pf 的负载电容，与晶 振串联电阻为150Kohm 并联电阻为20Mohm 至于晶振频率，通常有两种意见， 一种是采用11MHz 一种是32768Hz.由于___ 0CP Gi」第一晶振(a)Vet~oVc cCPG秒忙J(c)模拟晶掘电路327&B Hz/50%20 M Ohm —WVR38 32.768 kHz50 k OhmT20 pF20 pFl要产生标准秒脉冲信号，且32768= 215易于分频成秒信号，所以最终采用后者。
不过在调试过程中为了操作简便可行，基本将 clock 或function generator 中的value 调至所需频率接入电路。
2)分频器的实现因为时钟信号源已选中使用32768Hz 而输出的要求是1Hz 的秒时钟信号，所以 分频器需要实现215的分频功能。
刚开始想采用十四位 2进制计数器CD4060,不过很遗憾，EWB 中没有该集成电路，所以改用十二位二进制计数器 CD4040和 十进制计数器74290配合使用，其中74290通过常用的清零法，改装成八进制计 数器。
具体做法是把输入计数脉冲 CP 加在CLKA 端，将QD 与控制清零端R1,R2 从外部连接起来，这样当74290计数至1000B(8),QD 会输出一个高电平至R1,R2, 这样74920内数据会清零，从而实现八进制功能。
1215这样，两个计数器就实现了 28=2 = 32768分频功能3)时分秒功能实现分秒计数功能选用方案A 以秒为例，秒个位是一个十进制计数器，我选用的 是74LC290集成电路，将进位信号接入秒十位的CLKA 端，将十位的74LC290的 QB 和QC 端分别与控制清零端 R1,R2从外部连接起来，这样当74290计数至 0110B(6)，会输出两个高电平分别至 R1,R2,这样74920内数据会清零，从而实现 六进制功能。
同时由QB,QC 经过与门接入分计数器的CLKA 端，从而实现进位 功能。
时计数功能稍显复杂，在分秒基础上，需要将个位 74LC290的QC 端和十 位的QB 端在外部经过与门，分别连入两集成电路的 R1,R2端，当两计数器以 8421编码方式得到 24( 0010B,0100B )时，R1,R2会收到高电平清零，完成 24 进制功能。
将两个六十进制的加法计数器和一个二十四进制的加法计数器进行级联： 将秒R9⑴ VCCNC R0C2)R9C?) R0<l)QC CLKB« QB CLKA*： NC QA GND QD1淮2进制分频幕丄2 2s 0110504060302mvs4040P^OOOMCO1G 15 M1212址UO的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉 冲，这样就可以组成最基本的电路。
4）译码显示器由于本电路需要6个数码显示管，为了方便起见，采用方案 A ，EW 沖有专门 模拟带译码器显示管的电子元件，只要将相对位置计数器输出的4位8421BC 码分 别接入显示器的4个输入端，显示器就可以显示一位10进制数，秒，分，时，共 需6只数码管，它们同时对于调试电路起至关重要的作用。
5）对时对分功能在校分控制中，我采用的是方案A,该方案简单可行，且在模拟仿真中看不出 抖动情况。
具体做法是用一个双掷开关，从八进制分频器引出脉冲信号，一处引 入秒个位计数器的CKLA 另一处直接接入分个位计数器的 CLKA 当开关按下可 起对时功能。
在校分控制中，我采用的是方案 C,该方案可完全消除抖动。
后四个与非门 用7400集成电路，而第一个与非门采用独立元件。
逻辑式计算如下：当H 置上时，对7400- 1，Y = 0必=1对 7400-2，丫2 =1=丫1 =0对 7400-3, 丫3 二 C 时咔=C 时对 7400— 4， \4 二 C 秒•丫= 0=1对最后一个独立与非门，丫5 =C 时・1 =C 时 当H 置下时，同理可得，丫5 =C 秒・1 =C 秒1?&2：i P?Zi 5?M ：i □: CUPOd 臣加IC QA[MlCDR?Q>-VEE町F3>Z' IE□.IT： m ME CLrjH[ HID-0二+E9徒制计10fct砂Imoi6）整点报时功能把蜂鸣器接入三极管集电极，当分进位脉冲送入NPN 型三极管基极时，使发射结电压保持正向偏置，集 电节电压反向偏置，使三极管工作于放大状态，蜂鸣器 整点报时。
蜂鸣器频率选用 200Hz 而集电极保护电阻选用 5Kohm.4、电路调试及体会调试这部分工作在EWB 仿真软件上进行。
为了节省调试时间，也为了唯一 确定每部分的具体情况，对于电路的调试分为几个部分，分别对电路各个部分的 功能都进行调试，之后，每连接一部分都要调试一次。
整个过程花了不少时间，尤其是调试晶振，由于频率大，基本上通过分频器 得到一个秒脉冲需要半个多小时。
可当做完时才发现做这个数字钟是多么简单的 一件事，主要是在调试时花了不少时间，期间换了不少器件，有的器件在理论上 可行，但在实际运行中就无法看到效果， 所以调试花了我不少时间，有时无法找 出错误便更换器件重新接线以使电路正常运行。
在实际的操作过程中，能把理论中所学的知识灵活地运用起来， 并在调试中 会遇到各种各样的问题，电路的调试提高了我们解决问题的能力， 学会了在设计 中独立解决问题，也包括怎样去查找问题。
似乎所有的事都得自己亲手去操作才 会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作 EWB 软 件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。
经过这次课程设计，我对整个电路设计有些自己的体会， 比如选用集成电路 时，有份集成电路索引会使选用过程更有针对性， 而具体应用集成电路时，从网 上下载功能表PDF 又显得尤为重要。
dec蜂鸣器5 kOhm -Wv附74290和4040集成电路的功能表:54LS290/74LS290LSTTL型十进制计数器（十2和十5）功能表复应输入谕岀間IJ.J Ro <2>Rg tp悶lj>Q D Q B Q*H H L X L L L LH H X L L L L LX冥H H H L L H冥L X L计数[COUNT)L X L X计数(COUNT)L X X L计数C COUNT)X L L X计数〔COURT)氐高电翠二怔电平乂怀定BCD计爺孤序f注為___________ 沪2进制计数JC序〔注B计数输出计数输出Q D Qc^E d Q A Q D Qc Q E0L L L L0L L L L 1L L L H 1L L L H 2L L H L2L L H L 3L L H H3L L H H 斗L H L L4L H L L •、T，H L H 5H L L L 6L H H L6H L L H 7L H H H7H L H L 8H L L L8H L H H 9H L L H9H H L L 注A：对于'BCD （十进）计数：输出Q R连到愉入E计較注缶对干5-2进制计数.输出Q D连到输入丸计数CD54HC4040, CD74HC4040, CD54HCT4040, CD74HCT4040Functional DiagramINPUTPULSESCP COUNT MR OUTPUT STATET L No ChanceJ L Advance lo Nexl stateX HAll OutputsAre Lew H= High Voltage Leveli L= Lcwv Voltage Level, X = Don't Care. t = T ransrlion from Low lo High Level, i= Transriion from High to Low.2008-9-3 12-SIAGE BUFFEREDOUTPUTSMASTER RESETI®*cc。