计算机组成原理前3章课后习题参考答案-

《计算机组成原理》各章练习题参考答案第一章思考练习题一.填空1.电子数字计算机可以分为专用计算机和通用计算机两类。

2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。

3.存储器中存放数据和程序。

4.一台计算机包括运算、存储、控制、输入及输出五个单元。

5.完成算术运算和逻辑运算的部件是运算器(或ALU)；运算器的核心是加法器；控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。

6.CPU内部连接各寄存器及运算部件之间的总线是内部总线；CPU同存储器、通道等互相连接的总线是系统总线；中、低速I/O设备之间互相连接的总线是I/O总线。

7.在多总路线结构中，CPU总线、系统总线和高速总线相连通过桥实现。

8.计算机软件一般分为系统软件和应用软件。

9.完整的计算机系统由硬件系统和软件系统构成。

10.机器字长是指一台计算机一次所能够处理的二进制位数量。

11.数据分类、统计、分析属于计算机在数据处理方面的应用。

12.计算机是一种信息处理机，它最能准确地反映计算机的主要功能。

13.个人台式商用机属于微型机。

14.对计算机软硬件进行管理，是操作系统的功能。

15.用于科学技术的计算机中，标志系统性能的主要参数是MFLOPS。

16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。

17.“存储程序控制”原理是冯.诺依曼提出的。

18.运算器和控制器构成CPU，CPU和主存构成主机。

19.取指令所用的时间叫取指周期，执行指令所用的时间叫执行周期。

20.每个存储单元都有一个编号，该编号称为地址。

21.现代计算机存储系统一般由高速缓存、主存和辅存构成。

22.计算机能够自动完成运算或处理过程的基础是存储程序和程序控制原理。

二.单选1.存储器用来存放( C )。

A.数据B.程序C.数据和程序D.正在被执行的数据和程序2.下面的描述中，正确的是( B )A.控制器能够理解、解释并执行所有的指令及存储结果。

第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。

3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。

假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。

刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。

采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。

注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。

5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。

第一章计算机系统概论 p.191.1什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机系统：计算机硬件、软件和数据通信设备地物理或逻辑地综合体计算机硬件：计算机地物理实体计算机软件：计算机运行所需地程序及相关资料硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要1.2如何理解计算机系统地层次结构？实际机器M1向上延伸构成了各级虚拟机器，机器M1内部也可向下延伸而形成下一级地微程序机器 M0 ,硬件研究地主要对象归结为传统机器M1和微程序机器 M0 ,软件研究对象主要是操作系统及以上地各级虚拟机b5E2RGbCAP1.3说明高级语言、汇编语言和机器语言地差别及其联系机器语言是可以直接在机器上执行地二进制语言汇编语言用符号表示指令或数据所在存储单元地地址，使程序员可以不再使用繁杂而又易错地二进制代码来编写程序p1EanqFDPw高级语言对问题地描述十分接近人们地习惯，并且还具有较强地通用性1.4如何理解计算机组成和计算机体系结构？计算机体系结构是对程序员可见地计算机系统地属性计算机组成对程序员透明，如何实现计算机体系结构所体现地属性1.5冯•诺依曼计算机地特点是什么？由运算器、控制器、存储器、输入设备、输出设备五大部件组成指令和数据以同一形式（二进制形式）存于存储器中指令由操作码、地址码两大部分组成指令在存储器中顺序存放，通常自动顺序取出执行以运算器为中心（原始冯氏机）1.6画出计算机硬件组成框图，说明各部件地作用及计算机硬件地主要技术指标计算机硬件各部件运算器：ACC, MQ, ALU, X控制器：CU, IR, PC 主存储器：M, MDR, MARI/O设备：设备，接口计算机技术指标：机器字长：一次能处理数据地位数，与CPU地寄存器位数有关存储容量：主存：存储单元个数X存储字长运算速度：MIPS, CPI, FLOPS1.7解释概念主机：计算机硬件地主体部分，由CPU+MM （主存或内存）组成CPU :中央处理器，是计算机硬件地核心部件，由运算器+控制器组成主存：计算机中存放正在运行地程序和数据地存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成存储单元：可存放一个机器字并具有特定存储地址地存储单位存储元件/存储基元/存储元：存储一位二进制信息地物理元件，是存储器中最小地存储单位，不能单独存取存储字：一个存储单元所存二进制代码地逻辑单位存储字长：一个存储单元所存二进制代码地位数存储容量：存储器中可存二进制代码地总量机器字长：CPU能同时处理地数据位数指令字长：一条指令地二进制代码位数1.8解释英文代号CPU: Central Process ing UnitPC: Program Coun terIR: In structio n RegisterCU: Co ntrol UnitALU: Arithmetic Logic UnitACC: AccumulatorMQ: Multiplier-Quotie nt RegisterX:操作数寄存器MAR: Memory Address RegisterMDR: Memory Data RegisterI/O: In put/OutputMIPS: Million Instructions Per SecondCPI: Cycle Per In structio nFLOPS: Floati ng-poi nt Operati on Per Second1.9存数指令和加法指令地信息流程，主存容量256M X 32位，在指令字长、存储字长、机器字长相等地条件下，指出图中各寄存器地位数• DXDiTa9E3d①存数指令地信息流程：取指令：PC T MAR T M T MDR T IR分析指令：Ad(IR) T MAR执行指令：ACC T MDR T M②加法指令地信息流程：取指令：PCT MAR T M T MDR T IR;分析指令：OP(IR) T CU ;执行指令：Ad(IR) T MAR T M T MDR T XACC T ALU,同时 X T ALUALU T ACC主存容量是 256M X 32位，得 2地28次方=256M.故 MAR=28 , PC=28 , MDR=32 ;又指令字长=存储字长=机器字长，则IR=ACC=MQ=X=32.1.10根据迭代公式V x =1/2(yn +x/yn), 设初态 y0=1,要求精度为£ .试编制求"x地RTCrpUDGiT解题程序，并结合所编程序简述解题过程•牛顿迭代法开根号：精度是I y n+1-y n| <£ 指令系统可以自行定义，下面给出一个例子y0n+11.11指令和数据都存于存储器中，计算机如何区分它们？计算机硬件主要通过不同地时间段来区分指令和数据，即：取指周期（或取指微程序）取出地既为指令，执行周期（或相应微程序）取出地既为数据.5PCZVD7HXA另外也可通过地址来源区分，从PC指出地存储单元取出地是指令，由指令地址码部分提供操作数地址•1.12什么是指令？什么是程序？指令：人为输入计算机，由计算机识别并执行一步步操作地命令地形式称为指令.程序：一系列指令地有序集合称为程序第二章计算机地发展及应用p.382.1通常，计算机地更新换代以什么为依据？主要以组成计算机基本电路地元器件为依据，如电子管、晶体管、集成电路等2.2举例说明专用计算机和通用计算机地区别按照计算机地效率、速度、价格和运行地经济性和实用性可以将计算机划分为通用计算机和专用计算机.通用计算机适应性强，但牺牲了效率、速度和经济性，而专用计算机是最有效、最经济和最快地计算机，但适应性很差•例如个人电脑和计算器jLBHrnAILg2.3什么事摩尔定律？该定律是否永远生效？为什么？微芯片上集成地晶体管数目每3年翻两番地规律，不是永远生效，因为每代芯片地成本大约为前一代芯片成本地两倍XHAQX74J0X2.4举三个实例，说明网络技术地应用.网络教育，网络共享，远程协助2.5举例说明人工智能方面地应用有哪些自然语言处理：机器翻译，自然语言理解模式识别：指纹识别，脸部识别，语音识别人机对弈：2.6举例说明那些计算机地应用需采用多媒体技术数据压缩，图像处理，音频处理，数据库内容检索，著作工具，通信及分布式多媒体应用2.7设想一下计算机地未来体型小，价格低廉，使用方便•第三章系统总线3.1什么是总线？总线传输有何特点？为了减轻总线地负载，总线上地不见都应具备什么特点？总线是连接各个部件地信息传输线，是各个部件共享地传输介质特点：某一时刻只允许有一个部件向总线发送信息，多个部件可以同时从总线接收相同信息为了减轻总线负载，总线上地部件应通过三态驱动缓冲电路与总线连通3.2总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向地，还是双向地，它们与机器字长、存储字长、存储单元有何关系？LDAYtRyKfE按照连接部件地不同，总线可以分为片内总线、系统总线和通信总线系统总线是CPU,主存，1/0,设备（通过I/O接口）各大部件之间地信息传输线系统总线按照传输信息不同分为数据总线，地址总线，控制总线数据总线是双向地，根数与存储子长相同，是机器字长地整数倍地址总线是单向地，根数越多，寻址空间越大，即CPU能访问地存储单元地个数越多3.3常用地总线结构有几种？不同地总线结构对计算机地性能有什么影响？举例说明单总线结构：将CPU主存,I/O设备都挂在一组总线上，极易形成计算机系统瓶颈双总线结构：将速度较低I/O设备从单总线上分离出来，形成主存总线与I/O总线分开地结构.CPU将一部分功能下放给通道，使其对I/O设备具有统一管理Zzz6ZB2Ltk 三总线结构：I/O 总线，DMA总线，主存总线，任何时刻只能使用一种总线三总线结构：局部总线，扩展总线，系统总线3.4为什么要设置总线判优控制？常见地集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？dvzfvkwMI1解决多个部件同时申请总线时地使用权分配问题链式查询：连线简单，已与扩充，对电路故障最敏感计数器定时查询：优先级设置较灵活，对故障不敏感，连线机控制过程较复杂独立请求方式：速度最快，但硬件器件用量大，连线多，成本较高3.5解释下列概念：总线宽度、总线带宽、总线复用、总线地主设备（或主模块）、总线地从设备（或从模块）、总线地传输周期和总线地通信控制.rqyn14ZNXI总线宽度：通常只数据总线地根数总线带宽：总线地数据传输率，直单位时间内总线上传输数据地位数总线复用：指同一条信号线可以分是传输不同地信号总线地主设备：指一次总线传输期间，拥有总线控制权地设备总线地从设备：指一次总线传输期间，配合主设备完成数据传输地设备，只能被动接受主设备发来地命令总线地传输周期：指总线完成一次完整而可靠地传输所需时间总线地通信控制：指总线传送过程中双方地时间配合方式3.6试比较同步通信和异步通信同步通信：指由统一时钟控制地通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降•适合于速度差别不大地场合EmxvxOtOco异步通信：指没有统一时钟控制地通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率SixE2yXPq53.7画图说明异步通信中请求与回答有哪几种互锁关系不互锁，半互锁，全互锁3.8为什么说半同步通信同时保留了同步通信和异步通信地特点？半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间6ewMyirQFL3.9分离式通讯有何特点，主要用于什么系统？1.各模块欲占用总线使用权都必须提出申请2.在得到总线使用权后，主模块在先定地时间内向对方传送信息，采用同步方式传送，不再等待对方地回答信号3.各模块在准备数据地过程中都不占用总线，使总线可接受其它模块地请求4.总线被占用时都在做有效工作，或者通过它发送命令，或者通过它传送数据，不存在空闲等待时间，充分利用了总线地占用，从而实现了总线在多个主、从模块间进行信息交叉重叠并行传送kavU42VRUs主要用于大型计算机系统3.10什么是总线标准？为什么要设置总线标准？你知道目前流行地总线标准有哪些？什么叫plug and play ?哪些总线有这一特点？y6v3ALoS89总线标准：系统与各模块，模块与模块之间地一个互连地标准界面为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，实现可移化ISA,EISA,PCI,AGP,USBplug and play: 即任何扩展卡只要插入系统便可工作，PCI,USB3.11画一个具有双向传输功能地总线逻辑图3.12设数据总线上接有 A、B C D四个寄存器，要求选用合适地74系列芯片，完成下列逻辑设计：(1)设计一个电路，在同一时间实现D^A D-B和D-C寄存器间地传送；(2)设计一个电路，实现下列操作：TO 时刻完成"总线； T1时刻完成总线T A; T2时刻完成A T 总线；T3时刻完成总线T B. (1 )由T 打开三态门将 据打入到A 、B C 寄存器中• T 和cp 地时间关系如图(1)所示M2ub6vSTnP⑵三态门1受T0+ T1控制，以确保TO 时刻DT 总线，以及T1时刻总线T 接收门1T A.三态门2受T2 + T3控制，以确保T2时刻A T 总线，以及T3时刻总线T 接收门2T B.TO 、 T1、T2、T3波形图如图(2)所示OYujCfmUCw3.13什么是总线地数据传输率，它与哪些因素有关?总线数据传输率即总线带宽， 指单位时间内总线上传输数据地位数，通常用每秒传输信息地字节数来衡量.它与总线宽度和总线频率有关，总线宽度越宽，频率越快，数据传输率越高eUts8ZQVRd 3.14设总线地时钟频率为 8MHZ —个总线周期等于一个时钟周期.如果一个总线周期中并行传送16位数据，试问总线地带宽是多少？sQsAEJkW5T解：由于：f=8MHz,T=1/f=1/8M 秒，一个总线周期等于一个时钟周期 所以：总线带宽 =16/ (1/8M) = 128Mbps 3.15在一个32位地总线系统中，总线地时钟频率为 66MHZ 假设总线最短传输周期为 4个时钟周期，试计算总线地最大数据传输率.若想提高数据传输率，可采取什么措施？GMslasNXkA解：总线传输周期=4*1/66M 秒总线地最大数据传输率 =32/(4/66M)=528Mbps 若想提高数据传输率，可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包 含地时钟周期个数• 3.16在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终D 寄存器中地内容送至总线bus ，由cp 脉冲同时将总线上地数cp 脉冲------------------ 1 1 ------------------ABCT —►- 三态门TDcp FL总线T1CPT0T2T3止位.若要求每秒传送120个字符，试求传送地波特率和比特率• TlrRGchYzg 解：一帧包含：1+8+1+2=12位波特率为：（1+8+1+2）*120=1440bps比特率为：8*120=960bps版权申明本文部分内容，包括文字、图片、以及设计等在网上搜集整理. 版权为个人所有This article includes someparts, including text, pictures,and desig n. Copyright is pers onal own ership. 7EQZCWLZNX 用户可将本文地内容或服务用于个人学习、研究或欣赏，以及其他非商业性或非盈利性用途，但同时应遵守著作权法及其他相关法律地规定，不得侵犯本网站及相关权利人地合法权利.除此以外，将本文任何内容或服务用于其他用途时，须征得本人及相关权利人地书面许可，并支付报酬.lzq7IGfO2EUsers may use the contents or services of this articlefor pers onal study, research or appreciati on, and other non-commercial or non-profit purposes, but at the same time, they shall abide by the provisi ons of copyright law and other releva nt laws, and shall n ot infringe upon the legitimate rights of this website and its releva nt obligees. In additi on, when any content or service of this article is used for other purposes, written permissi on and remun erati on shall beobta ined from the pers on concerned and the releva ntobligee. zvpgeqJIhk转载或引用本文内容必须是以新闻性或资料性公共免费信息为使用目地地合理、善意引用，不得对本文内容原意进行曲解、修改，并自负版权等法律责任.NrpoJac3v1Reproducti on or quotatio n of the content of this articlemust be reas on able and good-faith citati on for the use of n ews or in formative public free in formatio n. It shall notmisinterpret or modify the original intention of the contentof this article, and shall bear legal liability such ascopyright. mowtTG4Ki。

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址 进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。

3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。

⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。

试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。

〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。

计算机组成原理第三章课后题参考答案第三章课后习题参考答案1．有⼀个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息（2）如果存储器由512K×8位SRAM芯⽚组成，需要多少芯⽚（3）需要多少位地址作芯⽚选择解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（⽚）（3）需要1位地址作为芯⽚选择。

3．⽤16K×8位的DRAM芯⽚组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设DRAM芯⽚存储体结构为128⾏，每⾏为128×8个存储元。

如单元刷新间隔不超过2ms，存储器读/写周期为µS, CPU在1µS内⾄少要访问⼀次。

试问采⽤哪种刷新⽅式⽐较合理两次刷新的最⼤时间间隔是多少对全部存储单元刷新⼀遍所需的实际刷新时间是多少解：（1）组成64K×32位存储器需存储芯⽚数为N=（64K/16K）×（32位/8位）=16（⽚）每4⽚组成16K×32位的存储区，有A13-A0作为⽚内地址，⽤A15 A14经2：4译码器产⽣⽚选信号，逻辑框图如下所⽰：（2）根据已知条件，CPU在1us内⾄少访存⼀次，⽽整个存储器的平均读/写周期为，如果采⽤集中刷新，有64us的死时间，肯定不⾏；所以采⽤分散式刷新⽅式：设16K×8位存储芯⽚的阵列结构为128⾏×128列，按⾏刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=(s) 取存储周期的整数倍s的整数倍)则两次刷新的最⼤时间间隔发⽣的⽰意图如下可见，两次刷新的最⼤时间间隔为tMAXt MAX＝×2－＝(µS)对全部存储单元刷新⼀遍所需时间为tRt R＝×128=64 (µS)4．有⼀个1024K×32位的存储器，由128K×8位DRAM芯⽚构成。

第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。

硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。

软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。

软件和硬件都很重要。

2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。

由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。

3、答：机器语言由0、1代码组成，是机器能识别的一种语言。

汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。

4、答：计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。

计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。

5、答：特点是：(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置(5) 指令在存储器内按顺序存放。

通常，指令是顺序执行的，在特定情况下，可根据运算结果或根据设定的条件改变执行顺序(6) 机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。

计算机组成原理答案第一章计算机系统概论1．比较数字计算机和模拟计算机的特点。

解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。

两者主要区别见P1 表1.1。

2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。

通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。

分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。

通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。

4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。

存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。

主要组成部分有：（控制器、运算器）（CPU的两部分组成）、存储器、输入设备、输出设备（I/O设备）。

5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。

单元地址：简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。

数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。

指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。

6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。

程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。

7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。