采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计

折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。

1.1折叠式共源共栅运算放大器的设计电容改至1.8cp静态工作点3.2.5 运算放大器的仿真1. 小信号低频电压增益分析运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数，运放的放大倍数随频率的变化趋势；运放的相位随频率的变化趋势；运放的相位裕度；运放的单位增益带宽。

通过仿真这些特性来鉴别运放的放大能力，稳定性和工作带宽。

运放的输出端接2pF的负载电容，在电源电压为5V ，共模输入电压为2.5V ，在运放输入端接差分交流信号1V ，两输入端的输入交流信号相位相反的条件下做交流小信号分析，可以得到运放的小信号相频和幅频特性如图(3.4)所示。

电路图连接如图3.3，仿真程序见附录1.12.5VAC.1图3.3 低频小信号特性仿真电路连接图图3.4 低频小信号电压增益分析图该运算放大器的小信号低频电压增益可以看出是112.793dB 。

满足设计指标。

2. 单位增益带宽程序跟测量小信号低频电压增益时相同，仿真波形如图3.5所示。

该运算放大器的单位增益带宽可以看出100.927MHz.满足设计指标。

图3.5 低频小信号单位带宽分析图3. 相位裕度仿真：从图上看出相位裕度为180°-127°=53°，满足设计指标。

程序和测量小信号低频电压增益时相同。

仿真波形如图3.6。

图3.6 相位裕度分析图4. 转换速率(slew rate)运放的转换速率是分析运放在大信号作用下的反映速度。

仿真运放的转换速率可将运放的输出端和反相输入端相连构成单位增益结构。

运放的同相输入端输入2V到3V的阶跃信号，利用仿真软件对该电路做瞬态分析得到的输出波形见图3.8，从仿真波形得到：在输出上升曲线的10%和90%处，其电压分别为2.9V和2.1V；时间分别为10.7ns和3.32ns。

运放的转换速率SR=(2.9V-2.1V)/( 10.7nS—3.32nS)=108.4 V/μs，满足运放的转换速率的指标要求。

折叠式共源共栅运算放大器设计说明一、设计原理二、设计步骤1.确定规格要求：根据实际应用需求确定输入阻抗、输出阻抗、增益、带宽等参数。

2.选择管子：根据需求选择合适的场效应管。

通常选择具有良好参数的MOS管，如低频用的2N7000，高频用的BF861A等。

3.设计共源级：首先设计共源级，这是整个电路的放大核心。

根据增益要求和输入阻抗要求，确定共源电阻的值，再根据场效应管的参数计算源极电流和电压。

同时，要保证共源级的电流和电压工作在合适的范围内，不引起过大的功耗和失真。

4.设计共栅级：共栅级起到输出驱动的作用，可以提供较低的输出阻抗。

根据输出阻抗和带宽要求，选择合适的共栅电阻值和驱动电路的参数。

同时要注意共栅级的工作点和共源级的匹配，以保证电路的整体性能。

5.接入电源电压：根据电路需求，确定合适的电源电压。

注意电源电压的选择要与场效应管的参数相匹配，避免电压过高或过低导致管子失效或工作不稳定。

6.进行仿真和调试：在完成电路设计后，进行电路仿真和调试，检查电路的增益、带宽等参数是否满足设计要求。

可以使用SPICE电路仿真软件进行仿真，根据仿真结果对电路进行调整和优化。

7.布局和绘制电路板：根据电路设计，进行布局和绘制电路板。

布局过程中要注意相邻元件的干扰和电路的稳定性。

绘制电路板时要保持线路的规整和排布的合理性。

8.组装和测试：完成电路板制作后，进行元件的组装和焊接。

然后进行电路的测试和调试，检查电路的工作状态和各项指标是否满足要求。

三、注意事项1.设计时要考虑到电压的限制，避免电路失效或工作不稳定。

2.选择合适的场效应管，根据具体需求选择低频或高频的管子。

3.设计时要注意电路整体性能，使其在增益、带宽等方面满足要求。

4.在进行仿真时，要根据仿真结果对电路进行调整和优化，确保电路性能达到最佳状态。

5.布局和绘制电路板时要注意干扰和稳定性，保持线路的规整和排布的合理性。

6.组装和测试时要仔细检查，确保电路的工作状态和各项指标达到要求。

折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。

折叠式共源共栅cmos运算放大器的设计与优化下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。

文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!折叠式共源共栅CMOS运算放大器的设计与优化1. 引言在集成电路领域，CMOS运算放大器一直是研究的热点之一。

一种高速CMOS全差分运算放大器
朱小珍;朱樟明;柴常春
【期刊名称】《半导体技术》
【年(卷),期】2006(31)4
【摘要】设计并讨论了一种高速CMOS全差分运算放大器。

设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。

基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单位增益带宽为495MHz(CL=0.5pF),建立时间为24ns,功耗为3.9mW。

【总页数】4页(P287-289)
【关键词】折叠共源共栅;共模反馈;全差分;高速
【作者】朱小珍;朱樟明;柴常春
【作者单位】西安电子科技大学微电子研究所
【正文语种】中文
【中图分类】TN722.77
【相关文献】
1.用于高速高分辨率ADC的CMOS全差分运算放大器的设计 [J], 吴宁;吴建辉;张萌;戴忱
2.一种新型高速CMOS全差分运算放大器设计 [J], 宋奇伟;张正平
3.低电压高速CMOS全差分运算放大器设计 [J], 阮颖
4.一种高增益CMOS全差分运算放大器的设计 [J], 李杨先;顾晓峰;浦寿杰
5.一种高增益带宽CMOS全差分运算放大器的设计 [J], 陈恒江;刘明峰;郭良权;王成
因版权原因，仅展示原文概要，查看原文内容请购买。

一种高性能全差分运算放大器的设计唐心亮;刘克智;王林锋【摘要】设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2 pF,采用华润上华(CSMC)0.5 μm 5 V CMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3 dB,单位增益带宽为316MHz.精度为0.01％时的建立时间为4.3 ns.%In this paper, a high gain and high fully differential gain boosted operational fold cascade amplifier is proposed. The amplifier is designed for MDAC of pipelined analog-to-digital converter. Both the main amplifier and the boosted amplifier adopt fully differential fold-cascade structure. The main amplifier uses a switched capacitance common mode feedback circuit to stabilize the output. With 5.0 V power supply, this circuit is designed in CSMC 0. 5 μm CMOS process. Spectre simulation shows that the whole amplifier has the DC gain of 126.3 dB and the unity gain bandwidth of 316 MHz under 2 pF single ended load, and the settling time is 4. 3 ns with an accuracy of 0. 01%.【期刊名称】《河北科技大学学报》【年(卷),期】2012(033)001【总页数】6页(P50-55)【关键词】流水线ADC;增益自举;折叠共源共栅;采样电路【作者】唐心亮;刘克智;王林锋【作者单位】河北科技大学人事处,河北石家庄 050018;河北工业大学微电子技术与材料研究所,天津300130;渤海石油职业学院,河北任丘062550;河北工业大学微电子技术与材料研究所,天津300130【正文语种】中文【中图分类】TN432随着无线通信技术的飞速发展，模拟系统对模数转换器的性能提出了越来越高的要求，因而高性能模数转换器的设计与实现已成为混合集成电路设计中的核心问题。

一种低压低功耗CMOS折叠-共源共栅运算放大器的设计程春来，柴常春，唐重林【摘要】设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。

该运放的输入级采用折叠-共源共栅结构，可以优化输入共模范围，提高增益；由于采用AB类推挽输出级，实现了全摆幅输出，并且大大降低了功耗。

采用TSMC 0.18 μm CMOS工艺，基于BSIM3V3 Spice模型，用HSpice对整个电路进行仿真，结果表明：与传统结构相比，此结构在保证增益、带宽等放大器重要指标的基础上，功耗有了显著的降低，非常适合于低压低功耗应用。

目前，该放大器已应用于14位∑-Δ模/数转换电路的设计中。

【期刊名称】现代电子技术【年(卷),期】2007(030)024【总页数】4【关键词】运算放大器;折叠-共源共栅;AB类输出;低压低功耗1 引言在生物科学、空间技术、电池供电设备以及各种高阻抗传感器的应用中，经常需要集成电路在低电压和弱电流的条件下工作[1]。

采用低电压供电的模拟电路不但能减少电路的功耗，而且能增强电路的稳定性[2]。

因此，低功耗乃至在微功耗芯片的研制和生产日益得到研究机构和生产部门的关注。

运算放大器是模拟电路中最重要和最通用的单元电路之一，同时也是许多模拟系统和数模混合信号系统中的一个完整模块[3]。

随着CMOS工艺的不断进步，电源电压和特征尺寸持续减小，运放的设计己经成为模拟IC设计中的制约因素之一，设计方法也面临着挑战。

为适应低压低功耗的设计要求，本文基于超深亚微米工艺，设计一个低压低功耗的CMOS折叠-共源共栅运算放大器单芯片，在讨论运放的工作原理及特点的基础上，采用TSMC 0.18 μm CMOS工艺，基于BSIM3V3 Spice模型，用HSpice对整个电路进行仿真。

结果表明：与传统结构相比，此结构在保证增益、带宽等放大器重要指标的基础上，功耗有了显著的降低，非常适合于低压低功耗应用。

目前，该放大器已在14位∑-Δ模/数转换电路的设计中得到应用。

采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计折叠式共源共栅结构是一种常用于高速CMOS全差分运算放大器设计的电路结构。

它结合了共源和共栅结构的优点，在设计高速差分运算放大器时具有重要的应用价值。

在设计高速CMOS全差分运算放大器时，首先需要确定电路的工作频率和增益要求。

然后，根据设计要求选择合适的MOS管尺寸以及电路拓扑结构。

在采用折叠式共源共栅结构之前，我们先来了解一下共源和共栅结构的特点。

共源结构是一种常见的差分放大器结构，它提供了较大的增益和较高的输入阻抗，但由于电流镜电路(如PMOS电流镜)的引入，使得其增益和频率特性受到限制。

共栅结构是一种常见的高速差分放大器结构，它具有良好的增益和频率特性，但输入阻抗较低。

因此，为了综合考虑增益、频率特性和输入阻抗，我们可以采用折叠式共源共栅结构。

折叠式共源共栅结构的基本原理是将两个共源结构和两个共栅结构连接在一起形成一个差分放大器。

其中，一个共源结构用作输入级，另一个共源结构用作输出级。

同时，一个共栅结构用于提供增益，另一个共栅结构用于提供带宽。

具体来说，折叠式共源共栅结构的输入级包含一个共源结构和一个共栅结构。

其中，共源结构的输入端连接输入信号，输出端通过一个电流源连接到共源结构的源极。

共栅结构通过一个电流源连接到共源结构的源极。

这样，共源结构和共栅结构共同构成输入级。

折叠式共源共栅结构的输出级也包含一个共源结构和一个共栅结构。

其中，共源结构的源极通过一个电流源连接到地，栅极接受输入信号。

共栅结构的源极通过一个电流源连接到共源结构的源极。

这样，共源结构和共栅结构共同构成输出级。

在折叠式共源共栅结构中，输入级的共源结构和共栅结构提供了较大的增益和较高的输入阻抗，输出级的共源结构和共栅结构提供了较大的带宽和较低的输出阻抗。

通过适当选择MOS管的尺寸和电流源的电流，可以实现高速差分运算放大器的设计要求。

综上所述，采用折叠式共源共栅结构可以实现高速CMOS全差分运算放大器的设计。

折叠式共源共栅运算放大器设计1.设计原理折叠式共源共栅运放的设计原理主要基于共源共栅电路，通过级联的方式来增加放大器的增益和带宽。

共源共栅电路是一种结合了共源级和共栅级的运放电路，具有高输入阻抗、低输出阻抗和高增益的特点。

通过将两个共源共栅电路级联，可以得到折叠式共源共栅运放，进一步提高增益和带宽。

2.关键参数在设计折叠式共源共栅运放时，需要考虑以下几个关键参数：-增益：增益是指输入信号与输出信号之间的比例关系，是一个放大器的主要性能指标。

在设计过程中，需要确定所需的增益，并根据电路结构进行调整。

-带宽：带宽是指放大器能够放大信号的频率范围。

在设计折叠式共源共栅运放时，需要选择适当的电容和电阻来提供所需的带宽。

-输入阻抗：输入阻抗是指放大器的输入端对外部信号的电阻。

在折叠式共源共栅运放中，可以通过调整栅极电阻和源极电阻来控制输入阻抗。

-输出阻抗：输出阻抗是指放大器的输出端对外部负载的电阻。

在设计过程中，需要考虑输出阻抗对于负载的影响，并选择适当的电路结构来提供所需的输出阻抗。

3.设计流程-确定设计规格：首先需要明确设计的需求，包括增益、带宽和输入输出阻抗等。

-电路拓扑选择：选择折叠式共源共栅电路作为基本电路拓扑。

-参数计算：根据设计规格和电路拓扑，计算所需的电阻、电容等参数。

-电路模拟：使用电路模拟软件，如SPICE，对电路进行仿真，验证设计参数的正确性，并进行性能分析。

-电路调整：根据仿真结果，对电路进行调整，满足设计规格。

-PCB设计：将电路布局成PCB，进行进一步的测试和优化。

-调试与测试：进行电路的调试和测试，对性能进行评估和调整。

4.实际应用折叠式共源共栅运放可应用于各种通信和成像系统中，例如放大器、滤波器、混频器等。

由于折叠式共源共栅运放具有高增益和宽带宽的优势，可以提高信号的质量和速度，使系统更加稳定和可靠。

同时，折叠式共源共栅运放还可以用于低功耗电路设计中，通过优化电路结构和参数选择，降低功耗并提高电路性能。

一种带有增益提高技术的高速CMOS运算放大器设计宋奇伟;陆安江;张正平【摘要】设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。

主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。

设计基于SMIC 0.25μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。

仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。

%A fully differential opamp used in a high speed ADC was designed.The main amplifier is a folded cascode amplifier with SC CMFB.The opamp can be used in a 12 bit、100MS/s high speed Pipelined ADC with gain boosting and the triple-branch current reference technique.The operational amplifier is implemented in a standard 0.25 μm CMOS process,simulated with Spectre under Cadence.With 2.5 V power supply and 2 pF load capacitance has a DC gain of 124 dB,a unity gain bandwidth of 720MHz,Slew Rate of 885 V/μs,4 ns settling time and 153dB CMRR.【期刊名称】《电子设计工程》【年(卷),期】2012(020)010【总页数】4页(P1-4)【关键词】运算放大器;折叠式共源共栅;高速度;增益提高;三支路电流基准【作者】宋奇伟;陆安江;张正平【作者单位】贵州大学贵州省微纳电子与软件技术重点实验室,贵州贵阳550025;贵州大学贵州省微纳电子与软件技术重点实验室,贵州贵阳550025;贵州大学贵州省微纳电子与软件技术重点实验室,贵州贵阳550025【正文语种】中文【中图分类】TN722.7随着当今集成电路技术遵从摩尔定律的快速发展，在深亚微米级甚至纳米级工艺下电源电压及MOS管特征尺寸不断降低，器件的诸多性能已达到瓶颈。

折叠式共源共栅运算放大器设计实验一、设计步骤1.确定规格和目标：首先确定设计的规格和目标，例如增益、带宽、输入输出电阻等。

2.选择适当的工作点：根据目标确定合适的工作点。

通常，选择中间状态的电流偏置，例如源极电流和漏极电流各占目标电流的一半。

3.估计W/L比例：根据工作点电流和所用晶体管的尺寸参数，估计晶体管的W/L比例。

可以使用厂商提供的模型参数进行计算。

4.电流源设计：设计适当的电流源，用于提供偏置电流。

电流源可以采用单端（如PMOS、NMOS）或差分结构（如源随器）。

5.阶数计算：根据需求和规格，计算需要的放大器阶数。

6.确定并绘制电路拓扑：根据放大器的阶数，选择合适的电路拓扑。

折叠式共源共栅运放通常由两个共源共栅级联组成。

绘制电路图，包括晶体管、电容、电流源等。

7.进行直流偏置分析：进行直流偏置分析，计算电压、电流等参数。

确保电路能够在合适的工作点工作，并且各个极点和零点在期望的频率范围内。

8.进行交流分析：进行交流分析，计算增益、带宽等参数。

可以使用电路仿真软件进行模拟分析，找到需要优化的部分。

9.优化设计：根据仿真结果，逐步调整电路参数，优化设计。

可以通过改变晶体管的W/L比例、电容的数值等参数，使得仿真结果符合要求。

10.布局设计：进行电路的布局设计，包括电源、接地、电容、晶体管等部分的布局。

注意避开毫米波的射频干扰源，并且尽量减少板间互电容等干扰。

11.进行仿真验证：进行全局电路的仿真验证，确保电路能够满足设计要求。

12.绘制电路原理图和PCB板：根据最终的设计结果，绘制电路原理图和PCB板，进行制作。

二、实验过程1.制作PCB板：根据设计的PCB布局图，制作PCB板。

2.感知电路：将制作好的PCB板安装到实验台上，连接电源和信号源。

3.测量电路参数：使用万用表、示波器等仪器，测量电路参数，例如增益、带宽、输入输出电阻等。

4.分析结果：根据测量结果，分析电路的性能是否满足设计要求。

折叠式共源共栅CMOS运算放大器的设计该电路由两级放大器组成，第一级为共源放大器，第二级为共栅放大器。

下面将详细介绍各个部分的设计步骤和注意事项。

1.设计共源放大器：共源放大器的设计旨在实现高电压增益、宽带宽和稳定的工作点。

主要的设计步骤如下：-根据所需的增益和带宽确定工作点的直流电压和电流。

一般而言，直流电压应足够大，以提供足够的电压增益；而直流电流应适中，以保持功耗的合理范围。

-选择合适的晶体管尺寸和W/L比例，以满足所需的增益和带宽要求。

通常情况下，尺寸越大，增益越高，但同时也会增加功耗。

-设计偏置电路，用以稳定工作点，并提供所需的电流。

常见的偏置电路包括电流镜和电流源。

2.设计共栅放大器：共栅放大器的设计目标是进一步提高增益和带宽，并提供合适的输出电压。

以下是一些重要的设计考虑因素：-通过选择适当的晶体管尺寸和W/L比例，以满足所需的功率增益和输出电压范围。

与共源放大器类似，通常情况下尺寸越大，输出电压范围越大。

-需要设计合适的负载电路，以提供合适的输出电压和输出电流。

常见的负载电路包括电流镜和电流源。

3.总体电路优化：在设计过程中，需要进行一系列的优化步骤，以满足设计要求。

以下是一些常见的优化技术：-频率补偿：通过选择合适的补偿电容和电阻，提高电路的带宽和稳定性。

-去耦电容：通过添加适当的去耦电容，提高电路的低频响应和直流工作点稳定性。

-噪声优化：通过减小晶体管尺寸、优化偏置电路等措施，减小电路的噪声。

综上所述，折叠式共源共栅CMOS运算放大器的设计需要考虑多个方面，包括增益、带宽、工作点、输出电压范围等。

通过合理选择晶体管尺寸和W/L比例、设计合适的负载电路和偏置电路，以及进行适当的优化，可以实现高性能的运算放大器设计。

最后，需要进行电路的仿真和验证，以确保设计的性能符合预期要求。

一种恒跨导CMOS运算放大器的设计王怡倢;李会方;温琼;陈志寅【摘要】设计了一种宽带轨对轨运算放大器,此运算放大器在3.3 V单电源下供电,采用电流镜和尾电流开关控制来实现输入级总跨导的恒定.为了能够处理宽的电平范围和得到足够的放大倍数,采用用折叠式共源共栅结构作为前级放大.输出级采用AB类控制的轨对轨输出.频率补偿采用了级联密勒补偿的方法.基于TSMC 2.5μm CMOS工艺,电路采用HSpice仿真,该运放可达到轨对轨的输入/输出电压范围.%A wide-band rail-to-rail operational amplifier working with single power supply of 3. 3 V is designed. Current mirrors and tail current swithes are used to keep the transconductance of the input stage constant. In order to get enough gain and to deal with wider level range, the folded-cascode structure is adopted as the preamplifier. A class AB controJ is used in the outpur stage. The operational amplifier is compensated with the cascoded Miller frequency compensation technique. Based on the TSMC 2. 5 μm CMOS process, the circuit is simulated by HSpice. It can achieve rail-to-rail of signal input and output range.【期刊名称】《现代电子技术》【年(卷),期】2011(034)008【总页数】4页(P140-143)【关键词】轨对轨;运算放大器;电流开关;AB类输出级【作者】王怡倢;李会方;温琼;陈志寅【作者单位】西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129;西北工业大学电子信息学院,陕西,西安,710129【正文语种】中文【中图分类】TN402-340 引言随着微电子技术的发展，混合信号集成电路得到了广泛应用。

《IC课程设计》报告快速全差分CMOS 运算放大器的设计姓名：学号：班级： 1院系：专业：同组人姓名：李四王二目录1设计目标 (1)2相关背景知识 (1)3设计过程 (2)3.1 电路结构设计 (2)3.1.1 电路结构的选择 (2)3.1.2 折叠式共源共栅 (4)3.1.3 共模反馈电路 (5)3.1.4 偏置电路 (6)3.1.5 频率补偿 (7)4 电路仿真 (7)5 讨论 (9)6 收获和建议 (9)参考文献 (9)1设计目标设计一带宽为500MHz的全差分CMOS运算放大器。

设计指标如下：工作电源电压：3.3V开环增益：≥65 dB单位增益带宽: ≥500MHz相位裕量：≥50 degree差分压摆率: ≥200V /μs负载电容: =2pF差分输出摆幅: ≥±2V谐波失真：≤0.1%静态功耗：尽可能小2相关背景知识科学技术的发展带来了各行各业的改革，各种新型的高科技产品不断被应用到我们生活和生产中。

科技进步同样也带来了电表行业的改革，传统的老式机械表已经不适应现代的生活需求，更先进的数字电表将取而代之。

电表计量芯片是数字电表的核心，它的性能在很大程度上决定了该电表的性能。

而在电表计量芯片中需要将电流、电压信号转换成数字信号以便进行高精度的后续处理，这就需要用到数模转换器（Analog to Digital Converter）。

一个高性能的数模转换器则是先进的电表计量芯片必不可少的。

目前随着大规模集成电路的发展，Sigma -delta 数模转换器（Sigma-delta ADC）得到了迅速的发展并广泛应用于通讯、音频处理和精密测量方面。

在电表计量芯片中也广泛采用这用结构以实现高精度的数模转换。

3设计过程3.1 电路结构设计3.1.1 电路结构的选择根据上表所提供的性能要求，由于普通的单级结构运放无法提供这么大的增益，而三级或更多级结构将带来稳定性的问题，对此我们选择具有两级放大功能的运算放大器。

低电压高速ＣＭＯＳ全差分运算放大器设计作者：阮颖来源：《现代电子技术》2008年第11期摘要：设计了一种低压高速CMOS全差分运算放大器。

该运放采用了折叠式共源共栅放大结构、连续时间共模反馈电路以及低压宽摆幅偏置电路，以实现在高稳定性下的高增益带宽、大输出摆幅。

在Cadence环境下,基于TSMC 0.25 μm CMOS 标准工艺模型,对电路进行了spectre仿真。

在2.5 V电源电压下，驱动1 pF负载时，开环增益71.6 dB，单位增益带宽501 MHz，功耗4.3 mW。

关键词：折叠共源共栅;全差分;共模反馈中图分类号：TN432 文献标识码：B文章编号：1004-373X(2008)11-150-Design of a Low-Voltage and High Speed Fully Differential CMOS Op-Amp(Shanghai University of Electric Power,Shanghai,201300,China)Abstract：A low-voltage and high speed CMOS fully differential operational amplifier is designed.The operational amplifier based on the structure of folded cascade,a continuous time CMFB and a low-voltage and wide output swing bias circuit to obtain a high unity-gain bandwidth,a wide output-voltage swing.The operational amplifier is designed in a standard TSMC 0.25 μm CMOS process and simulated with spectre under Cadence environment.With a single 2.5 V power supply,the amplifier achieves a open-loop gain of 71.6 dB with a 501 MHz unity gain frequency and dissipats 4.3 MW power.Keywords：folded cascade;fully differential;CMFB;CMOS运算放大器（运放）作为数模转换器（ADC）、模数转换器（DAC）、开关电容滤波器、带隙电压基准源等电路系统的关键基本单元得到了广泛应用。

一个自偏压互补折叠式共源共栅放大器的设计朱文龙;黄世震;林伟【摘要】对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器.这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方案还可以使芯片面积、功耗、偏置部分对噪声和串扰的灵敏度降低,最后描述了设计过程并给出了设计的仿真结果,证实该结构的可行性.【期刊名称】《现代电子技术》【年(卷),期】2006(029)016【总页数】3页(P4-6)【关键词】自偏压互补;折叠式共源共栅;运算放大器;噪声【作者】朱文龙;黄世震;林伟【作者单位】福州大学,福建,福州,350002;福建省微电子集成电路重点实验室,福建,福州,350002;福州大学,福建,福州,350002;福建省微电子集成电路重点实验室,福建,福州,350002;福州大学,福建,福州,350002;福建省微电子集成电路重点实验室,福建,福州,350002【正文语种】中文【中图分类】TN722.1近几年来移动电话、个人数字助理、便携式电子测量仪器等以电池供电的电子产品得到广泛的使用，迫切要求采用低电压，低功耗的电路来减少电池个数，延长电池的使用时间。

一个电路系统的总功耗近似等于电容充放电引起的开关功耗NCeqV2DD，静态电流功耗IoffVDD和瞬间短路电流功耗IshortVDD之和，即从该式可以看出电路的功耗直接与电源电压成正比，因此只有降低电源电压才能大幅度地降低电路的功耗［1］。

尽管降低电源电压可能造成电路通频带和电压摆幅一定程度的减少，但这一点可以通过电路优化设计克服。

降低电源电压带来的另一个好处是减少了电路正常工作所需的电池个数，也就减少了电子产品的体积，使他们更便于携带。

此外降低电源电压也使晶体管所承受的电压降低，增加了电路的稳定性。

一个电子产品一般都包括数字电路部分和模拟电路部分，数字电路的工作电压要求低，功耗较小；而模拟电路对电源电压的要求比数字电路高，功耗也比数字电路大，因此为了降低电路的功耗，实现模拟和数字电路都能工作在低电压下就很有必要设计出适应低电压的模拟电路。

折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。