下载文档原格式
数字电子技术课程设计-四人抢答器电路设计
四人抢答器电路是一种应用电子技术检测问答游戏中玩家反应速度的设备，它的电路
设计需要标准的电子元件、稳压电源以及电路逻辑运算模块等部件，由此可构成一个能够
检测四人抢答时的谁先按键的简单电路。
该电路设计方案的基本原理是，将每个参与游戏的玩家所使用的按键连接至电路的输
入级，通过判断输入的按键信号来决定答题者，该按键信号由外加个按键模块（如电容触
摸按键模块）来实现，装载在此按键模块中的电容将检测按键被按下时输出一个高电平信号，故当A、B、C、D四名玩家同时按下四个按键时，模块中的四个电容就会依次输出四
个高电平信号，然后将这四个高电平信号输入到电路的门驱动器（如电子开关模块）中，
其门驱动器根据输入的四个高电平信号的先后顺序来判断出哪个按键是最先按下的，从而
实现对四人抢答结果的检测。
同时，为使检测准确无误，电路中加入了定时电路模块，其定时电路能够设置游戏的
抢答时间，当总时间到达终点时，控制器模块被激活并输出一个控制信号，该信号则可以
激活LED指示灯或声音报警模块，以提示游戏答题结束。
此外，为了使四人抢答电路设计能可靠地工作，还需加入多功能控制器的模块，该控
制器可以根据已设置的抢答时限来控制游戏的进程，并在游戏结束时完成游戏结果的输出
以及其它各种复位等操作，同时，该控制器还可以实现自动重启等功能，以确保四人抢答
器电路设计能够实现正常运行。
由此可见，四人抢答器电路设计是一个综合性很强的电路设计专题，既需要借助数字
电子技术，同时又需要多个电子模块的配合来保证最后的抢答结果准确准确的检测和显示，并且各个模块之间的工作都要通过控制器实现良好的协调。
数字电路课程设计——四路抢答器专业：班级：姓名：学号：组员：指导教师：一、二、 1、 2、三、 1、数字电子技术课设—— 四路抢答器设计题目四路竞赛抢答器设计目标掌握四路竞赛抢答器电路的设计、组装与调试方法。
熟悉数字集成电路的设计和使用方法。
设计任务抢答器参赛者分为 4 组， 每组序号分别为 1、2、3、4，按键 SB0~SB3 分别对应 4 个组， 抢答者按动本组按键， 组号立即在 LED 显示器上 显示，同时封锁其他组的按键信号。
系统设置外部清除键，按动清除键， LED 显示器自动清零灭灯。
抢答器具有数据锁存和显示的功能。
抢答开始后， 若有选手按动抢 答按钮， 该选手编号立即锁存， 并在抢答显示器上显示该编号 (LED 显示)， 同时扬声器给出音响提示， 封锁输入编码电路， 禁止其他 选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
抢答器具有定时(30 秒)抢答的功能。
当主持人按下开始按钮后， 定时器开始计时，显示时间，若无人抢答，计时到 30 秒的时候， 扬声器发出声响， 声响持续 1 秒。
若参赛选手在 30 秒内有人抢答， 扬声器响，同时 LED 灯亮，并保持到主持人将系统清零为止。
可用 555 定时器和一定数值的电阻和电容产生频率为 1KHz 的脉冲， 作为触发器的 CLK 信号。
再经分频器输出秒脉冲作为定时器的 CLK 信号。
四 、 进度安排序号 内容 时间1 课题介绍 0.5 学时2 查找资料理论设计并仿真 2 学时3 安装、调试电路 2 学时4 技术指标测试 1 学时5 答辩 0.5 学时五 、 设计方案1 、 所需电路元器件：74LS74×2 555 定时器× 1 74LS160×54、5、2、 3、74LS20×174LS00×274LS04×12 、各芯片的引脚图及功能表74LS74 引脚图及其功能真值表555 定时器的引脚排列图74LS160 引脚图管脚图74LS160 的功能真值表74LS20 引脚图及其功能真值表74LS00 引脚图及其功能真值表74LS04 引脚图及其功能真值表六、各部分电路设计原理1 、判别电路：需要 74LS74 两个芯片， 74LS20,74LS00,74LS04 各一个，开关 5 个 K1,K2,K3,K4,K5， 1KHZ 的脉冲，指示灯等，按照总体设计电路图 (见七、总体电路分析设计四路及过程) 连接，首先使每个芯片都正常工作，在第一个 D 触发器中， 2 接 K1,12 接 K2， 5 和9 分别接指示灯， 6、8 接到四输入的非门上，第二个 D 触发器中，2 接 K3， 12 接 K4， 5 和 9 分别接指示灯， 6、8 也接到四输入的非门上，而两个 D 触发器中的 1 和 13 共四个口分别连在一起接开关K5，两个 D 触发器中 3 和 11 都连在一起，接出一根红线 L1，然后在将 74LS20 的输出端接在 74LS04 的输入端，其中的输出端接74LS00 输入一端，另一个输入端接 1KHZ 的脉冲，它的输出正好接在红线 L1 上，此时完成了抢答器。
西安邮电学院数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：班级：实习时间：数字电路课程设计------------数字抢答器一、课程设计题目数字式抢答器二、设计任务和要求1．抢答器同时可供4路参赛选手同时抢答，分别用4个按钮S0~S3来控制。
2. 设置一个主持人开关，用来控制抢答的开始和结束。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间为10秒。
当主持人启动"开始"键后，定时器采用倒计时计数到0。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，绿灯亮，数码管上显示选手的编号和剩余抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到（计数至0），有人抢答，则为超时抢答。
红灯亮，并在数码管管上显示该抢答选手。
7.如果主持人未启动“开始”键，有人抢答，为提前抢答。
显示其号码，此时红灯亮提示。
三、数字抢答器总体方案1. 接通电源后，主持人将开关拨到"高电平"状态，抢答器处于禁止状态，编号显示器显示为0,定时器显示为0。
此时, 若有人抢答, 为违规抢答数码管显示其编号,并红灯警告.定时器显示不变。
2.主持人将开关置于”开始”状态，宣布"开始"抢答，抢答器工作, 定时器倒计时, 选手在定时时间内抢答时，抢答器完成, 编号锁存, 编号显示, 绿灯亮表示抢答有效。
3.若在10秒内无人抢答，10秒后抢答器自动锁定，计数器停止计数，抢答无效。
如果再次抢答必须由主持人再次操作"开始"状态开关。
四、单元电路设计1.抢答器电路的设计 (即完成锁存和显示功能)（1）抢答, 锁存电路:在这一部分，最主要的是锁存电路，锁存电路主要由74LS75来实现,当74LS75的4，13号管角的信号为使能端，当为“0”时，它将保持原来的状态：74LS75的管脚图和真值表：7475功能表D0Q0D1Q3Vcc有一组队员按下开关后，Q1，Q2，Q3，Q4中有一个信号为0，则它们四个通过与门后的信号为0，接入E12和E34,7475实现锁存功能，保持状态不变。
——会描述常用中规模集成电路的逻辑功能。
——能正确使用优先编码器，会描述优先编码器的工作原理和逻辑功能。
——能正确使用显示译码器，会描述显示译码器的工作原理和逻辑功能。
——能正确使用锁存器，会叙述锁存器的工作原理。
——会用中规模集成电路完成抢答器电路功能的制作与调试。
1．正确连接译码显示电路。
2．测试编码器的功能。
3．测试D触发器逻辑功能。
4．四人抢答器的制作与调试。
P2-M1译码显示电路的功能测试学习目标——能看懂显示译码器的逻辑功能真值表，能正确使用七段BCD码锁存、译码、驱动等电路。
——会使用LED七段数码显示器。
——会用CC4511型译码器和FR-205（C）半导体数码管连接成译码显示电路。
工作任务1．绘制CC4511和FR-205（C）所组成的译码显示电路的电原理图。
2．将CC4511的各输出端和FR-205（C）的各输入端相连，给CC4511加上＋5电源。
3．正确测试CC4511的逻辑功能。
P2-M1.1七段数码显示器读一读二进制代码在数字电路中，往往用1和0组成二进制数码表示数值的大小或一些特定的信息，这种具有特定意义的二进制数码称为二进制代码。
要用二进制代码来表示十进制的0～9十个数，至少要用4位二进制数。
4位二进制数有16种组合，可从这16种组合中选择10种组合分别来表示十进制的0～9十个数。
选哪10种组合，有多种方案，这就形成了不同的BCD码。
具有一定规律的常用的BCD码见表2-1-1。
表2-1-1常见BCD码十进制数8421码2421码5421码余三码0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 11 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 02 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 13 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 04 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 15 0 1 0 1 1 0 1 1 1 0 0 0 1 0 0 06 0 1 1 0 1 1 0 0 1 0 0 1 1 0 0 17 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 08 1 0 0 0 1 1 1 0 1 0 1 1 1 0 1 19 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0权8 4 2 1 2 4 2 1 5 4 2 1 无权从表2-1-1中可以看出，8421BCD码是选取0000~1001这十种状态来表示十进制0~9的。
数字抢答器电路设计一、引言随着科技的发展，数字抢答器在各种竞赛、会议和活动中越来越普及。
设计一个高效、可靠、易用的数字抢答器电路具有重要意义。
本文将详细介绍数字抢答器的电路设计过程，包括需求分析、硬件设计、软件编程和测试等环节。
二、需求分析在设计数字抢答器电路之前，首先要明确需求。
通常，数字抢答器应具备以下功能：实时显示抢答者的编号；具有开始和复位功能；抢答者优先级判断；抢答成功后，相应编号保持显示并锁定其他抢答者；具有计时功能，可设定抢答时间。
三、硬件设计根据需求分析，数字抢答器电路主要包括以下几个部分：抢答按钮：每个抢答者拥有一个按钮，按下按钮表示抢答；显示屏：显示抢答成功者的编号；微控制器：负责处理抢答信号，控制显示屏和计时器；计时器：设定抢答时间，并在时间到达时控制微控制器锁定抢答功能。
四、电路原理图设计电路原理图是数字抢答器电路设计的核心。
在设计过程中，应遵循以下原则：选择合适的微控制器，确保其具备足够的I/O端口和处理速度；根据显示屏的接口类型，设计相应的接口电路；为每个抢答按钮设计一个输入端口，并连接至微控制器的I/O端口；设计计时器电路，确保其精度和稳定性；为电路添加电源滤波和保护电路，以提高抗干扰能力。
五、软件编程在完成硬件设计后，需要对微控制器进行编程。
编程的主要任务包括：初始化微控制器和显示屏；编写抢答信号处理函数，根据抢答信号的先后顺序判断优先级；设计计时器中断处理函数，实现抢答时间的设定和锁定功能；编写显示函数，实时显示抢答成功者的编号。
六、测试与调试完成软件编程后，需要对数字抢答器电路进行测试与调试。
测试的主要内容包括：检查电路板的焊接质量和元件的完整性；使用示波器和逻辑分析仪检查电路的信号质量和时序关系；对微控制器进行仿真测试，确保其程序逻辑正确；在实际环境中进行抢答测试，观察显示屏的显示效果和抢答功能的实现情况。
七、总结与展望通过以上设计过程，我们可以得到一个功能完备、性能可靠的数字抢答器电路。
数电课程设计报告书姓名：班级：学号：指导老师：时间：题目：九路抢答器一、设计任务与要求设计一九路抢答器，达到以下功能：（1）抢答器同时供9名选手或8个代表队比赛，分别用9个按钮S1 ~ S9表示。
（2）设置一个系统清零控制开关S，该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，扬声蜂鸣器发出声响提示，并在G七段数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
二、方案设计与论证1、初步设想设计这个电路要求适应以下的情况：（1）抢答器同时供9名选手或9个代表队比赛，分别用8个按钮S1~S9表示。
（2）设置一个系统清零开关S，该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
2、设计思路和方案基于这个设计的上述要求，根据功能要求，我们须设计有抢答电路、译码显示电路、主持人控制电路、报警电路。
各个电路都有其自己的功能：（1）控制电路必须做到：主持人将开关拨到"清除"状态，显示管显示00（2）抢答电路必须做到：选手在主持人说抢答时，实现：优先判断、编号锁存、编号显示、扬声器提示。
（3）警报电路的作用在于收到信号后发出警报。
（4）译码显示电路的任务是"翻译"二进制编码并在数码管上显示。
各个部分分工合作，要互相配合，每一个部分都对其他部分产生影响缺一不可，在设计电路时应注意对其他电路的影响，要符合其他电路的要求。
图1是九路抢答器的方框图。
图13、具体方案方案一：如图2所示，用八路抢答器为例，其工作原理为： 通过8个按钮代表8个选手，用74LS48进行优先编码，然后用RS 锁存器构成锁存电路，再用74LS48进行译码，最后用七段显示管来显示。
西安邮电学院数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：电子科学与技术班级：科技0904实习时间：2011年12月5日—— 2011年12月16日题目：数字电路抢答器一实验目的1. 学习并掌握抢答器的工作原理及其设计方法2. 熟悉各个芯片的功能及其各个管脚的接法。
3. 灵活运用学过的知识并将其加以巩固.发散思维.提高学生的动手能力和思维的缜密。
二实验要求预习要求：1）复习编码器.十进制加/减计数器的工作原理。
2）设计可预置时间的定时电路。
3）分析与设计时序控制电路。
4）画出定时抢答器的整体逻辑电路图。
设计要求：抢答器的基本功能：1.设计一个智力抢答器.可同时供四名选手或四个代表队参加比赛.编号为一.二.三.四.各用一个抢答按钮.分别用四个按钮S0——S3表示。
2.给节目主持人设置一个控制开关.用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3.抢答器具有数据锁存和显示的功能.抢答开始后.若有选手按动抢答按钮.编号立即锁存.并在LED数码管上显示出选手的编号.此外.要封锁输入电路.实现优先锁存.禁止其他选手抢答.优先抢答选手的编号一直保持到主持人将系统清零为止。
简言之.有选手按下时.显示选手的编号。
同时.其他人再按下时电路不做任何处理。
也就是说.如果有选手按下以后.别的选手再按的话电路不会显示是他的编号。
扩展功能：1）抢答器具有定时抢答的功能.且一次抢答的时间由主持人设定为10秒.当节目主持人说比赛开始后.要求定时器开始计时.计数并在显示器上显示。
2）参赛选手在设定的时间内抢答.抢答有效.定时器停止工作.显示器上显示选手的编号和抢答时刻的时间.并保持到主持人将系统清零为止。
数码管和发光二极管要接限流电阻100欧.防止被烧坏。
3）如果定时时间已到.无人抢答.本次抢答无效.系统报警并禁止抢答.定时显示器上显示00.三使用元件1.数字试验箱。
2.集成电路两片74LS161.一片74LS148.一片74LS75.两片74LS48.一片74LS20.一片74LS00.两片74LS04.一个用来产生脉冲信号555。
《数字电子技术课程设计》报告――数字电路抢答器电路设计专业：电子信息工程_________________________________ 班级：______________________________姓名：_______________________________学号：___________________________指导教师：____________________________1. 课程设计目的抢答器电路设计方案很多，有用专用芯片设计的、有用复杂可编程逻辑电路设计的、有用单片机设计制作的、也有用可编程控制器完成的，但由于专用电路芯片通常是厂家特殊设计开发的，一般不易买到或价格较高，用其它方式设计的需要设计者具有相应的理论知识，并要通过仿真器、应用软件、计算机等辅助设备才能验证完成，不利于设计者的设计和制作。
而有些实际竞赛的场合，只要满足显示抢答有效和有效组别即可，故我打算不用所给的参考电路，而用一片74LS297（8 位的数据锁存器）来实现此简易抢答器的功能。
这是一个显示方式简单、价格低廉、经济实用的抢答器。
在要求不高的场合，能完全符合需要2、性能指标要求：（1）设计制作一个可容纳8 组参赛的数字式枪答器，每组设置一个抢答按钮供抢答者使用。
（2）根据数字式抢答器的功能和使用步骤，设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。
（3）设计定时电路，声、光报警或音乐片驱动电路。
（4）设计控制逻辑电路，起动、复位电路。
（5）设计计分电路，犯规电路。
3.电路组成框图g 騰冲 4---- « 显.示rsos电曙如图3.1数字抢答器框图如图3.1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨 到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间； 主持人将开关置“开始”状态，宣布"开始"抢答器工作。
《数字电子技术课程设计》报告——数字电路抢答器电路设计专业: 电子信息工程班级:姓名:学号:指导教师:1、课程设计目的抢答器电路设计方案很多,有用专用芯片设计的、有用复杂可编程逻辑电路设计的、有用单片机设计制作的、也有用可编程控制器完成的,但由于专用电路芯片通常就是厂家特殊设计开发的,一般不易买到或价格较高,用其它方式设计的需要设计者具有相应的理论知识,并要通过仿真器、应用软件、计算机等辅助设备才能验证完成,不利于设计者的设计与制作。
而有些实际竞赛的场合,只要满足显示抢答有效与有效组别即可,故我打算不用所给的参考电路,而用一片74LS297(8位的数据锁存器)来实现此简易抢答器的功能。
这就是一个显示方式简单、价格低廉、经济实用的抢答器。
在要求不高的场合,能完全符合需要2、性能指标要求:(1)设计制作一个可容纳8组参赛的数字式枪答器,每组设置一个抢答按钮供抢答者使用。
(2)根据数字式抢答器的功能与使用步骤,设计抢答者的输入抢答锁定电路、抢答者序号编码、译码与显示电路。
(3)设计定时电路,声、光报警或音乐片驱动电路。
(4)设计控制逻辑电路,起动、复位电路。
(5)设计计分电路,犯规电路。
3、电路组成框图如图3、1数字抢答器框图如图3、1所示为总体方框图。
其工作原理为:接通电源后,主持人将开关拨到"清除"状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置“开始”状态,宣布"开始"抢答器工作。
定时器倒计时,扬声器给出声响提示。
选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"与"开始"状态开关。
4、元器件清单元件清单:74L S148 174L S279 174L S48 374L S192 2N E555 274L S00 174L S121 1510Ω 25、各功能块电路图5、1抢答器电路设计参考电路如图5、11所示。
该电路完成两个功能:一就是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;二就是禁止其她选手按键操作无效。
工作过程:开关S置于"清除"端时,RS触发器的端均为０,４个触发器输出置０,使74LS148的＝０,使之处于工作状态。
当开关S置于"开始"时,抢答器处于等待工作状态,当有选手将键按下时(如按下S5),74LS148的输出经RS锁存后,1Q=1, =1,74LS48处于工作状态,４Q３Q２Q=101,经译码显示为"５"。
此外,1Ｑ＝１,使74LS148 ＝１,处于禁止状态,封锁其她按键的输入。
当按键松开即按下时,74LS148的此时由于仍为１Ｑ＝１,使＝１,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。
如有再次抢答需由主持人将Ｓ开关重新置“清除”然后再进行下一轮抢答。
74LS148为８线－３线优先编码器,表5、12为其功能表。
如图5、12 74L148的功能真值表如图5、11数字抢答器电路由节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供。
可预置时间的电路选用十进制同步加减计数器74LS192进行设计,具体电路如图5、13所示。
表5、14为74LS192的真值表。
如图5、13可与知识间的定时电路图5、14为74LS192的真值表输入输出MR 非PL CPU CPD P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 X X X X X X X 0 0 0 0 O 0 X X D C B A D C B A O 1 1 X X X X 加计数O 1 1 X X X X 减计数5、2报警电路图5、21报警电路555定时器与三极管构成的报警电路如图5、21所示。
其中555构成多谐荡器,振荡频率fo＝1.43／［(RI＋2R2)C］,其输出信号经三极管推动扬声器。
PR 为控制信号,当PR为高电平时,多谐振荡器工作,反之,电路停振。
5、3时序控制电路如图5、31时序控制电路就是抢答器设计的关键,它要完成以下三项功能:①主持人将控制开关拨到"开始"位置时,扬声器发声,抢答电路与定时电路进入正常抢答工作状态。
②当参赛选手按动抢答键时,扬声器发声,抢答电路与定时电路停止工作。
③当设定的抢答时间到,无人抢答时,扬声器发声,同时抢答电路与定时电路停止工作。
根据上面的功能要求以及图5、11,设计的时序控制电路如图5、31所示。
图中,门G1 的作用就是控制时钟信号CP的放行与禁止,门G2的作用就是控制74LS148的输人使能端。
图11、4的工作原理就是:主持人控制开关从"清除"位置拨到"开始"位置时,来自于图11、2中的74LS279的输出 1Q=0,经G3反相, A ＝1,则时钟信号CP能够加到74LS192的CPD时钟输入端,定时电路进行递减计时。
同时,在定时时间未到时,则"定时到信号"为 1,门G2的输出 =0,使 74LS148处于正常工作状态,从而实现功能①的要求。
当选手在定时时间内按动抢答键时,1Q＝1,经 G3反相, A＝0,封锁 CP信号,定时器处于保持工作状态;同时,门G2的输出 =1,74LS148处于禁止工作状态,从而实现功能②的要求。
当定时时间到时,则"定时到信号"为0, =1,74LS148处于禁止工作状态,禁止选手进行抢答。
同时, 门G1处于关门状态,封锁 CP信号,使定时电路保持00状态不变,从而实现功能③的要求。
集成单稳触发器74LS121用于控制报警电路及发声的时间。
5、4电路仿真总图经过以上各单元电路的设计,可以得到定时抢答器的整机电路,如图5、4如图5、4电路仿真总图6各芯片的功能6、1 74LS148优先编码器在优先编码器中,允许同时输入两个以上的编码信号。
不过在设计优先编码器已经将所有的输入信号按优先顺序排了队,当几个输入信号同时出现时,只对其中优先权最高的一个进行编码图6、1、1给出了8线-3线优先编码器74LS148的逻辑图。
如果不考虑由G1,G2与G3 构成的附加控制电路只有图中虚线框以内的这一部分。
从图6、1、1写出输出的逻辑式。
即得到6、1、1为了扩展电路的功能与增加使用的灵活性,再74LS148的逻辑电路中附加了由门G1,G2 与G3组成的控制电路,其中S非为选通输入端。
只有在S非=0的条件下,编码器才能正常工作。
而在S非=1时,所有的输出端均被封锁在高电平。
选通输出Y S非与扩展端Y EX非用于扩展编码功能。
由图2-2-1可知6、1、2图6、1、18线-3线优先编码器74LS148的逻辑图从图6、1、1还可以写出6、1、3这说明只要任何一个编码输入端有低电平信号输入,且S=1,Y EX非即为低电平。
因此,说Y EX非的低电平输出信号表示‘电路工作’而且有编码输入。
根据式(6、1、1)(6、1、2)与6、1、3,可以列出表6、1、4所示的74LS148的功能表,它的输入与输出均以低电平作为有效信号。
表6、1、474LS148的功能表由表中不难瞧出,在S非=0电路正常工作状态,允许I0—I7当中同时有几个输入端为低电平,即有编码输入信号,I7非优先权最高。
I0非的优先权最低,当I7非=0时。
无论其余输入端有无输入信号(表中以X表示),输出端只给出I7非的编码,即Y2非与Y1非与Y0非=000。
当I7非=1,I6非=0时,无论其余输入端有无输入信号,只对I6非编码,Y2非与Y1非与Y0非=001。
其余的输入状态不在这里说了啊。
表中出先的3中情况可以用YS非与的Y EX非不同状加以区分。
74LS148管脚排列图6、2 74LS297芯片工作原理6、21 74LS279片具有锁存器的功能其引脚图6、2、1如下图所示:74LS1485内部就是4个基本RS触发器组成的。
当有一个人优先抢答后其它的就不能抢答了。
其它的虽然有电平输入,但就是输入的电平保持原态不变,74LS279的内部的4 个基本触发器的R输入端为高电平有效。
图6、2、1 74LS279的引脚图A与管脚图B6、22 74LS279锁存电路器锁存器电路可以用四R-S锁存器74LS279组成,74LS279就是由四个基本的R-S触发器构成的锁存电路,S非端为直接置“1”端,R非端为直接置“0”端通常情况下输入端为高电平,触发器处于保持状态。
锁存器参考电路如图6-2-2所示。
图中R非端接主持人控制开关,抢答前控制开关使锁存器输出为0,S1非,S2非,S3非, S4非分别与编码器的输出端A1,A2,A3与工作状态标志GS联接,当有抢答开关按下,编码器输出相应的二进制代码,经锁存器保持抢答信息,编码器工作状态标志GS使锁存器输出Q为“1”,Q 联接到编码器74LS148的输入使能端S封锁其它路输入,同时接译码器电路74LS247的控制端BI非√RBO,当其为高电平时,译码器工作,当其为低电平时,字型全“灭”,Q1,Q2,Q3与译码显示电路的输入端相连,控制开关为支持人所设,S打向RESET端复位后才可以抢答。
如图6-2-2 74LS297锁存器参考6、3译码器6、31译码器的基本概述译码:译码的逆过程,即将输入代码“翻译”成特定的输出信号译码器:实现译码功能的数字电路分类:变量译码器与显示译码器。
七段数字显示原理按内部连接方式不同,七段数字显示器部分为其共阴极与供阳极两种。
图6-3-1半导体显示器利用字段的不同组合,可分别显示0-9十个数字,如图3-2-2所示七段数字显示发光段组合图6-3-26-3-3显示译码器74LS48图6-3-374LS48的管脚排列图图6-3-3为试灯输入:A0=0时,/LT=1时,若七段均完好,显示字形“8”。
该输入端常用于检查74LS48显示器的好坏;当A1=1时译码器方可进行译码显示,用来动态灭0。
当A2=1时,且A3=0,输入A3A2A1A0=0000时,则/IBX=0使数字符的各段熄灭:/LT为灭灯输入/灭灯输出,当VCC=0时不管输入如何,数码管不显示数字;为控制低位灭0信号,当A3=1时,说明本位处于显示状态;若A3=0且低位为0,则低位0被熄灭。
表3-3-174LS48译码器的功能表注:H=高电平L=低电平X=不定,1要求0到15的输出时,灭灯输入(BI)必须为开路或保持高电逻辑平,若不灭掉十进制0则动态灭灯输入(RBI)必须开路或处于高逻辑电平。
