最新计算机组成原理第八章 第3讲 程序中断方式

单片机的中断处理方式单片机中断是指在程序运行过程中，发生某些特定的事件时，暂停正在执行的程序，转而执行另外一段特定的程序，完成特定的任务后，再返回原程序继续执行。

中断处理方式能够提高单片机的响应速度和实时性，因此在嵌入式系统中得到广泛应用。

单片机的中断处理方式有两种：硬件中断和软件中断。

一、硬件中断硬件中断是通过外部触发器来实现的。

单片机的中断请求引脚接收到外部信号后，触发中断。

硬件中断包括外部中断和定时器中断。

1. 外部中断外部中断是通过外部信号引脚的电平变化或边缘触发来引发的。

当外部信号满足一定条件时，单片机会停止当前任务，转而执行与该中断相对应的子程序。

外部中断可以用于实现按钮的按下、外部传感器数据的采集等，以实现实时响应。

2. 定时器中断定时器中断是通过单片机内部的计时器来实现的。

单片机中的定时器会定期产生中断信号，通过设定定时器的计数值和工作模式，可以实现特定时间间隔的中断。

定时器中断广泛应用于实时时钟、定时测量、定时采样等需要定时触发的场景。

二、软件中断软件中断是由程序内部主动触发的，通常通过软件指令执行INT指令来触发中断。

软件中断可以由开发人员自定义，并根据需求在程序中进行调用。

软件中断可以用于实现特定事件的调度和处理，例如实现任务的优先级调度、不同模块之间的通信等。

通过软件中断，可以在不同任务之间灵活切换执行，提高系统的多任务处理能力。

中断处理方式的选择应根据具体的应用场景和需求来确定。

硬件中断适用于外部事件的实时响应，而软件中断则适用于程序内部事件的处理。

在编写中断处理程序时，需遵循以下几点原则：1. 快速响应：中断处理程序应尽可能地短小快速，以保证系统能够及时响应中断事件。

2. 恰当处理：中断处理程序应准确地处理中断事件，并根据需要执行相应的操作，例如保存寄存器状态、执行特定任务等。

3. 中断嵌套：当多个中断事件同时发生时，需要根据优先级进行中断嵌套处理，确保高优先级的中断能够先得到响应。

计算机组成原理教案（数字媒体专业）第一章计算机系统概论内容简介：计算机系统的层次结构，冯·诺伊曼计算机的硬件结构和主要功能，计算机的工作步骤以及计算机的主要技术指标。

教学目标：了解计算机系统的层次结构；了解冯·诺伊曼计算机的特点及硬件构成；理解计算机的工作步骤，了解计算机的主要技术指标的含义及其对计算机的影响。

教学重点和难点：虚拟机的概念；计算机的硬件构成；计算机的工作步骤。

教学媒体和教学方法：使用幻灯片在多媒体教室进行教学；教学中采用讲授与讨论相结合的方法。

教学过程：一、计算机系统简介1．计算机的软硬件概念（1）硬件（2）软件（3）软硬件的关系2．计算机系统的层次结构（1）虚拟机的概念（2）各层虚拟机及与真实机器的层次关系3．计算机的基本组成（1）冯·诺伊曼计算机的特点（2）计算机硬件结构，总线的构成。

讨论、分析直连结构的问题，提出总线思想，并简单介绍总线结构。

（3）计算机的工作步骤提出计算机解决问题的基本步骤计算机基本构成部件的介绍（运算器、存储器、控制器）以计算ax2+bx+c为例分析计算机工作的过程4．计算机的主要技术指标（1）机器字长计算机同时处理的二进制位机器字长与数据总线宽度、存储字长的关系（2）存储容量存储容量的单位主存容量辅存容量（3）运算速度几种计算运算速度的方法并对它们进行比较运算速度的表示单位第二章计算机的发展及应用内容简介：计算机的发展史；计算机的应用领域；计算机的发展展望。

教学目标：了解计算机的产生和发展以及发展思路；了解计算机的应用领域；了解计算机的发展趋势。

教学重点和难点：计算机的应用领域。

教学媒体和教学方法：使用幻灯片在多媒体教室进行教学；教学中采用讲授与讨论相结合的方法。

教学过程：一、计算机的发展史1．计算机的产生和发展现代计算机的研究工作第一台电子计算机的产生计算机的发展阶段计算机的发展规律计算机的发展趋势2．微型计算机的出现和发展微型计算机的发展阶段微型计算机的发展带来的工作、学习、生活方式的变化3．软件技术的兴起和发展软硬件的融合，简介嵌入式发展方向二、计算机的应用1．科学计算和数据处理通过ENIAC进行计算的一个案例，直观体会计算机的计算能力2．工业控制和实时控制3．网络技术应用4．虚拟现实介绍虚拟现实技术的一些应用5．办公自动化和管理信息系统6．多媒体技术7．人工智能三、计算机发展的展望第三章系统总线内容简介：总线的概念；总线的分类；总线的特性和性能指标；总线结构；总线控制。

计算机组成原理试题集含答案第六章a单选题1、在集中式总线仲裁中，（A ）方式对电路故障最敏感。

菊花链方式独立请求方式分布式计数器定时查询方式2、计算机使用总线结构的主要优点是便于实现积木化，同时：(C) 减少了信息传输量提高了信息传输的速度减少了信息传输线的条数加重了CPU的工作量3、系统总线中地址线的功能是：(D)选择主存单元地址选择进行信息传输的设备选择外存地址指定主存和I/O设备接口电路的地址4、采用串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为：(A)960873.13724805、同步通信之所以比异步通信具有较高的传输速率，是因为：(D)同步通信不需要应答信号且总线长度比较短同步通信用一个公共的时钟信号进行同步同步通信中，各部件存取时间比较接近以上各项因素的综合结果6、在集中式总线仲裁中，（ B）方式响应时间最快。

链式查询计数器定时查询分布7、计算机系统的输入输出接口是( C)之间的交接界面。

CPU与存储器存储器与外围设备主机与外围设备CPU与系统总线8、在计数器定时查询方式下，每次计数从0开始，则(A) 设备号小的优先级高设备号大的优先级高每个设备使用总线的机会相同以上都不对9、在集中式总线仲裁中，(B)方式相应最快。

链式查询计数器定时查询不能确定10、系统总线是指(D)运算器、控制器、寄存器之间的连接部件运算器、寄存器、主存之间的连接部件运算器、寄存器、外围设备之间的连接部件CPU、主存、外围设备之间的连接部件判断题11、波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。

1200波特率即指信号能在1秒钟内改变1200次值。

对12、分时传送即指总线复用或是共享总线的部件分时使用总线。

对13、实现高速CPU与低速外设之间工作速度上的匹配和同步是计算机接口的主要功能之一。

对14、总线带宽是衡量总线性能的重要指标，它定义了总线本身所能达到的最高传输速率（但实际带宽会受到限制）。

第八章输入输出系统一、填空题；1.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对的控制，数据交换不经过CPU,而直接在内存和之间进行。

2.通道是一个特殊功能的，它有自己的专门负责数据输入输出的传输控制。

3.并行I/O接口和串行I/O接口是目前两个最具有权威性的标准接口技术。

4.在计算机系统中，CPU对外围设备的管理，除了程序查询方式、程序中断方式外，还有方式、方式和方式。

5.程序中断方式控制输入输出的主要特点是，可以使A 和B 并行工作。

6.DMA控制器按其A 结构，分为B 型和C 型两种。

7.通道是一个特殊功能的A ，它有自己的B 专门负责数据输入输出的传输控制，CPU只负责C 功能。

8.通道有三种类型：A 通道、B 通道、C 通道。

9.二、选择题：1.下面有关“中断”的叙述，______是不正确的。

A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序C.中断方式一般适用于随机出现的服务D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作2.中断向量地址是______。

A. 子程序入口地址B. 中断服务例行程序入口地址C. 中断服务例行程序入口地址的地址D. 主程序返回地址3.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。

A. 移位寄存器B. 数据寄存器C. 锁存器D. 指令寄存器4.下述I/O控制方式中，主要由程序实现的是______。

A. PPU(外围处理机)方式B. 中断方式C. DMA方式D. 通道方式5.采用DMA方式传送数据时，每传送一个数据要占用______的时间。

A. 一个指令周期B. 一个机器周期C. 一个时钟周期D. 一个存储周期6.发生中断请求的条件是______。

A. 一条指令执行结束B. 一次I/O操作开始C. 机器内部发生故障D. 一次DMA操作开始7.中断向量地址是______。

第八章CPU 的结构和功能8.1 CPU 的结构8.2 指令周期8.3 指令流水8.4 中断系统8.1 CPU 的结构一、CPU 的功能取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1. 控制器的功能2. 运算器的功能实现算术运算和逻辑运算指令控制操作控制时间控制数据加工处理中断二、CPU 结构框图PC IR指令控制操作控制时间控制数据加工处理中断ALU 寄存器中断系统1. CPU 与系统总线CU 时序电路寄存器ALU中断系统CUCPU控制总线数据总线地址总线8.12. CPU 的内部结构算术和布尔逻辑取反移位状态标志内部数据总线C P U 寄存器CU 中断系统ALU 控制信号…8.11. 用户可见寄存器(1) 通用寄存器三、CPU 的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2) 数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3) 地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4) 条件码寄存器存放条件码，可作程序分支的依据如正、负、零、溢出、进位等8.12. 控制和状态寄存器(1) 控制寄存器PC控制CPU 操作(2) 状态寄存器状态寄存器其中MAR MDR IR用户不可见存放条件码PSW 寄存器存放程序状态字PC用户可见3. 举例Z8000 8086 MC 68000MARMMDRIR8.1四、控制单元CU 和中断系统1. CU 产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2. 中断系统参见第四篇五、ALU参见8.4参见第六章8.18.2 指令周期一、指令周期的基本概念1 . 指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期2. 每条指令的指令周期不同取指周期指令周期取指周期执行阶段指令周期取指周期执行周期指令周期NOPADD mem MUL mem8.23. 具有间接寻址的指令周期4. 带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.25. 指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.26. CPU 工作周期的标志CPU 访存有4 种性质取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FEDINDDINTDCLK1FE1IND 1EX 1INTEXDCPU 的4个工作周期8.21. 取指周期数据流二、指令周期的数据流MDRCUMARPC存储器CPU 地址总线数据总线控制总线IR+18.22. 间址周期数据流CUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.23. 执行周期数据流4 . 中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU 地址总线数据总线控制总线PC存储器8.28.3 指令流水一、如何提高机器速度1. 提高访存速度2. 提高I/O 和主机之间的传送速度•提高整机处理能力高速芯片Cache多体并行多总线DMAI/O 处理机通道高速器件改进系统结构，开发系统的并行性中断3. 提高运算器速度高速芯片改进算法快速进位链二、系统的并行性时间上互相重叠2. 并行性的等级指令级（指令之间）过程级（程序、进程）两个或两个以上事件在同一时刻发生两个或两个以上事件在同一时间段发生并行1. 并行的概念粗粒度软件实现细粒度硬件实现并发同时8.3取指令3执行指令3三、指令流水原理2. 指令的二级流水1. 指令的串行执行取指令取指令部件完成总有一个部件空闲指令预取若取指和执行阶段时间上完全重叠指令周期减半速度提高1 倍…执行指令执行指令部件完成取指令1执行指令1取指令2执行指令2取指令3执行指令3取指令2执行指令2取指令1执行指令18.3必须等上条指令执行结束，才能确定下条指令的地址造成时间损失3. 影响指令流水效率加倍的因素(1) 执行时间> 取指时间(2) 条件转移指令对指令流水的影响解决办法？取指令部件指令部件缓冲区执行指令部件猜测法8.34. 指令的六级流水六级流水14个时间单位串行执行 6 ×9 ＝54 时间单位完成一条指令 6 个时间单位CO FO EI WO DI FICOFOEIWODIFICO FO EI WODI FI CO FOEI WODIFICO FO EI WO DI FI CO FOEI WO DI FICO FO EI WODI FICO FO EI WO DI FICO FOEIWO DI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t8.3指令1 与指令4 冲突指令2 与指令5 冲突指令1、指令3、指令6 冲突……CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FICO FO EI WODI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t三、影响指令流水性能的因素1. 访存冲突解决办法• 指令存储器和数据存储器分开• 指令预取技术（适用于访存周期短的情况）8.32. 相关问题程序的相近指令之间出现某种关联使指令流水出现停顿影响流水线效率(1) 控制相关8.3WOEIFOCODIWO EI FO DI FIFIDI FICO FI FO CO DI FI WOEI FO CO DI FI DIFO EIWO EI FO CO FIDI CO WODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161 2 3 4 5 6 7 8 9 10 11 12 13 14转移损失t设指令3 是转移指令BNE 指令必须等CPX 指令的结果才能判断出是转移还是顺序执行LDA # 0LDX # 0INX CPX #N BNE M DIV # N STA ANSADD X, DM(2) 数据相关几条相近的指令间，共用同一存储单元或同一寄存器时，会出现数据相关ADD R1，R2如：SUB R1，R3采用旁路技术解决办法寄存器组锁存器锁存器ALU8.3四、流水线的多发技术1. 超标量技术每个时钟周期内可并发多条独立指令不能调整指令的执行顺序配置多个功能部件通过编译优化技术，把可并行执行的指令搭配起来IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.32. 超流水技术在一个时钟周期内再分段（3 段）不能调整指令的执行顺序在一个时钟周期内一个功能部件使用多次（3 次）靠编译程序解决优化问题流水线速度是原来速度的3 倍IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.33. 超长指令字采用多个处理部件具有多个操作码字段的超长指令字（可达几百位） 由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t8.3五、流水线结构1. 指令流水线结构完成一条指令分7 段，每段需一个时钟周期若流水线不出现断流 1 个时钟周期出 1 结果不采用流水技术7 个时钟周期出 1 结果理想情况下，7 级流水的速度是不采用流水技术的7 倍地址形成部件指令译码部件取操作数部件取指令部件操作执行部件回写结果部件修改指令指针部件锁存锁存锁存锁存锁存锁存8.32. 运算流水线完成浮点加减运算可分对阶、尾数求和、规格化三段分段原则每段操作时间尽量一致锁存器对阶功能部件第一段尾数加部件锁存器第二段规格化部件锁存器第三段8.38.4 中断系统一、概述1. 引起中断的各种因素(1) 人为设置的中断(2) 程序性事故如转管指令溢出、操作码不能识别、除法非法(5) 外部事件(4) I/O 设备(3) 硬件故障用键盘中断现行程序转管指令………管理程序2. 中断系统需解决的问题(1) 各中断源如何向CPU 提出请求？(2) 各中断源同时提出请求怎么办？(5) 如何寻找入口地址？(4) 如何保护现场？(3) CPU 什么条件、什么时间、以什么方式响应中断？(6) 如何恢复现场，如何返回？(7) 处理中断的过程中又出现新的中断怎么办？硬件＋软件8.4二、中断请求标记和中断判优逻辑1. 中断请求标记INTR一个请求源一个INTR 中断请求标记触发器多个INTR组成中断请求标记寄存器INTR 分散在各个中断源的接口电路中INTR 集中在CPU 的中断系统内12345n 掉电过热阶上溢内存读写校验错非法除法键盘打印机8.42. 中断判优逻辑①分散在各个中断源的接口电路中链式排队器②集中在CPU内(1) 硬件实现（排队器）1 11&1&1&参见第五章INTR1INTR2INTR3INTR4INTR1、INTR2 、INTR3 、INTR4优先级按降序排列INTP1INTP2INTP3INTP48.4A 、B 、C 优先级按降序排列(2) 软件实现（程序查询）否……是否A 请求？是否B 请求？是否C 请求？转A 的服务程序入口地址转B 的服务程序入口地址转C 的服务程序入口地址是是是否否8.4三、中断服务程序入口地址的寻找1. 硬件向量法入口地址200入口地址300入口地址40012 H 13 H 14 H主存12 H 13 H 14 HJMP 200JMP 300JMP400主存向量地址形成部件…………中断向量排队器输出向量地址12H 、13H 、14H入口地址200、300、4008.42. 软件查询法中断识别程序（入口地址M）地址说明指令MJMP 1# SR1# D = 1 转1# 服务程序SKP DZ 2# JMP 2# SR 2# D = 0 跳2# D = 1 转2# 服务程序SKP DZ 8# JMP 8# SR 8# D = 0 跳8# D = 1 转8# 服务程序八个中断源1、2、8 按降序排列…………8.4SKP DZ 1#1# D = 0 跳（D为完成触发器）四、中断响应1. 响应中断的条件允许中断触发器EINT = 12. 响应中断的时间指令执行周期结束时刻由CPU 发查询信号CPU 中断查询INTR1DQINTR2DQINTR nDQ中断源1中断源2中断源n……至排队器8.43. 中断隐指令(1) 保护程序断点(2) 寻找服务程序入口地址(3) 硬件关中断向量地址形成部件INTSQREINTSQR PC1&≥1排队器……断点存于特定地址（0 号地址）内断点进栈INT 中断标记EINT 允许中断R –S 触发器8.4向量地址PC （硬件向量法）中断识别程序入口地址MPC （软件查询法）五、保护现场和恢复现场1. 保护现场2. 恢复现场寄存器内容断点保护现场其他服务程序恢复现场中断返回PUSH视不同请求源而定POP中断服务程序完成中断服务程序中断隐指令完成中断服务程序完成8.4IRET1. 多重中断的概念k l mk+1l+1m+1第一次中断第二次中断第三次中断程序断点k+1 , l+1 , m+1六、中断屏蔽技术8.42. 实现多重中断的条件B, CA中断请求主程序(2) 优先级别高的中断源有权中断优先级别低的中断源(1) 提前设置开中断指令A B C D中断服务程序（A 、B 、C 、D 优先级按降序排列）D8.4&3. 屏蔽技术(1) 屏蔽触发器的作用MASK = 0（未屏蔽）INTR 能被置“1”1&&&1111INTP 1INTP 2INTP 3INTP 4INTR 1INTR 2INTR 3INTR 4MASK 1MASK 2MASK 3MASK 4DQ1DINTRMASKQCPU 查询MASK i = 1 （屏蔽）INTP i = 0 （不能被排队选中）8.4(2) 屏蔽字优先级屏蔽字1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 101 1 1 1 1 1 1 1 1 1 1 1 1 1 10 01 1 1 1 1 1 1 1 1 1 1 1 1 10 0 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 10 0 0 0 01 1 1 1 1 1 1 1 1 1 1……0 0 0 0 0 0 0 0 0 0 0 0 0 01 10 0 0 0 0 0 0 0 0 0 0 0 0 0 011234561516……16个中断源1、2、3 ……16 按降序排列8.4(3) 屏蔽技术可改变优先等级(4) 屏蔽技术的其他作用0 0 0 01 01 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 1 6# 比5# 优先级高便于程序控制可以人为地屏蔽某个中断源的请求8.4(1) 断点进栈(2) 断点存入“0 ”地址中断隐指令完成中断周期命令存储器写0 MAR PC MDR(MDR) 存入存储器三次中断，三个断点都存入“0 ”地址4. 多重中断的断点保护断点MDR？如何保证断点不丢失？中断隐指令完成8.4(3) 程序断点存入“0 ”地址的断点保护××××05JMP SERVE ××××SA VE ××××RETURNSTA SA VE …0 地址内容转存其他服务内容地址内容说明SERVELDA SA VEJMP @ RETURN 存程序断点5 为向量地址…保护现场恢复现场间址返回存放ACC 内容转存0 地址内容开中断ENILDA 0STA RETURN置屏蔽字8.4。

千里之行，始于足下。

计算机组成原理实验报告-中断实验计算机组成原理实验报告-中断实验实验目的：1. 了解中断的概念和工作原理；2. 掌握中断在计算机系统中的应用；3. 学会使用中断相关指令。

实验原理：中断是计算机系统中一种重要的通信和协调机制，它能够打破程序的顺序执行，使得系统能够响应外部事件。

在计算机系统中，中断分为外部中断和内部中断两种，外部中断是由外设或者其他处理器引起的，而内部中断则是由CPU内部产生的。

当中断发生时，CPU执行一段特殊的代码（中断服务程序），完成与中断事件相关的处理，然后返回到原来的程序继续执行。

实验步骤：本次实验将使用MIPS指令集来完成中断编程，以下是实验的具体步骤：1. 配置和初始化中断控制器：首先，我们需要在MIPS处理器中配置和初始化中断控制器，使其能够正确地响应外设的中断请求。

我们可以通过设置适当的位于中断控制器相关寄存器中的值来实现这一目标。

2. 编写中断服务程序：中断服务程序是用来处理中断事件的一段特殊代码，我们需要编写一个中断服务程序，在中断发生时进行相应的处理。

根据实际需求，中断服务程序可以完成一系列任务，如保存现场、处理中断事件、恢复现场等。

第1页/共2页锲而不舍，金石可镂。

3. 注册中断处理程序：将编写好的中断服务程序注册到中断向量表中，以便在中断发生时能够正确地调用。

4. 测试中断程序：编写一个测试程序，通过触发中断事件来测试中断程序的正确性和可靠性。

实验结果：经过以上步骤的操作和实验，我们成功地实现了中断程序的编写和测试。

在实验中，我们编写了一个简单的中断服务程序，在中断发生时，程序能够正确地执行相应的处理代码，并返回到原来的程序继续执行。

实验心得：通过本次中断实验，我对中断的概念和工作原理有了更加深入的了解。

中断作为计算机系统中的一个重要的通信和协调机制，能够使系统能够及时响应外部事件，提高系统的并发性和实时性。

实验过程中，我学会了使用中断相关指令，并成功地编写和测试了一个简单的中断服务程序。

计算机组成原理中断判优计算机组成原理中断判优是指当多个中断同时到达CPU时，CPU需要根据优先级进行判别，以决定哪个中断需要首先处理。

中断判优是计算机系统中非常重要的一个环节，它决定了CPU对外部事件的响应能力，可以让计算机系统更为高效稳定地运行。

本文将会详细阐述中断判优的步骤以及实现原理。

一、中断的产生在计算机系统中，中断来源一般有三类：外部中断、内部中断、以及软件中断。

其中，外部中断是指硬件设备产生的中断，如键盘输入、鼠标点击等；内部中断是指系统内部的异常情况，如浮点数溢出、串行口通讯错误等；软件中断是由程序自身产生的一种中断，常见的比如系统调用等。

二、中断判优当多个中断同时到达CPU，CPU需要根据优先级进行判别，以决定哪个中断需要首先处理。

中断判优是计算机系统中非常重要的一个环节，可以让计算机系统更为高效稳定地运行。

中断判优一般分为两个步骤：1. 确定中断类型CPU首先需要根据不同的中断类型进行区分，一般将中断分为硬件中断和软件中断。

硬件中断是指由硬件设备触发的中断信号，比如键盘鼠标的输入中断；软件中断是程序自身触发的中断，比如系统调用等。

2. 确定中断优先级中断优先级是指对于多个中断同时到达CPU时，CPU会根据中断的优先级选择先处理哪个中断。

中断优先级的确定取决于中断控制器的设置以及程序设计的需要。

三、中断响应当CPU确定了中断类型以及优先级之后，它会立即中断当前正在执行的程序，并跳转到中断服务程序中。

中断服务程序是一段代码，它对中断进行处理，例如对键盘输入中断进行解码。

当中断服务程序处理完毕之后，CPU会重新回到被中断的程序中继续执行。

四、总结中断判优是计算机系统中非常重要的一个环节，可以让计算机系统更为高效稳定地运行。

老式的计算机中，中断控制器是硬件实现的；而在现代计算机中，中断优先级则是由软件实现。

计算机系统中，中断的产生是由硬件设备、内部异常以及程序自身产生的。

当多个中断同时到达CPU时，CPU需要根据优先级进行判别，以决定哪个中断需要首先处理。

计算机组成原理唐朔飞多重中断概念多重中断是指在计算机系统中，同时发生多个中断请求的情况。

中断是计算机接收外部事件或者内部发生的异常事件时，暂停当前的程序执行，转而执行相应的中断处理程序的一种机制。

当系统中只发生一个中断请求时，处理起来相对简单，但当系统中同时发生多个中断请求时，就需要引入多重中断的概念。

多重中断的出现是基于计算机系统中可能出现的多个并发中断请求的现实需求。

在一个运行中的计算机系统中，可能会有多个设备同时发生中断请求，例如硬盘传输完成中断、网络数据包到达中断等。

如果系统只能处理一个中断请求，那么其他的中断请求将无法得到及时处理，导致系统的运行效率降低甚至出现系统崩溃的情况。

为解决这个问题，计算机系统引入了多重中断的概念。

多重中断使得系统可以同时处理多个中断请求，从而提高了系统的处理能力和效率。

在多重中断的机制下，系统通过设置中断优先级和中断屏蔽等相关设置，以合理地响应和处理多个中断请求。

在多重中断机制下，每个中断请求都有着自己的中断向量，用于唯一标识不同的中断请求。

当系统发生中断时，系统会检查中断请求的优先级，并根据优先级的高低选择相应的中断处理程序。

在中断处理程序中，系统会根据中断向量调用具体的处理函数，完成相应的中断处理任务。

为了管理多重中断，系统还引入了中断控制器。

中断控制器是连接中断源和中断处理器的重要设备，它负责监听中断源的状态，并向中断处理器发送中断请求。

中断控制器可以根据中断请求的优先级来决定中断的处理顺序，并将中断请求发送给相应的中断处理程序。

此外，为了避免多重中断时的冲突和混乱，系统通常还会使用中断屏蔽机制。

中断屏蔽是一种机制，用于限制某些中断请求的处理，以保证其他优先级更高的中断请求能够得到及时处理。

中断屏蔽可以通过设置中断屏蔽寄存器来实现，关键在于按照优先级设置相应位的值，从而屏蔽或开放某个中断请求。

综上所述，多重中断是指在计算机系统中同时处理多个中断请求的机制。

计算机组成原理期末复习【中断专题】重点：中断全过程：中断请求、中断判优、中断响应、中断处理1.中断请求提出与传递：(1)产生中断请求:外设工作完成1；cpu允许请求屏蔽为0(2)如何传送中断请求？使用单独请求线各个I/O指向 CPU；使用公共请求线各个I/O指向一个“总线”，总线到CPU2.中断判优：(1)优先顺序：故障、DMA、外中断（输入、输出）(2)CPU现行程序与外设请求的判优CPU设置允许中断标志：1开中断，0关中断（模型机采用） CPU设置程序状态字的优先级字段为现行程序赋予优先级<外设请求优先级，不响应；>=外设请求优先级，不响应(3)各外设请求的判优软件判优：由程序查询顺序确定优先级，可灵活修改优先级。

硬件判优：中断控制器判优（集中解决请求信号的接收、屏蔽、判优、编码等问题）3.中断响应：(1)响应条件:外设有请求，且未被屏蔽；CPU开中断；一条指令（非停机指令）结束；无故障、DMA优先级更高的请求。

(2)获取中断服务程序入口地址：非向量中断：将服务程序入口组织在查询程序中；CPU响应时执行查询程序，查询中断源，转入相应服务程序。

向量中断：将服务程序入口（中断向量）组织在中断向量表中；CPU响应时由硬件直接产生响应向量地址，按地址查表，取得服务程序入口，转入相应服务程序。

中断向量：服务程序入口地址、服务程序状态字中断向量表：存放中断向量的表（一段存储区）向量地址：访问向量表的地址（指向中断向量的首址）(3)响应过程向量中断方式：CPU执行中断隐指令（硬件完成）发响应信号INTA，进入中断周期---关中断，保存断点---获得中断号，转换为向量地址，查向量表---取中断向量，中断服务程序4.中断处理：CPU执行中断服务程序(1)单级中断：CPU响应后只处理一个中断源的请求，处理完毕后才能响应新的请求。

(2)多重中断：在某次中断服务过程中，允许响应处理更高级别的中断请求。

一、中断接口设计（组成粗框图、各部件功能）寄存器选择电路：对接口寄存器寻址。