当前位置：文档之家 › 微电子材料-第三章-20181016

微电子材料-第三章-20181016

  • 格式：pptx
  • 大小：10.32 MB
  • 文档页数：66

下载文档原格式

  / 66

合集下载

微电子器件授课教案

微电子器件授课教案

微电子器件授课教案第一章：微电子器件概述1.1 微电子器件的定义与发展历程1.2 微电子器件的基本原理与分类1.3 微电子器件在现代科技领域的应用1.4 本章小结第二章：半导体物理基础2.1 半导体的基本概念与特性2.2 半导体材料的制备与分类2.3 PN结的形成与特性2.4 本章小结第三章：二极管与三极管3.1 二极管的结构、原理与特性3.2 二极管的应用电路3.3 三极管的结构、原理与特性3.4 三极管的应用电路3.5 本章小结第四章：场效应晶体管4.1 场效应晶体管的基本概念与结构4.2 场效应晶体管的原理与特性4.3 场效应晶体管的应用电路4.4 本章小结第五章：集成电路及其应用5.1 集成电路的基本概念与分类5.2 集成电路的制备工艺5.3 常见集成电路举例5.4 集成电路的应用与发展趋势5.5 本章小结第六章：金属-半导体器件6.1 金属-半导体结的形成与特性6.2 MOSFET（金属-氧化物-半导体场效应晶体管）的基本原理6.3 MOSFET的制备工艺与结构类型6.4 MOSFET的应用电路与特性分析6.5 本章小结第七章：集成电路设计基础7.1 数字集成电路设计概述7.2 逻辑门与逻辑电路设计7.3 触发器与时序逻辑电路设计7.4 模拟集成电路设计基础7.5 本章小结第八章：微电子器件的封装与测试8.1 微电子器件封装技术概述8.2 常见封装形式及其特点8.3 微电子器件的测试方法与设备8.4 测试结果的分析与评价8.5 本章小结第九章：微电子器件的可靠性9.1 微电子器件可靠性的基本概念9.2 影响微电子器件可靠性的因素9.3 提高微电子器件可靠性的措施9.4 可靠性测试与评估方法9.5 本章小结第十章：微电子器件的发展趋势10.1 微电子器件技术的创新点10.2 微电子器件在新领域的应用10.3 我国微电子器件产业的发展现状与展望10.4 本章小结重点和难点解析一、微电子器件的定义与发展历程难点解析：对微电子器件的理解需要从其定义出发，明确其作为一种电子器件的特殊性，以及其发展的历程和分类。

微电子器件与电路(电子工程版)-第三章 场效应晶体管

微电子器件与电路(电子工程版)-第三章 场效应晶体管
微电子器件与电路
Microelectronic Devices And Circuits
第三章 场效应晶体管
电 子 信 息 工 程 专 业
主讲：黄炜炜
华侨大学电子工程系厦门专用集成电路与系统重点实验室
微电子器件与电路
Fall 2013
第三章 场效应晶体管
2
参考文献
[1]Donald A. Neamen著 王宏宝 于红云 刘俊岭 译. 电子电路分析与设计-半导体器件及其基本应用. 清 华大学出版社 . 第三版 . 2009年 [2]Richard C. Jaeger著 张为 等译 . 微电子电路 设计 . 北京：电子工业出版社 . 第四版 . 2013年 [3]李宁 主编 . 模拟电路 . 北京：清华大学出版 社 . 第一版 . 2011年 [4]Adel S. Sedra 著 . 周玲玲 等译 . 微电子电路 (上册) . 北京电子工业出版社 . 第五版 . 2006
vSD ( sat ) = vSG + VTP
当PMOS工作于非饱和区时，器件电流表示为：
iD = K p [2(vSG + VTP )vSD − V ]
2 SD
饱和区电流为 2 iD = K P (vSG + VTP )
华侨大学电子工程系
Copyright by Huang Weiwei
微电子器件与电路
华侨大学电子工程系
Copyright by Huang Weiwei
微电子器件与电路
Fall 2013
第三章 场效应晶体管
28
3.1 MOS场效应晶体管
N沟道耗尽型MOSFET
3.1.7 其它MOS结构和符号
N沟道耗尽型MOSFET的横截面如上图所示，当栅电压 为0时，氧化物下方存在一个N型沟道区域即反型层，这是 在器件制造过程中掺入了某种杂质，将源极和漏极连接起 来。耗尽型意味着栅极电压为零时沟道也存在。

微电子学概论 3

微电子学概论 3

第二章 半导体物理和器件物理基础
2.3 pn结 2.3.1 2.3.2 2.3.3 2.3.4 2.3.5 2.3.6 平衡pn结 正向特性 反向特性 击穿 电容 制作
a wq
Pn结的制作
B
1200℃
p n型
（1）扩散
a wq
Pn结的制作
B
p
n型
高真空 高能量 直接打进去
（2）离子注入
I（mA） 画出PN结的理论伏安特 D 2 T=25℃ 性曲线。
1.5 1 0.5
U（mV） 曲线OD段表示PN
0
0.25 50 75 100 -I S
（V）
B
结正向偏置时的伏 安特性，称为正向 特性；
(uA)
图 PN结的理论伏安特性

曲线OB段表示PN 结反向偏置时的伏 安特性，称为反向 特性。
微电子学概论 第二章
第二章 半导体物理和器件物理基础
2.3 pn结 2.3.1 2.3.2 2.3.3 2.3.4 2.3.5 平衡pn结 正向特性 反向特性 击穿 电容
2.3.1 平衡pn结：无偏压下的pn结
空间电荷区也称作 扩散的结果形成自建电场。
“耗尽区” “势垒 区” 空间电荷区为高阻区，因为 缺少载流子
a wq
齐纳击穿
P型
强电场破坏共价健引起的。 齐纳击穿通常发生在掺杂浓度较高 的PN结中。
n型
第二章 半导体物理和器件物理基础
2.3 pn结 2.3.1 2.3.2 2.3.3 2.3.4 2.3.5 平衡pn结 正向特性 反向特性 击穿 电容


除了单向导电性之外，PN结还存在电容效应。 势垒电容CB 多子的充放电引起的。是指外加电压的 变化导致空间电荷区存储电荷的变化，从而 显示出电容效应。几皮法~几百皮法。 PN结的电容很小，是针对高频交流小信号而 考虑。

微电子材料与工艺

微电子材料与工艺

O-O: 2.27Å Si-Si: 3.12Å
When the atomic structure of silica exhibits long-range order, Three dimensional representation it is crystalline form. The type of two neighboring SiO4 cells, of silica encountered in Si ICs bridged by an oxygen atom. is in its vitreous form.
课程：《 课程： 《微电子材料与工艺 微电子材料与工艺》 》 授课教师：丁士进
Lgate/tox ~ 45 for process technology at Intel for over 25
years.
Q. Why to scale the gate length?
优点：
（1）增加MOSFET的漏端电流Id，提高速度； （2）减小栅极面积，从而降低了充电电容，因此改 善了电路的工作速度； （3）在芯片上可加工的器件密度增加，即单位面积 内器件的数目增多。 缺点：由于短沟道效应，增加了亚阈值漏电流。
Gate oxide equivalent thickness for deep-submicro CMOS Year: 2006 2009 2012
Gate length:
EOT:
100nm
1.5~2nm
70nm
< 1.5nm
50nm
< 1nm
If SiO2 cannot be scaled further to meet future demands, another material with higher reliability will be needed.

微电子材料概述范文

微电子材料概述范文

微电子材料概述范文半导体材料是微电子材料的重要组成部分，具有介于导体和绝缘体之间的导电性能。

常见的半导体材料主要有硅(Si)和化合物半导体如砷化镓(GaAs)、氮化镓(GaN)等。

硅是最为常用的半导体材料之一，具有成熟的制备工艺和稳定的性能，广泛应用于集成电路和太阳能电池等领域。

砷化镓和氮化镓等化合物半导体材料具有优异的电子运输性能和光电性能，常用于高频电子器件、光电器件等领域。

绝缘体材料是微电子器件中主要用于隔离和绝缘的材料，常用的绝缘体材料包括二氧化硅(SiO2)、氮化硅(Si3N4)等。

二氧化硅是最常见的绝缘体材料，具有良好的隔离性能和介电性能，广泛应用于沟道隔离、电容器等器件。

氮化硅材料具有较高的介电常数和较低的介电损耗，适用于高频电子器件。

金属材料是微电子器件中的导电材料，常见的金属材料包括铝(Al)、铜(Cu)和金(Au)等。

铝是最常用的金属导线材料，具有良好的电导性能和可加工性，广泛应用于互连线和电路布线等。

铜是一种高导电性的金属材料，应用于互连线和电路布线可以降低导线电阻和电流损耗。

金作为稳定的金属材料，常用于连接器和金线连接等器件。

除了上述材料外，微电子材料还包括各种专用材料和薄膜材料。

如陶瓷材料、高分子材料和非晶材料等，它们具有特殊的性能和应用特点，在微电子器件和集成电路中发挥重要作用。

薄膜材料是微电子器件中的重要组成部分，如金属氧化物薄膜、金属硅化物薄膜、多层金属膜等，常用于电容器、电感器、传感器和光电器件等。

微电子材料的研究和应用是微电子技术发展的基础和关键环节。

随着新型微电子器件和集成电路的不断涌现，对材料性能和工艺要求也不断提高。

因此，开发新型微电子材料、改进现有材料性能和制备工艺具有重要意义。

微电子材料的发展将进一步推动微电子技术的进步和应用的拓展，为人类社会的信息化进程提供更多的可能和选择。

微电子工艺学课件_3

微电子工艺学课件_3

¾ 直径：由拉速决定；
φ200mm单晶, < 0.8mm/min
¾ 拉速：由远离结晶表面的加热
条件所限制；
¾ 氧含量：角色好坏参半；
¾ 碳含量：形成本征缺陷。
10
非惰性，可影响硅工艺过程，如杂质扩散
硅中的氧：10~20 ppm（5×1017~1018cm−3），定性而非定量模型
析出过程： 体积膨胀 （压应力）， 消耗 V 或产生 I。 Si-Si → Si-O-Si
一级：温度、拉晶速度；
二级：单晶和坩埚转速、 气体流量。
EGS中杂质 < 1 ppb，晶体生长引入 O （≈ 1018 cm-3） 和 C （≈ 1016 cm-3）， 融硅中掺杂杂质 P、B、As 等
Ar ambient
籽晶 单晶棒 石英坩埚 水冷腔 热屏蔽 碳加热器 石墨坩埚 坩埚基座
溢出托盘 电极
6
3.2 单晶生长
原材料 多晶半导体
单晶 晶片
Si/SiO2 蒸馏和还原
GaAs/Ga, As 合成
晶体生长
晶体生长
研磨、切割、 抛光
研磨、切割、 抛光
7
硅砂（SiO2ppb purity，最纯材料
电子级硅（EGS）
高温碳还原
高温氯化
高温氢还原
1600-1800°C
显然，
dS S
=
k0
−dM M0 − M
已知初始掺杂总量为C0M0，对上式积分：
=S M0 −
S dS S C0M0
M
= k0
解此方程，可得： Cs
=
k0C0 (1 −
M M0
)k0 −1
M −dM 0 M0 − M
18

电子信息材料第三章

电子信息材料第三章

光电阈决定于χ+Eg χ小，光电阈向红外推移，红限长； Eg小，光电阈亦应向红外推移，但Eg不 宜太小，太小反而对光电 C [ hν − ( χ + Eg )]
C是常数，
Y ( hν ) =
3 2
[ hν − ( χ + Eg )] B ( hν ) [ hν − ( χ + Eg )] + γ
光电阈决定于χ+Eg 若Eg小于1ev，则Eth比3.1ev小很多， 这样对大部分可见光波长逸出深度都很 小，也就不能达到增加阈波长的目的。 若材料χ+Eg太低，将引起大的热发射， 这就是光电器件中最不希望有的暗电流。
好的光电阴极材料 禁带宽度Eg值都是1ev左右 以上讨论不适合负（零）电子亲和势光 电阴极，因为这时会出现量子产额大于 1的情况。
Emax
1 2 = mvmax = eVr = h(ν −ν 0 ) 2
h为普朗克常数 m为电子质量 vmax是光电子初速度的最大值 ν0称为极限频率
光强不变时的I-V曲线
能量守恒定律：
1 2 hν = A + m v + hν 0 2
光子能量hν 光电子克服表面势垒给出能量hν0 非弹性碰撞损失能量A 光电子进入真空具有动能mv2/2 若A=0，则 1 hν = m v m ax 2 + hν 0 2 hν0就是金属的逸出功
§3-4
半导体的表面态和有效电 子亲和势
1.半导体的表面态 由于表面价键的不完整而在晶体表面 出现的电子能量状态，称为表面态或表面 能级。 能级密度约1015/cm2与不完整键密度相当 电子在表面能级上填充的多少可用表面费 米能级EFs来表示
表面态能级
2.表面能带弯曲 N型表面态杂质：表面吸附原子给出电子 而它本身带正电 P型表面态杂质：表面吸附原子接受电子 而它本身带负电

微电子工艺学课件课本_6

微电子工艺学课件课本_6
Oxide Thickness
1 µm
Thermally Grown Oxides
Deposited Oxides
Field Oxides
Backend Insulators Between Metal Layers STI Masking Oxides
¾ 可以方便地利用光刻和刻蚀 实现图形转移 ¾ 可以作为多数杂质掺杂的掩 蔽 （B, P, As, Sb） ¾ 优秀的绝缘性能 （ρ > 1016 Ωcm, Eg>9 eV） ¾ 很高的击穿电场（107 V/cm） ¾ 体电学性能稳定
15
根据氧化剂的不同，热氧化可分为：
优点 干氧氧化：高温下，干燥纯净的 氧气与硅反应生成二氧化硅 水汽氧化：高温下，高纯水产生 的蒸汽与硅反应生成二氧化硅 湿氧氧化：将氧气通入加热到 95°C 的高纯水，携带一定水蒸 汽的氧气与硅反应生成二氧化硅 结构致密、干燥、均匀性和重复 性好，掩蔽能力强，与光刻胶黏 附力好，也是一种理想的钝化膜 生长速度较快（水在二氧化硅中 的扩散系数和溶解度比氧要大）
New dielectrics ε ↑ to avoid tunneling (high K)
1.8-2.5
1.5-1.8
1.2-1.5
0.9-1.2
06-0.9 0.5-0.8 0.5-0.7
11
选择性掺杂的掩蔽 二氧化硅在微电子器件制造中的重要用途之一，就是作为 选择掺杂的掩蔽膜。选择性扩散和离子注入是根据某些杂质 （例如 B 、P）在二氧化硅中的扩散速度远小于在硅中的扩散 速度这一性质来实现的。通常采用热氧化生成。
硅的热氧化：硅与氧化剂在高温下经化学反 应生成二氧化硅的过程－ ¾ 干氧氧化（Dry oxidation)

微电子工艺复习整理

微电子工艺复习整理

微电子工艺复习整理第一章微电子工艺基础绪论1、描述分立器件和集成电路的区别①分立器件：就是由二极管、三极管等单一制的元器件共同组成的，通常就可以顺利完成单一功能，体积巨大。

②集成电路：把由若干个晶体管、电阻、电容等器件组成的、实现某种特定功能的电子线路，集中制造在一块小小的半导体芯片上，大体上可以分为三类，半导体集成电路，混合集成电路及薄膜集成电路。

半导体集成电路又可以分为双极型集成电路和金属－氧化物－半导体集成电路。

优点：a:减少互连的真菌效应；b:可充分利用半导体晶片的空间和面积；c:大幅度降低制造成本。

2、列出出来几种pn吴厝庄的构成方法并讲出平面工艺的特点①合金结方法a接触加热：将一个p型小球放在一个n型半导体上，加热到小球熔融b加热：p型小球以合金的形式混入半导体底片，加热后，小球下面构成一个再原产结晶区，这样就获得了一个pn结。

缺点：不能准确控制pn结的位置。

②生长结方法半导体单晶就是由掺有某种杂质（比如p型）的半导体熔液中生长出的。

缺点：不适合大批量生产。

③扩散结优点：扩散结结深能够精确控制。

④二氧化硅薄膜的优点a：做为遮蔽膜，有效率的遮蔽大多数杂质的蔓延b：提升半导体几何图形的控制精度c：熔融半导体器件表面，提升了器件的稳定性。

⑤平面工艺：利用二氧化硅掩蔽膜，通过光刻出窗口控制几何图形进行选择性扩散形成pn结3、生产半导体器件的四个阶段①.材料准备②晶体生长与晶圆准备③.芯片制造④.封装4、表述集成度的概念并根据集成度将集成电路分类概念：指单块芯片上所容纳的允许元件数目。

集成度越高，所容纳元件数目越多分类小规模中规模大规模超大规模甚大规模门的个数（集成度）最多12个12-19100-999910000-99999100000以上典型的集成电路逻辑门、触发器计数器、加法器小型存储器、门阵列大型存储器、微处理器可编程逻辑器件、多功能专用集成电路5、微电子工艺的特点①高技术含量：设备先进、技术先进②高精度：光刻图形的最轻线条尺寸在亚微米量级，制取的介质薄膜厚度也在纳米量级，而精度更在上述尺度之上。

微电子材料课件CH3-晶体生长概论

微电子材料课件CH3-晶体生长概论
18
气相中的均匀成核
➢晶胚有两种发展趋势： 1）继续长大，形成稳定的晶核； 2）重新拆散，分开为单个分子。
19
液相中的均匀成核
➢晶体熔化后的液态结构是长程无序的； ➢在短程范围内却存在着不稳定的接近于有序
的原子集团； ➢它们此消彼长，出现结构起伏或叫相起伏。
20
液相中的均匀成核
➢当温度降到结晶温度时，这些原子集团就可 能成为均匀成核的“胚芽”，称为晶胚。
7
晶体形成的热力学条件
➢ 不同物相的转化，从气相、液相或非晶相转为固相时都 要放热，体系自由能的变化量ΔG<0 。
➢ 在相同的热力学条件下，与同种化学成分的气体、液体 或非晶体相比，晶体的内能最小。即晶体最稳定。
➢ 相变过程的驱动力： ΔG<0，相变过程自发进行； ΔG=0，相变过程自发达到平衡； ΔG>0，相变过程不能自发进行；
52
熔体的晶体生长
53
熔体的晶体生长
54
熔体的晶体生长
55
熔体的晶体生长
56
熔体的晶体生长
57
熔体的晶体生长
58
熔体的晶体生长
59
熔体的晶体生长
60
熔体的晶体生长
61
熔体的晶体生长
62
熔体的晶体生长
63
熔体的晶体生长
64
3－3 硅、锗单晶的生长
生长硅、锗单晶的方法很多，目前： ➢ 锗单晶主要用直拉法 ➢ 硅单晶常采用直拉法与悬浮区熔法
29
➢ 当r<r*时，体系的自由能增加，晶 胚难以生成，即消失的机率大于长 大的机率。
➢ 当r=r*时，体系自由能不再增大， 晶胚长大的机率与消失的机率相等。
➢ 当r>r*时，体积自由能占主导地位， r增大能使体系自由能降低。但如 果r<r0 则体系的ΔG仍大于0，晶胚 不稳定。

微电子器件(3-3)

微电子器件(3-3)
当 0 时为均匀基区； 在实际的缓变基区晶体管中， 的值为 4 ~ 8。
令基区多子电流密度为零，
dpB ( x) J p qDp qp pB ( x) E 0 dx
解得 内建电场 为
1 dpB ( x) 1 dpB ( x) Dn E n pB ( x) dx p pB ( x) dx
当上述的情况针对缓变基区晶体管NPN
dN B (x) 1 E B N B ( x) dx
NE(x) NB(x) NC NE(x) NB(x)
DB
NC
0 xje xjc
x
0 xje xjc
x
对处于放大状态下的缓变基区晶体管NPN 当 dN B (x) dx 0时，对少子是加速场； 当 dN B (x) dx > 0时，对少子是减速场。
3.3 缓变基区晶体管的电流放大系数
本节以 NPN 管为例，结电压为 VBE 与 VBC 。 NE(x) NB(x)
N+ P N
0
xje xjc
NC
0 xje xjc
x
基区杂质分布的不均匀会在基区中产生一个内建电场 E ， 使少子在基区内以漂移运动为主，所以缓变基区晶体管又称为
漂移晶体管。
第二章习题2-7: 试推导出杂质浓度为指数分布N = N0exp(-x/) 的中性区的内建电场表达式。 P
2 iB
2 niB
qVBE J nE qkT p n R n exp 1 kT qVBE 2 J pE qkT p n R口E niE exp 1 kT 2 J pE R口E niE R口E EG 2 exp J nE R口B1 niB R口B1 kT J pE R口E EG 1 1 exp J nE R口B1 kT

微电子学Chap3讲课文档

微电子学Chap3讲课文档

第十八页，共47页。
第十九页，共47页。
抗饱和TTL
第二十页，共47页。
第二十一页，共47页。
ECL电路
• ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称 与TTL电路不同，ECL 电路的最大特点是其基本门电路工作在非饱和 状态 所以，ECL电路的最大优点是具有相当高 的速度 这种电路的平均延迟时间可达几个毫微 秒甚至亚毫微秒数量级 这使得ECL集成电路在 高速和超高速数字系统中充当无以匹敌的角色
微电子学Chap3文档ppt
第一页，共47页。
3. 1半导体集成电路概述
集成电路（Integrated Circuit，IC）
芯片（Chip, Die）
硅片（Wafer）
集成电路的成品率：
硅片上好的芯片数
Y=
硅片上总的芯片数
100%
成品率的检测，决定工艺的稳定性，成 品率对集成电路厂家很重要
第二页，共47页。
第四十七页，共47页。
第三十七页，共47页。
减小互连的途径：
增加互连层数 增大互连线截面 Cu互连、Low K介质
多芯片模块（MCM） 系统芯片（System on a chip）
减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC
第三十八页，共47页。
集成电路 芯片中金 属互连线 所占的面 积与电路 规模的关 系曲线
第二十二页，共47页。
ECL 集成电路的基本门为一差分管对，其电路 形式如图所示： 图中 第I部分为基本门电路，完成“或/或非”功能；
第II部分为射级跟随器，完成输出及隔离功能；
第III部分为基准源电路具有温度补偿功能。
第二十三页，共47页。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
13
3.3 光刻技术原理
光刻基本原理 利用光刻胶感光后因光化学反应而形成耐蚀性的特点，与化
学腐蚀相结合，将掩模板上的图形刻制到被加工表面上。
14
3.3 光刻技术原理
在集成电路制造中，利用光刻胶图形作为保护膜，对选定区域进行刻蚀， 或进行离子注入，形成器件和电路结构。
15
3.4 光刻胶
光学曝光过程中，为了将掩模上的图形转移到圆片上，辐 照必须作用在光敏物质上，该光敏物质必须通过光照，改 变材料性质，使在完成光刻工艺后，达到转移图形的目的。 该光敏物质称为光刻胶。 • 传统I线光刻胶（I线紫外波长365nm，0.35μmCD） • 深紫外（DUV）光刻胶（248nm，0.25μmCD） • 深紫外光刻胶的化学放大（193nm，0.18μmCD）
显影后图形与掩膜版相同。凡是在能量束（光束、电子束、离子束等）的 照射下，以降解反应为主的光刻胶称为 正性光刻胶，简称 正胶。正胶在 感光时，曝光对聚合物起断链作用，使长链变短，使聚合物更容易在显影 液中溶解。
18
3.4 光刻胶
两种光刻胶的性能
显影液：
正胶：典型的正胶显影液为碱性水溶液，如： 25%的四甲 基氢氧化氨[TMAH--NH4（OH）4] 水溶液。
金属层：在不同晶体管之间 形成复合互连金属层，具体 布局取决于相应处理器所需 要的不同功能性。芯片表面 看起来异常平滑，但事实上 可能含20多层复杂的电路。
晶圆测试：内核级别，图 中是晶圆的局部，正在接 受第一次功能性测试，使 用参考电路图案和每一块 芯片进行对比。
晶圆切片(Slicing)：晶圆 级别，将晶圆切割成块， 每一块就是一个处理器的 内核(Die)
负胶：典型的负胶显影液为二甲苯。
正胶和负胶的工艺温度： 1. 正胶 前烘：90°C，20分；坚膜：130 °C，30分。 2. 负胶 前烘：85 °C，10分；坚膜：140 °C，30分；
过高的前烘温度，将会使光刻胶的光敏剂失效。
c
3
3.1 微电子是地壳内第二丰富的元素，而 脱氧后的沙子(尤其是石英)最多 包含25%硅元素，以二氧化硅 (SiO2)的形式存在，这也是半导 体制造产业的基础。
硅熔炼：通过多步净化得到 可用于半导体制造质量的电 子级硅 通过硅净化熔炼得到 大晶体硅锭。
单晶硅锭：整体基本 呈圆柱形，重约100 千克，硅纯度 99.9999%。
光刻胶(Photo Resist)： 晶圆旋转可以让光刻胶铺 的非常薄、非常平。
晶圆抛光及氧化：晶圆经 过抛光后变得几乎完美无 瑕，氧化后可得到介质层。
硅锭切割：横向切割成圆 形的单个硅片，也就是我 们常说的晶圆(Wafer)。
5
3.1 微电子制造流程
光刻：光刻胶层随后透过掩模(Mask)被曝光在紫外线 (UV)之下，变得可溶，期间发生的化学反应类似按下 机械相机快门那一刻胶片的变化。掩模上印着预先设 计好的电路图案，紫外线透过它照在光刻胶层上，就 会形成微处理器的每一层电路图案。
封装：封装级别，20毫米/1英寸。衬底 (基片)、内核、散热片堆叠在一起，就形 成了我们看到的处理器的样子。衬底(绿色) 相当于一个底座，并为处理器内核提供电 气与机械界面，便于与PC系统的其它部分 交互。散热片(银色)是负责内核散热。
单个内核：内核级别， 从晶圆上切割下来的 单个内核
丢弃瑕疵内核：晶圆级别，测 试过程中发现的有瑕疵的内核 被抛弃，留下完好的准备进入 下一步。
2018年深圳大学材料学院本科生课程
微电子材料与制程
第三章 光刻及光刻材料
3.1 微电子制造流程
微电子工业就是用微米级、纳米 级的加工技术，生产出来各种各 样的半导体分立器件和集成电路， 微电子材料是微电子工业重要的 物质基础。
2
3.1 微电子制造流程
三极管的结构
二氧化硅
e
b
N 发射区
P 基区 N 集电区
8
3.1 微电子制造流程
9
3.2 光刻技术重要性
10
3.2 光刻技术重要性
11
3.2 光刻技术重要性
• IC制造中最重要的工艺 • 占用40 to 50% 芯片制造时间 • 成本占IC制造成本达1/3 • 决定着芯片的最小特征尺寸 • 光刻材料：光刻胶、掩膜版
12
3.3 光刻技术原理
光刻：利用照相复制与化学腐蚀相结合的技术，在工件表面制取精密、微细和 复杂薄层图形的化学加工方法。多用于半导体器件与集成电路的制作。
溶解光刻胶：光刻过程中 曝光在紫外线下的光刻胶 被溶解掉，清除后留下的 图案和掩模上的一致。
光刻胶：再次浇上光刻胶(蓝色 部分)，然后光刻，并洗掉曝光 的部分，剩下的光刻胶用来保 护不会离子注入的那部分材料。
清除光刻胶：蚀刻完成 后，光刻胶全部清除后 就可以看到设计好的电 路图案。
蚀刻：使用化学物质溶解掉
暴露出来的晶圆部分，而剩
下的光刻胶保护着不应该蚀
刻的部分。
6
3.1 微电子制造流程
离子注入：在真空系统中，用要 掺杂的原子的离子照射(注入)固 体材料，从而在被注入的区域形 成特殊的注入层，并改变这些区 域硅的导电性。
清除光刻胶：离子注入完 成后，光刻胶也被清除， 而注入区域(绿色部分)也 已掺杂，注入了不同的原 子。注意这时候的绿色和 之前已经有所不同。
16
3.4 光刻胶
光刻胶是长链聚合物，酚醛树脂基化合物是IC制造中最常用的光刻胶的 主要成分。胶中通常有三种成分，即树脂或基体材料、感光化合物 （PAC）、溶剂、添加剂。PAC是抑制剂，感光前，抑制光刻胶在显影 液中的溶解。感光后，起化学反应，增加了胶的溶解速度。
17
3.4 光刻胶
光刻胶的类型 显影后图形与掩膜版相反。凡是在能量束（光束、电子束、离子束等）的 照射下，以交联反应为主的光刻胶称为 负性光刻胶，简称 负胶。负胶在 曝光后，使聚合物发生交联，在显影液中溶解变慢。
晶体管就绪：至此，晶体 管已经基本完成。在绝缘 材(品红色)上蚀刻出三个 孔洞，并填充铜，以便和 其它晶体管互连。
抛光：将多余铜抛光掉， 也就是磨光晶圆表面。
铜层：电镀完成后，铜离 子沉积在晶圆表面，形成 一个薄薄的铜层。
电镀：在晶圆上电镀一层
硫酸铜，将铜离子沉淀到
晶体管上。
7
3.1 微电子制造流程