存储器扩展电路的设计与制作共45页文档
- 格式：ppt
- 大小：3.67 MB
- 文档页数：45
下载文档原格式
合集下载
单片机任务5.1 存储器扩展电路的设计与制作
如果要从EPROM中读出程序中定义的表格，需使用查 表指令：
MOVC A,@A+DPTR
MOVC A,@A+PC
3．EEPROM扩展实例 电擦除可编程只读存储器EEPROM是一种可用电气方法在
线擦除和再编程的只读存储器，它既有RAM可读可改写的特性， 又具有非易失性存储器ROM在掉电后仍能保持所存储数据的优 点。因此，EEPROM在单片机存储器扩展中，可以用作程序存 储器，也可以用作数据存储器，至于具体做什么使用，由硬件电 路确定。
单片机扩展存储器的关键是搞清楚扩展芯片的地址范围， 8031最大可以扩展64 KB(0000H～FFFFH)。决定存储器芯片地 址范围的因素有两个：一个是片选端的连接方法，一个是存储器 芯片的地址线与单片机地址线的连接。在确定地址范围时，必须 保证片选端为低电平。
本例中，2732的片选端总是接地，因此第一个条件总是满足 的，另外，2732有12条地址线，与8031的低12位地址相连，编 码结果见表5-2。
解：(1)选择芯片 本例要求选用8031单片机，内部无ROM区， 无论程序长短都必须扩展程序存储器(目前较少这样使用，但扩 展方法比较典型、实用)。
(2)硬件电路图 8031单片机扩展一片2732程序存储器电路如 图5-2所示。
图5-2 单片机扩展2732 EPROM电路
(3)芯片说明 1)74LS373。74LS373是带三态缓冲输出的8D锁存器，由于
2．EPROM程序存储器扩展实例 紫外线擦除电可编程只读存储器EPROM是国内用得较多的
程序存储器。EPROM芯片上有一个玻璃窗口，在紫外线照射下， 存储器中的各位信息均变1，即处于擦除状态。擦除干净的 EPROM可以通过编程器将应用程序固化到芯片中。 [例5-1] 在8031单片机上扩展4 KB EPROM程序存储器。
MOVC A,@A+DPTR
MOVC A,@A+PC
3．EEPROM扩展实例 电擦除可编程只读存储器EEPROM是一种可用电气方法在
线擦除和再编程的只读存储器，它既有RAM可读可改写的特性， 又具有非易失性存储器ROM在掉电后仍能保持所存储数据的优 点。因此，EEPROM在单片机存储器扩展中，可以用作程序存 储器，也可以用作数据存储器，至于具体做什么使用，由硬件电 路确定。
单片机扩展存储器的关键是搞清楚扩展芯片的地址范围， 8031最大可以扩展64 KB(0000H～FFFFH)。决定存储器芯片地 址范围的因素有两个：一个是片选端的连接方法，一个是存储器 芯片的地址线与单片机地址线的连接。在确定地址范围时，必须 保证片选端为低电平。
本例中，2732的片选端总是接地，因此第一个条件总是满足 的，另外，2732有12条地址线，与8031的低12位地址相连，编 码结果见表5-2。
解：(1)选择芯片 本例要求选用8031单片机，内部无ROM区， 无论程序长短都必须扩展程序存储器(目前较少这样使用，但扩 展方法比较典型、实用)。
(2)硬件电路图 8031单片机扩展一片2732程序存储器电路如 图5-2所示。
图5-2 单片机扩展2732 EPROM电路
(3)芯片说明 1)74LS373。74LS373是带三态缓冲输出的8D锁存器，由于
2．EPROM程序存储器扩展实例 紫外线擦除电可编程只读存储器EPROM是国内用得较多的
程序存储器。EPROM芯片上有一个玻璃窗口，在紫外线照射下， 存储器中的各位信息均变1，即处于擦除状态。擦除干净的 EPROM可以通过编程器将应用程序固化到芯片中。 [例5-1] 在8031单片机上扩展4 KB EPROM程序存储器。
C51单片机扩展存储器的设计课件
10
为部分译码。部分译码存在着部分存储器地址空间相重叠的 情况。
两种常用的译码器芯片。 （1）74LS138 74LS138是3-8译码器，有3个数据输入端,经译码产生8种状态。
其引脚如图8-3所示，真值表如表8-1所示。 由表8-1可见，当译码器的输入为某一固定编码时，其输出仅
有一个固定的引脚输出为低电平，其余的为高电平。而输 出为低电平的引脚就作为某一存储器芯片的片选端的控制 信号。
（3）ALE信号作为低8位地址的锁存控制信号。 （4）EA*信号作为内、外程序存储器的选择控制信号。但由于系统扩展的需要，真正作为数字I/O使用的，就剩 下P1口和P3口的部分口线了。
8.2 地址空间分配和外部地址锁存器 8.2.1 存储器地址空间分配
89C51单片机采用并行总线结构，大大增加了系统的灵活性， 使扩展易于实现，各扩展部件只要符合总线规范，就能 很方便地接入系统。
由于系统扩展是通过总线把AT89C51与各扩展部件连接起来。 因此，要进行系统扩展首先要构造系统总线。
2
系统总线按功能分为三组，如图8-1所示。 （1）地址总线（Adress Bus，AB） 地址总线用于传送单片机发出的地址信号，以便进行存储单元
和I/O接口芯片中的寄存器选择。地址总线是单向传输的。 （2）数据总线(Data Bus，DB) 数据总线用于在单片机与存储器之间或与I/O端口之间传送数
据。数据总线是双向的，可以进行两个方向的传送。 （3）控制总线（Control Bus，CB） 控制总线实际上就是单片机发出的各种控制信号线。 下面讨论如何构造系统三总线
如果用74LS138把64K空间全部划分为每块4KB，如何划分呢？ 由于4KB空间需要12条地址线进行“单元选择”，而译码器 的输入有3条地址线（P2.6～P2.4），P2.7没有参加译码， P2.7发出的0或1决定了选择64KB存储器空间的前32KB还是后 32KB，由于P2.7没有参加译码，就不是全译码方式，这样前 后两个32KB空间就重叠了。
为部分译码。部分译码存在着部分存储器地址空间相重叠的 情况。
两种常用的译码器芯片。 （1）74LS138 74LS138是3-8译码器，有3个数据输入端,经译码产生8种状态。
其引脚如图8-3所示，真值表如表8-1所示。 由表8-1可见，当译码器的输入为某一固定编码时，其输出仅
有一个固定的引脚输出为低电平，其余的为高电平。而输 出为低电平的引脚就作为某一存储器芯片的片选端的控制 信号。
（3）ALE信号作为低8位地址的锁存控制信号。 （4）EA*信号作为内、外程序存储器的选择控制信号。但由于系统扩展的需要，真正作为数字I/O使用的，就剩 下P1口和P3口的部分口线了。
8.2 地址空间分配和外部地址锁存器 8.2.1 存储器地址空间分配
89C51单片机采用并行总线结构，大大增加了系统的灵活性， 使扩展易于实现，各扩展部件只要符合总线规范，就能 很方便地接入系统。
由于系统扩展是通过总线把AT89C51与各扩展部件连接起来。 因此，要进行系统扩展首先要构造系统总线。
2
系统总线按功能分为三组，如图8-1所示。 （1）地址总线（Adress Bus，AB） 地址总线用于传送单片机发出的地址信号，以便进行存储单元
和I/O接口芯片中的寄存器选择。地址总线是单向传输的。 （2）数据总线(Data Bus，DB) 数据总线用于在单片机与存储器之间或与I/O端口之间传送数
据。数据总线是双向的，可以进行两个方向的传送。 （3）控制总线（Control Bus，CB） 控制总线实际上就是单片机发出的各种控制信号线。 下面讨论如何构造系统三总线
如果用74LS138把64K空间全部划分为每块4KB，如何划分呢？ 由于4KB空间需要12条地址线进行“单元选择”，而译码器 的输入有3条地址线（P2.6～P2.4），P2.7没有参加译码， P2.7发出的0或1决定了选择64KB存储器空间的前32KB还是后 32KB，由于P2.7没有参加译码，就不是全译码方式，这样前 后两个32KB空间就重叠了。
存储器扩展(课堂PPT)
例: 用4K×4位的存储器芯片经位扩充构成4KB的存 储器，需要 2片 存储芯片，扩充如图示。
4K×8 4K×4
=2片
青岛科技大学
4
2. 字扩展
❖ 适用场合：存储器芯片的字长符合存储器系统的 要求，但其容量小于存储器系统的要求。
❖ 这时，可使用到地址译码电路，以其输入的地址 码来区分高位地址，而以其输出端的控制线来对 具有相同低位地址的几片存储器芯片进行片选。
3. 字位扩充
3. 字位扩充
青岛科技大学
12
小结 存储器扩充可以分为3个步骤：
选择适合的芯片； STEP1
根据要求将芯片“多片并联” STEP2 进行位扩充，设计出满足字
长要求的“存储模块”；
对“存储模块”进行字扩充 STEP3 ，构成符合要求的存储器。
青岛科技大学
14
这是你们收获的季节,丰收去吧！
读/写信号 片选信号
R/W A11~A0 4K×4
SRAM CS D3~D0
R/W A11~A0 4K×4
SRAM CS D3~D0
0100 0001
D7~D4 数据总线DB
D3~D0
位扩充连接示意图
青岛科技大学
17
2. 字扩展
CPU是根据存储器的地址访问相应的内 容，地址是唯一的，因此每一块芯片地的址总线AB 地址范围不同，则可以连接译码器不同 的输出端对存储器芯片进行片选。
青岛科技大学
8
3. 字位扩展
【例5-5】用Intel2164（64K×1）构成容量为 128KB的内存，连接线路如图示。 所需的芯片数： （128×8 ） /（64×1）=16片
8片组成64KB的内存模块 2组8内存模块构成128KB的内容容量
4K×8 4K×4
=2片
青岛科技大学
4
2. 字扩展
❖ 适用场合：存储器芯片的字长符合存储器系统的 要求，但其容量小于存储器系统的要求。
❖ 这时，可使用到地址译码电路，以其输入的地址 码来区分高位地址，而以其输出端的控制线来对 具有相同低位地址的几片存储器芯片进行片选。
3. 字位扩充
3. 字位扩充
青岛科技大学
12
小结 存储器扩充可以分为3个步骤：
选择适合的芯片； STEP1
根据要求将芯片“多片并联” STEP2 进行位扩充，设计出满足字
长要求的“存储模块”；
对“存储模块”进行字扩充 STEP3 ，构成符合要求的存储器。
青岛科技大学
14
这是你们收获的季节,丰收去吧！
读/写信号 片选信号
R/W A11~A0 4K×4
SRAM CS D3~D0
R/W A11~A0 4K×4
SRAM CS D3~D0
0100 0001
D7~D4 数据总线DB
D3~D0
位扩充连接示意图
青岛科技大学
17
2. 字扩展
CPU是根据存储器的地址访问相应的内 容，地址是唯一的，因此每一块芯片地的址总线AB 地址范围不同，则可以连接译码器不同 的输出端对存储器芯片进行片选。
青岛科技大学
8
3. 字位扩展
【例5-5】用Intel2164（64K×1）构成容量为 128KB的内存，连接线路如图示。 所需的芯片数： （128×8 ） /（64×1）=16片
8片组成64KB的内存模块 2组8内存模块构成128KB的内容容量
微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
Chap5-基于ARM的硬件系统设计
C
5
RS-232 串行接口
2
嵌入式
3
开发板
5
第32页，共100页。
32
2410的UART
S3C2410A 的UART (Universal Asynchronous Receiver and Transmitter) 提供了三个独立的异 步串行I/O口，每一个都可以工作在中断模式或 DMA模式，即UART可以产生中断或DMA请求以 在CPU和UART之前传送数据，使用系统时钟， UART最高可以支持230.4K bps 的位传输率。
第28页，共100页。
28
建立通用的I/O接口函数
应用
I/O操作
Create()
Open()
Read()
Write() Close() Loctl()
Destroy()
设备驱动程序
Driver_Create() Driver_Open() Driver_Read() Driver_Write() Driver_Close() Driver_Loctl() Driver_Destroy()
0X0000
I/O设备1
0X0000
主要优点：内存地址空间与I/O接口地址空间分开，互不影响，译码电路较 简单，并设有专门的I/O指令，所以编程序易于区分，且执行时间短，快 速性好。
缺点：只用I/O指令访问I/O端口，功能有限且要采用专用I/O周期和专用I/O控制 线，使微处理器复杂化。
第25页，共100页。
37
第38页，共100页。
38
UART的操作
串口初始化
将寄存器ULCONn、UCONn置零 设置寄存器ULCONn、UCONn、
UBRDIV 延时
5
RS-232 串行接口
2
嵌入式
3
开发板
5
第32页，共100页。
32
2410的UART
S3C2410A 的UART (Universal Asynchronous Receiver and Transmitter) 提供了三个独立的异 步串行I/O口，每一个都可以工作在中断模式或 DMA模式，即UART可以产生中断或DMA请求以 在CPU和UART之前传送数据，使用系统时钟， UART最高可以支持230.4K bps 的位传输率。
第28页，共100页。
28
建立通用的I/O接口函数
应用
I/O操作
Create()
Open()
Read()
Write() Close() Loctl()
Destroy()
设备驱动程序
Driver_Create() Driver_Open() Driver_Read() Driver_Write() Driver_Close() Driver_Loctl() Driver_Destroy()
0X0000
I/O设备1
0X0000
主要优点：内存地址空间与I/O接口地址空间分开，互不影响，译码电路较 简单，并设有专门的I/O指令，所以编程序易于区分，且执行时间短，快 速性好。
缺点：只用I/O指令访问I/O端口，功能有限且要采用专用I/O周期和专用I/O控制 线，使微处理器复杂化。
第25页，共100页。
37
第38页，共100页。
38
UART的操作
串口初始化
将寄存器ULCONn、UCONn置零 设置寄存器ULCONn、UCONn、
UBRDIV 延时
数字集成电路中的基本模块演示文稿
VDD C3
C0
C1
C2
C3
在预充电阶段（Ø＝0），传输管进位链中的所有中间节点都被预充电到
VDD，在求值阶段，当有输入进位且传播信号为PK为高电平，或进位产
设计生运算信功能号块（. 28GK）为高电平，节点CK放电
第28页，共83页。
• 棍棒图
数据通道版图由三排组织成位片式的单元组成:
Propagate/Generate Row
• 数据通路常常组织成位片式结构 • 每一个对一位进行操作——位片式
设计运算功能块. 7
第7页，共83页。
设计运算功能块. 8
第8页，共83页。
（二） 数据通路的特点：（它在很大程度上决定了整个系统的性 能） •规整性：（Bit-slice）优化版图
•局域性：（时间、空间，算子相邻布置）版图紧凑
设计运算功能块. 14
第14页，共83页。
加法器的反向特性
设计运算功能块. 15
第15页，共83页。
逐位(行波、串行)进位加法器
（1）结构：一个N位加法器可以通过把N个一位的全加器电路串联起来构成，第i 级的 Carry−out用来产生第i+1 级的 SUM和Carr y （2 ）特点：结构直观简单，运行速度慢，最坏情形下关键路径的
FA
FA
FA
FA
P0 G1
P0 G1
P2 G2
P3 G3
BP=P oP1P2P3
Ci,0
C o,0
Co,1
C o,2
FA
FA
FA
FA
C o,3
Multiplexe页，共83页。
例11.3 曼彻斯特进位链加法器中的进位旁路
P0
存储器的扩展课程设计
存储器的扩展课程设计一、课程目标知识目标：1. 学生能理解存储器的基本概念，掌握存储器扩展的原理及方法。
2. 学生能了解不同类型存储器的特点，例如RAM、ROM、EEPROM等，并掌握其应用场景。
3. 学生能掌握存储器地址线和数据线的连接方式，理解存储器容量与地址线位数的关系。
技能目标：1. 学生具备分析和设计简单存储器扩展电路的能力，能运用所学知识解决实际问题。
2. 学生能运用相关软件工具（如仿真软件）进行存储器扩展电路的搭建和测试。
3. 学生通过小组合作，提高沟通与协作能力，培养团队精神。
情感态度价值观目标：1. 学生培养对电子技术学科的兴趣，提高学习积极性。
2. 学生认识到存储器扩展技术在现实生活中的应用，增强实践意识和创新意识。
3. 学生在小组合作中学会尊重他人意见，培养良好的团队合作精神和沟通能力。
课程性质：本课程为电子技术学科的一门实用技术课程，旨在帮助学生掌握存储器扩展技术的基本原理和方法，提高实践操作能力。
学生特点：本课程针对的是高年级学生，他们已经具备了一定的电子技术基础知识，具有较强的学习能力和动手能力。
教学要求：教师应注重理论与实践相结合，采用启发式教学，引导学生主动探索、积极思考，培养学生的创新意识和实际操作能力。
同时，注重评估学生在课程中的学习成果，确保课程目标的达成。
二、教学内容1. 存储器概述- 存储器的分类及特点- 存储器的基本工作原理2. 存储器扩展技术- 扩展存储器的基本原理- 地址线、数据线的连接方法- 存储器容量与地址线位数的关系3. 常用存储器芯片介绍- RAM、ROM、EEPROM等存储器芯片- 各类存储器芯片的引脚功能及内部结构4. 存储器扩展电路设计- 存储器扩展电路的设计方法- 地址译码器、数据缓冲器等组件的应用- 存储器扩展电路的仿真与测试5. 实践操作- 搭建简单存储器扩展电路- 编写测试程序，验证存储器扩展电路的功能- 分析实验结果，优化存储器扩展电路设计教学内容安排和进度：第1-2周：学习存储器概述、存储器扩展技术相关理论知识第3-4周：介绍常用存储器芯片，分析其内部结构和引脚功能第5-6周：设计存储器扩展电路，进行仿真与测试第7-8周：实践操作，搭建存储器扩展电路，编写测试程序，验证电路功能教材章节关联：本教学内容与教材中关于存储器及其扩展技术的章节紧密相关，涵盖了存储器的基本概念、工作原理、扩展方法以及实践应用等方面。
最新扩展存储器的设计
▪ 8D锁存器74LS373 ▪ 74LS373是一种带输出三态门的8D锁存器。
74LS373的结构示意图
74LS373用作地址锁存器
▪ 1D～8D为8个输入端。 ▪ 1Q～8Q为8个输出端。 ▪ G为数据打入端： 当G为“1”时， 锁存器输出状
态(1Q～8Q)同输入状态(1D～8D)； 当G由“1” 变“0”时， 数据打入锁存器中。
▪ 8.5 静态数据存储器的扩展
D0～7
D8～15
R/W CE
A0～10
共用片选
D0～7 R/W
CE
A0～10
D0～7 R/W
CE
A0～10
地址、片选和读写引线并联后引出，数据线并列引出。
二、扩充存储器容量：
▪ 地址线、数据线和读写控制线均并联。 ▪ 为保证并联数据线上没有信号冲突，必须用片选信
号区别不同芯片的地址空间（不能共用片选）。
扩展存储器的设计
▪ 单片机系统的扩展是以基本的最小系统为基础的, 故应首先熟悉最小应用系统的结构。
▪ 实际上, 内部带有程序存储器的8051或8751单片 机本身就是一个最简单的最小应用系统,许多实际 应用系统就是用这种成本低和体积小的单片结构 实现了高性能的控制。
▪ 对于目前国内较多采用的内部无程序存储器的芯 片8031来说, 则要用外接程序存储器的方法才能 构成一个最小应用系统。
低电平)，由DIR端控制驱动方向： DIR为“1”时方向从左到右(输出允许)， DIR为“0”时方向从右到左(输入允许)。 74LS244和74LS245的引脚图如 下图所示。
总线驱动器芯片管脚图 (a) 单向驱动器74LS244; (b) 双向驱动器74LS245
P2口外接74LS244;
存储器的扩展优秀课件
图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和 RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个 这样的存储模块用字扩展法连接便构成了4K8的存储器。用 A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同 时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器 对两根高位地址线A10A11译码，产生4根片选信号线，分别与各 组芯片的片选端相连。
2．存储器与数据总线的连接
对于不同型号的CPU，数据总线的数目不一定相同，连接时 要特别注意。
8086 CPU的数据总线有16根，其中高8位数据线D15D8接存 储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位库 (偶地址库)，根据BHE(选择奇地址库)和A0(选择偶地址库)的不同 状态组合决定对存储器做字操作还是字节操作。图6.20给出了由 两片6116(2K8)构成的2K字(4K字节)的存储器与8086 CPU的连 接情况。
表6.6 图6.16中各芯片地址空间分配表
地址 片号
1
A15A14
00 00
A13A12A11…A1A0
000…00 111…11
说明
最低地址(0000H) 最高地址(3FFFH)
2
01 01
000…00 111…11
最低地址(4000H) 最高地址(7FFFH)
3
10 10
000…00 111…11
3．存储器与地址总线的连接
8位机和8088 CPU的数据总线有8根，存储器为单一存储体 组织，没有高低位库之分，故数据线连接较简单。
A11～ A1 RD WR A0
BHE
A10～ A0 OE 6116 WE CE
A10～ A0 OE 6116 WE CE
第五章 存储器
微 机 原 理 汇 编 接 口 技 术
部分译码
部分片外地址参与译码 线路较简单 地址有重叠
第 19 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
线选
个别片外地址线直接连至存储芯片的片选输入端 有大量的地址重叠 只适用于小存储容量需求的场合
第 20 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
16位系统的连接
第 21 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 22 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 23 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
微 机 原 理 汇 编 接 口 技 术
第 26 页
存储器空间的分配和使用
微 机 原 理 汇 编 接 口 技 术
实模式
8086的工作模式，20条地址线能寻址1MB的空间 逻辑地址——段地址：偏移地址 实际地址——段地址×16+偏移地址
所有的系统开机后首先进入实模式
第 27 页
存储器空间的分配和使用
第4 页
存储器概述
微 RAM 机 SRAM 原 DRAM 理 ROM MROM 汇 PROM 编 EPROM 接 EEPROM 口 技 术
第5 页
存储器概述
微 存储器的引脚特征 机 地址线 原 数据线 片选 理 输出允许 汇 读/写控制 编 接 口 技 术
第6 页
随机存取存储器RAM 随机存取存储器
微 XMS，扩充存储器 机 将扩充存储器分为若干个16KB的数据页，同一时刻可将四页COPY 至UMB中的页框内进行处理 原 利用EMM386.EXE，将扩展存储器模拟成扩充存储器使用 理 速度相对较慢 汇 编 接 口 技 术
部分译码
部分片外地址参与译码 线路较简单 地址有重叠
第 19 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
线选
个别片外地址线直接连至存储芯片的片选输入端 有大量的地址重叠 只适用于小存储容量需求的场合
第 20 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
16位系统的连接
第 21 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 22 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 23 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
微 机 原 理 汇 编 接 口 技 术
第 26 页
存储器空间的分配和使用
微 机 原 理 汇 编 接 口 技 术
实模式
8086的工作模式，20条地址线能寻址1MB的空间 逻辑地址——段地址：偏移地址 实际地址——段地址×16+偏移地址
所有的系统开机后首先进入实模式
第 27 页
存储器空间的分配和使用
第4 页
存储器概述
微 RAM 机 SRAM 原 DRAM 理 ROM MROM 汇 PROM 编 EPROM 接 EEPROM 口 技 术
第5 页
存储器概述
微 存储器的引脚特征 机 地址线 原 数据线 片选 理 输出允许 汇 读/写控制 编 接 口 技 术
第6 页
随机存取存储器RAM 随机存取存储器
微 XMS，扩充存储器 机 将扩充存储器分为若干个16KB的数据页，同一时刻可将四页COPY 至UMB中的页框内进行处理 原 利用EMM386.EXE，将扩展存储器模拟成扩充存储器使用 理 速度相对较慢 汇 编 接 口 技 术