计算机系统结构(第五版) 第4章

第4章习题参考答案1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。

指令最好半字长或单字长，设16位比较合适。

一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。

2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。

答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。

双操作数指令单操作数指令无操作数指令3．指令格式结构如下所示，试分析指令格式及寻址方式特点。

答：该指令格式及寻址方式特点如下：(1) 单字长二地址指令。

(2) 操作码字段OP可以指定26=64种操作。

(3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。

(4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。

4．指令格式结构如下所示，试分析指令格式及寻址方式特点。

15 10 9 8 7 4 3 0答：该指令格式及寻址方式特点如下：(1)双字长二地址指令，用于访问存储器。

(2)操作码字段OP可以指定26=64种操作。

(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。

有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。

5．指令格式结构如下所示，试分析指令格式及寻址方式特点。

答：该指令格式及寻址方式特点如下：(1)该指令为单字长双操作数指令，源操作数和目的操作数均由寻址方式和寄存器构成，寄存器均有8个，寻址方式均有8种。

根据寻址方式的不同，指令可以是RR型、RS型、也可以是SS型；(2)因为OP为4位，所以最多可以有16种操作。

第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。

第4 章网络层4-01网络层向上提供的服务有哪两种？试比较其优缺点。

答案：虚电路服务和数据报服务。

虚电路的优点：虚电路服务是面向连接的，网络能够保证分组总是按照发送顺序到达目的站，且不丢失、不重复，提供可靠的端到端数据传输；目的站地址仅在连接建立阶段使用，每个分组使用短的虚电路号，使分组的控制信息部分的比特数减少，减少了额外开销；端到端的差错处理和流量控制可以由分组交换网负责，也可以由用户机负责。

虚电路服务适用于通信信息量大、速率要求高、传输可靠性要求高的场合。

虚电路的缺点：虚电路服务必须建立连接；属于同一条虚电路的分组总是按照同一路由进行转发；当结点发生故障时，所有通过出故障的结点的虚电路均不能工作。

数据报的优点：数据报服务不需要建立连接；每个分组独立选择路由进行转发，当某个结点发生故障时，后续的分组可以另选路由，因而提高了通信的可靠性。

数据报服务的灵活性好，适用于传输可靠性要求不高、通信子网负载不均衡、需要选择最佳路径的场合。

数据报的缺点：数据报服务是面向无连接的，到达目的站时不一定按发送顺序，传输中的分组可能丢失和重复，提供面向无连接的、不可靠的数据传输；每个分组都要有目的站的全地址；当网络发生故障是，出故障的结点可能会丢失数据，一些路由可能会发生变化；端到端的差错处理和流量控制只由主机负责。

4-02网络互连有何实际意义？进行网络互连时，有哪些共同的问题需要解决？答案：网络互连暗含了相互连接的计算机进行通信，也就是说从功能上和逻辑上看，这些相互连接的计算机网络组成了一个大型的计算机网络。

网络互连可以使处于不同地理位置的计算机进行通信，方便了信息交流，促成了当今的信息世界。

存在问题有：不同的寻址方案；不同的最大分组长度；不同的网络介入机制；不同的超时控制；不同的差错恢复方法；不同的状态报告方法；不同的路由选择技术；不同的用户接入控制；不同的服务（面向连接服务和无连接服务）；不同的管理与控制方式；等等。

1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别是△t 、2△t 和3△t 。

在下列各种情况下，分别写出连续执行n 条指令所需要的时间表达式。

⑴ 顺序执行方式。

⑵ 仅“取指令”和“执行”重叠。

⑶ “取指令”、“分析”和“执行”重叠。

答：⑴ 顺序执行方式12 ......1 2 12T ＝∑=++n1i i i i )t t t (执行分析取址＝n(△t ＋2△t ＋3△t)＝6n △t⑵ 仅“取指令”和“执行”重叠12 ......1 212T ＝6△t ＋∑=+1-n 1i i i )t t (执行分析＝6△t ＋(n-1)(2△t ＋3△t)＝(5n ＋1)△t⑶ “取指令”、“分析”和“执行”重叠12 34 ......1 2 3 41234△t2△t3△t△t2△t3△t△t2△t3△tT ＝6△t ＋∑=1-n 1i i )t (执行＝6△t ＋(n-1)(3△t)＝(3n ＋3)△t2. 一条线性流水线有4个功能段组成，每个功能段的延迟时间都相等，都为△t 。

开始5个任务，每间隔一个△t 向流水线输入一个任务，然后停顿2个△t ，如此重复。

求流水线的实际吞吐率、加速比和效率。

答：1 2 3 4 5 6 7 8 9 10 11 12 13 14 15...1 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 56 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23我们可以看出，在（7n+1）Δt 的时间内，可以输出5n 个结果，如果指令的序列足够长（n →∞），并且指令间不存在相关，那么，吞吐率可以认为满足：)n (t75t )n /17(5t )1n 7(n 5TP ∞→∆=∆+=∆+=加速比为：)n (720n /17201n 7n 20t )1n 7(t 4n 5S ∞→=+=+=∆+∆⨯=从上面的时空图很容易看出，效率为：)n (75n /1751n 7n 5t )1n 7(4t 4n 5E ∞→=+=+=∆+⨯∆⨯=3. 用一条5个功能段的浮点加法器流水线计算∑==101i i A F 。

计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。

第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ，按字节编址。

要求： （1）若用1K×4位的SRAM 芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。

参考答案： （1）64KB / 1K×4位 = 64×2 = 128片。

（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。

（3）显然，位方向上扩展了2倍，字方向扩展了64倍。

下图中片选信号CS 为高电平有效。

A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。

要求：（1） 计算所需芯片数，并画出该存储器的逻辑框图。

（2） 若采用异步刷新方式，每单元刷新间隔不超过2ms ，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256KB / 64K×1位 = 4×8 = 32片。

存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。

（2）因为每个单元的刷新间隔为2ms ，所以，采用异步刷新时，在2ms 内每行必须被刷新一次，且仅被刷新一次。

因为DRAM 芯片存储阵列为64K=256×256，所以一共有256行。

因此，存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。

采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。

A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个EPROM 芯片？ （4） 画出该只读存储器的逻辑框图。

第四章课后题1、设二级虚拟存储器的TA1=10^(-7)s、TA2=10^(-2)s,为使存储层次的访问效率e达到最大值的80%以上，命中率H至少要求达到多少？实际上这样高的命中率是很难达到的，那么从存储层次上如何改进？解：∵e=1/[H+(1-H)r] 且r=TA2/TA1 ∴H至少达到99.9%这样的命中率很难达到，可在二级存储器间加一层电子磁盘，降低r，从而降低对H的要求。

2、程序存放在模32单字交叉存储器中，设访存申请队的转移概率λ为25%,求每个存储周期能访问到的平均字数。

当模数为16呢？由此你可得到什么结论？解：B=[ 1-(1-λ)^m] /λ由λ=0.25,m=32 求得：B=4-4*(3/4)^32=4同理，m=16时,B=4-4*(3/4)^16=3.96由此可看出，当转移概率λ为25%比较大时，采用模32与模16的每个存储周期能访问的平均字数非常相近。

就是说，此时，提高模数m对提高主存实际频宽已不显著。

实际上，模数m的进一步增大，会因工程实现上的问题，导致实际性能反而可能比模16的还要低，且价格更高。

所以模数m不宜太大。

对于λ为25%的情况，可以计算机出m=8时，其B已经接近于3.6了。

3、设主存每个分体的存取周期为2μs，宽度为4个字节。

采用模m多分体交叉存取，但实际频宽只能达到最大频宽的0.6倍。

现要求主存实际频宽为4M B/S,问主存模数m应取多少方能使两者速度基本适配？其中m取2的幂。

解：由题意已知存取周期Tm=2*10^(-6)s,宽度W=4B,B实=0.6Bm=4*2^20B/S, Bm=W*m/Tm=6.99*10^6B/Sm=Bm*Tm/W=6.99*10^6*2*10^-6/4=3.495所以m取4能满足要求P.S.①微秒（百万分之一秒)1μs=10^-6s②计量单位中的M(兆)是10的6次方，见到M自然想起要在该数值的后边续上六个0，即扩大一百万倍。

在二进制中，MB也表示到了百万级的数量级，但1 MB不正好等于1000000字节，而是1048576字节，即1MB = 2E+20 Bytes = 1048576Bytes。

第一章概述1-02 简述分组交换的要点。

答：（1）报文分组，加首部（2）经路由器储存转发（3）在目的地合并1-03 试从多个方面比较电路交换、报文交换和分组交换的主要优缺点。

<简答>答：（1）电路交换：端对端通信质量因约定了通信资源获得可靠保障，对连续传送大量数据效率高。

（2）报文交换：无须预约传输带宽，动态逐段利用传输带宽对突发式数据通信效率高，通信迅速。

（3）分组交换：具有报文交换之高效、迅速的要点，且各分组小，路由灵活，网络生存性能好。

1-05 因特网的发展大致分为哪几个阶段？请指出这几个阶段的主要特点。

答：从单个网络APPANET向互联网发展；TCP/IP协议的初步成型建成三级结构的Internet；分为主干网、地区网和校园网；形成多层次ISP结构的Internet；ISP首次出现。

1-08 计算机网络都有哪些类别？各种类别的网络都有哪些特点？答：按范围：（1）广域网WAN：远程、高速、是Internet的核心网。

（2）城域网：城市范围，链接多个局域网。

（3）局域网：校园、企业、机关、社区。

（4）个域网PAN：个人电子设备按用户：公用网：面向公共营运。

专用网：面向特定机构。

1-22 网络协议的三个要素是什么？各有什么含义？答：网络协议：为进行网络中的数据交换而建立的规则、标准或约定。

由以下三个要素组成：（1）语法：即数据与控制信息的结构或格式。

（2）语义：即需要发出何种控制信息，完成何种动作以及做出何种响应。

（3）同步：即事件实现顺序的详细说明。

1-24 论述具有五层协议的网络体系结构的要点，包括各层的主要功能。

答：综合OSI 和TCP/IP 的优点，采用一种原理体系结构。

各层的主要功能：物理层物理层的任务就是透明地传送比特流。

（注意：传递信息的物理媒体，如双绞线、同轴电缆、光缆等，是在物理层的下面，当做第0 层。

）物理层还要确定连接电缆插头的定义及连接法。

数据链路层数据链路层的任务是在两个相邻结点间的线路上无差错地传送以帧（frame）为单位的数据。

计算机系统结构第五版习题答案1.层次结构现代通用的计算机系统是由紧密相关的硬件和软件组成的。

从使用语言的角度，可以将系统看成是按功能划分的多层机器级组成的层次结构，由高到低分别为应用语言机器级、高级语言机器级、汇编语言机器级、操作系统机器级、传统机器语言机器级和微程序机器级。

2.计算机系统结构也称计算机体系结构，它只是系统结构中的一部分，指的是层次结构中的传统机器级的系统结构。

其界面之上包括操作系统级、汇编语言级、高级语言级和应用语言级中所有软件的功能，该界面之下包括所有硬件和固件的功能。

3.计算机实现指的是计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，器件、模块、插件、底板的划分与连接，专用器件的设计，微组装技术，信号传输，电源、冷却及整机装配技术等。

它着眼于器件技术和微组装技术，其中，器件技术在实现技术中起着主导作用。

4.数据表示指的是能由机器硬件直接识别和引用的数据类型。

5.霍夫曼压缩概念霍夫曼压缩概念的基本思想时，当各种事件发生的概率不均等时，采用优化技术，对发生概率最高的事件用最短的位数来表示，而对出现概率较低的事件允许用较长的位数来表示，就会使表示的平均位数缩短。

6.RISC精简指令系统（RISC），不是简单地把指令系统进行简化，而是通过简化指令的途径使计算机的结构更加简单合理，以减少指令的执行周期数，从而提高运算速度。

7.CISC复杂指令系统（CISC），设计风格力图缩小机器语言与高级语言的语义差距，使源程序长度尽可能的短，以及尽可能少的访问存储器和执行尽可能少的指令，以求获得高性能。

8.非专用总线可以被多种功能或多个部件所分时共享，同一时间只有一对部件可使用总线进行通信。

9.数据宽度I/O设备取得I/O总线后所传送数据的总量.10.中断响应次序是在同时发生多个不同中断类的中断请求时，中断响应硬件中的排队器所决定的响应次序。

11.中断处理次序中断处理完的次序，也即中断处理程序完成中断处理的次序。

第四章网络层1.网络层向上提供的服务有哪两种？是比较其优缺点。

网络层向运输层提供“面向连接”虚电路（Virtual Circuit）服务或“无连接”数据报服务前者预约了双方通信所需的一切网络资源。

优点是能提供服务质量的承诺。

即所传送的分组不出错、丢失、重复和失序（不按序列到达终点），也保证分组传送的时限，缺点是路由器复杂，网络成本高；后者无网络资源障碍，尽力而为，优缺点与前者互易2.网络互连有何实际意义？进行网络互连时，有哪些共同的问题需要解决？网络互联可扩大用户共享资源范围和更大的通信区域进行网络互连时，需要解决共同的问题有：不同的寻址方案不同的最大分组长度不同的网络接入机制不同的超时控制不同的差错恢复方法不同的状态报告方法不同的路由选择技术不同的用户接入控制不同的服务（面向连接服务和无连接服务）不同的管理与控制方式3.作为中间设备，转发器、网桥、路由器和网关有何区别？中间设备又称为中间系统或中继(relay)系统。

物理层中继系统：转发器(repeater)。

数据链路层中继系统：网桥或桥接器(bridge)。

网络层中继系统：路由器(router)。

网桥和路由器的混合物：桥路器(brouter)。

网络层以上的中继系统：网关(gateway)。

4.试简单说明下列协议的作用：IP、ARP、RARP和ICMP。

IP协议：实现网络互连。

使参与互连的性能各异的网络从用户看起来好像是一个统一的网络。

网际协议IP是TCP/IP体系中两个最主要的协议之一，与IP协议配套使用的还有四个协议。

ARP协议：是解决同一个局域网上的主机或路由器的IP地址和硬件地址的映射问题。

RARP：是解决同一个局域网上的主机或路由器的硬件地址和IP地址的映射问题。

ICMP：提供差错报告和询问报文，以提高IP数据交付成功的机会因特网组管理协议IGMP：用于探寻、转发本局域网内的组成员关系。

5.IP地址分为几类？各如何表示？IP地址的主要特点是什么？分为ABCDE 5类;每一类地址都由两个固定长度的字段组成，其中一个字段是网络号net-id，它标志主机（或路由器）所连接到的网络，而另一个字段则是主机号host-id，它标志该主机（或路由器）。

1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别是△t 、2△t 和3△t 。

在下列各种情况下，分别写出连续执行n 条指令所需要的时间表达式。

⑴ 顺序执行方式。

⑵ 仅“取指令”和“执行”重叠。

⑶ “取指令”、“分析”和“执行”重叠。

答：⑴ 顺序执行方式12 ......1 2 12T ＝∑=++n1i i i i )t t t (执行分析取址＝n(△t ＋2△t ＋3△t)＝6n △t⑵ 仅“取指令”和“执行”重叠12 ......1 212T ＝6△t ＋∑=+1-n 1i i i )t t (执行分析＝6△t ＋(n-1)(2△t ＋3△t)＝(5n ＋1)△t⑶ “取指令”、“分析”和“执行”重叠12 34 ......1 2 3 41234△t2△t3△t△t2△t3△t△t2△t3△tT ＝6△t ＋∑=1-n 1i i )t (执行＝6△t ＋(n-1)(3△t)＝(3n ＋3)△t2. 一条线性流水线有4个功能段组成，每个功能段的延迟时间都相等，都为△t 。

开始5个任务，每间隔一个△t 向流水线输入一个任务，然后停顿2个△t ，如此重复。

求流水线的实际吞吐率、加速比和效率。

答：1 2 3 4 5 6 7 8 9 10 11 12 13 14 15...1 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 56 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23我们可以看出，在（7n+1）Δt 的时间内，可以输出5n 个结果，如果指令的序列足够长（n →∞），并且指令间不存在相关，那么，吞吐率可以认为满足：)n (t75t )n /17(5t )1n 7(n 5TP ∞→∆=∆+=∆+=加速比为：)n (720n /17201n 7n 20t )1n 7(t 4n 5S ∞→=+=+=∆+∆⨯=从上面的时空图很容易看出，效率为：)n (75n /1751n 7n 5t )1n 7(4t 4n 5E ∞→=+=+=∆+⨯∆⨯=3. 用一条5个功能段的浮点加法器流水线计算∑==101i i A F 。

《大学计算机基础》第五版_第1-4章课后习题答案1.简述计算机系统的组成。

由硬件系统和软件系统组成2.计算机硬件包括那几个部分？分别说明各部分的作用。

a）主机和外设b）主机包括中央处理器和内存作用分别是指挥计算机的各部件按照指令的功能要求协调工作和存放预执行的程序和数据。

外设包括输入输出设备和外存，作用是接受用户输入的原始数据和程序并将它们转化为计算机可以识别的形式存放在内存中，将存放在内存中由计算机处理的结果转变为人们所能接受的形式。

3.指令和程序有什么区别？试述计算机执行指令的过程。

a)指令是能被计算机识别并执行的二进制代码，程序是计算机指令的有序集合。

b)取指令，分析指令，执行指令。

4.指令的串行执行和并行执行有什么区别？串行执行即在任何时刻只能执行一条指令，并行执行可以执行多条指令。

5.什么是流水线技术?在程序执行时多条指令重叠进行操作的一种准并行处理技术。

6.简述系统软件和应用软件的区别。

系统软件是指控制计算机的运行、管理计算机的各种资源、并为应用软件提供支持和服务。

应用软件是利用计算机的软、硬件资源为某一专门目的而开发的软件。

7.简述机器语言、汇编语言、高级语言各自的特点。

机器语言编程工作量大、难学难记难修改；汇编语言编程质量高，站存储空间少、执行速度快；高级语言接近自然语言和数学公式。

8.简述解释和编译的区别。

解释的翻译工作可立即执行，而编译的翻译工作不可立即装入机器执行。

9.简述将资源程序编译成可执行程序的过程。

首先产生一个与资源程序等价的目标程序，然后连接程序将目标程序和有关的程序库组合成一个完整的可执行程序。

10.简述常用各种高级语言的特点。

FORTRAN：用于科学计算。

COBOL：面向商业的通用语言。

C/C++:功能丰富，灵活，简洁明了。

BASIC：非结构化，功能少，速度慢。

JAVA：严谨可靠易懂。

11.什么是主板?它主要有哪些部件？各部件是如何连接的？a)主板（母版）是微型计算机中最大的一块集成电路板，也是其他部件和各种外部设备的连接载体。

计算机体系结构第四章练习题参考解答第四章4.52 浮点数系统使⽤的阶码基值r e =2，阶值位数q=2，尾数基值r m =10，尾数位数p ′=1，即按照使⽤的⼆进制位数来说，等价于p=4。

计算在⾮负阶、正尾数、规格化情况下的最⼩尾数值、最⼤尾数值、最⼤阶值、可表⽰的最⼩值和最⼤值及可表⽰数的个数。

解: 最⼩尾数值：r m -1 = 10-1 = 0.1最⼤尾数值：1- r m -p ′ =1-10-1 = 0.9 最⼤阶值：2q -1=3可表⽰数的最⼩值：1×r m -1 = 10-1 = 0.1 可表⽰数的最⼤值：r m 2q-1×（1- r m -p ′）=103（1-10-1）= 900可表⽰数的个数：2q ×r m p ′（r m -1）/r m = 22×101（10-1）/10 = 364.53 ⼀台机器要求浮点数的字长的精度不低于10-7.2，表数的范围正数不⼩于1038，且正负对称。

尾数⽤原码、纯⼩数表⽰，阶码⽤移码、整数表⽰。

设计这种浮点数的格式。

解依题意，取表数范围N =1038，表数精度δ=10-7.2。

由式（4-4）得：37log(log10log 21)log 2q +> = 6.99，上取整，得到阶码字长q=7。

由式（4-5）得：16log1053.2log 2p -->=，上取整，得到尾数字长p=24。

从⽽加上⼀个尾数符号位和⼀个阶码符号位，浮点数的总字长为：p+q+2=24+7+2=33。

实际浮点数总字长应为8的倍数，故取浮点数总字长为40位。

多出的7位可以加到尾数字长p 中⽤于提⾼浮点数的表数精度，也可以加到阶码字长q 中来扩⼤浮点数的表数范围。

暂且让p 增加6位，q 增加1位，即p=30，q=8。

如图4-8所⽰是设计出来的浮点数格式。

图4-8 例4.2浮点数的设计格式4.58 ⽤于⽂字处理的某专⽤机，每个⽂字符⽤4位⼗进制数字（0～9）编码表⽰，空格⽤︼表⽰。

第四章存储体系历年真题精选1. 下列说法正确的是（ D ）。

A. Cache容量一般不大，命中率不会很高B. Cache本身速度很快，但地址变换速度很慢C. Cache芯片速度一般比CPU速度慢数十倍D. Cache存储器查映像表和访问物理Cache其间可以流水，使速度与CPU匹配2．以下与虚拟存储器的等效访问速度无关的是（ D ）。

A. 页地址流B. 页面调度策略C. 主存的容量D. 辅存的容量3. 页面虚拟存储器把（程序）空间和（主存）空间都机械等分成相同大小的页面。

4. Cache若采用全相联映像规则，则主存中（任意一）块都可映像装入到Cache中的（任意一）块的位置上。

5. 解决计算机主存与CPU的速度差对机器性能的影响，可采用哪三种解决方法？(p86)6. 对于二级虚拟存储层次，其等效访问时间与主、辅存的访问时间有什么关系？可采取哪些措施提高存储层次的等效访问速度？（至少提出两种）（P88）7. 有一个虚拟存贮器，主存有0～3四页位置，程序有0～7八个虚页，采用全相联映象和FIFO替换算法。

给出如下程序页地址流；2，3，5，2，4，0，1，2，4，6。

（1）假设程序的2，3，5页已先后装入主存的第3、2、0页位置，请画出上述页地址流工作过程中，主存各页位置上所装程序各页页号的变化过程图，标出命中时刻。

（2）求出此期间虚存总的命中率H。

（50%）8. 某虚拟存储器共8个页面，每页为1024个字，实际主存为4K个字，采用页表法进行地址映象。

映象表的内容如下表所示。

实页号装入位3 11 12 03 02 11 00 10 0(1)求出会发生页面失效的全部虚页号；（2，3,5,7）(2)求出虚地址为：0，3728，1023，1024，7800，6800的主存实地址。

（3072，页失效，4095,1024，页失效，656）同步强化练习一．单项选择题。

1. 替换算法要解决的问题是（ C ）。

A.用户的虚页如何与主存的实页对应B.如何用主存的实页号替代多用户的虚页号C.当页面失效，选择主存中哪个页作为被替换的页D.新用户要进入主存，选择哪个用户作为被替换的用户2. 虚拟存储器地址变换是指（ C ）。