EVOC PCB 阻抗模板制作要求-12层

PCB阻抗设计及叠层目录前言 (4)第一章阻抗计算工具及常用计算模型 (7)1.0 阻抗计算工具 (7)1.1 阻抗计算模型 (7)1.11. 外层单端阻抗计算模型 (7)1.12. 外层差分阻抗计算模型 (8)1.13. 外层单端阻抗共面计算模型 (8)1.14. 外层差分阻抗共面计算模型 (9)1.15. 内层单端阻抗计算模型 (9)1.16. 内层差分阻抗计算模型 (10)1.17. 内层单端阻抗共面计算模型 (10)1.18. 内层差分阻抗共面计算模型 (11)1.19. 嵌入式单端阻抗计算模型 (11)1.20. 嵌入式单端阻抗共面计算模型 (12)1.21. 嵌入式差分阻抗计算模型 (12)1.22. 嵌入式差分阻抗共面计算模型 (13)第二章双面板设计 (14)2.0 双面板常见阻抗设计与叠层结构 (14)2.1. 50 100 || 0.5mm (14)2.2. 50 || 100 || 0.6mm (14)2.3. 50 || 100 || 0.8mm (15)2.4. 50 || 100 || 1.6mm (15)2.5. 50 70 || 1.6mm (15)2.6. 50 || 0.9mm || Rogers Er=3.5 (16)2.7. 50 || 0.9mm || Arlon Diclad 880 Er=2.2 (16)第三章四层板设计 (17)3.0. 四层板叠层设计方案 (17)3.1. 四层板常见阻抗设计与叠层结构 (18)3.10. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm (18)3.11. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm (19)3.12. SGGS || 50 55 60 || 90 95 100 || 1.6mm (20)3.13. SGGS || 50 55 60 || 85 90 95 100 || 1.0mm 1.6mm (21)3.14. SGGS || 50 55 75 || 100 || 1.0mm 2.0mm (22)3.15. GSSG || 50 || 100 || 1.0mm (22)3.16. SGGS || 75 ||100 105 || 1.3mm 1.6mm (23)3.17. SGGS || 50 100 || 1.3mm (23)3.18. SGGS || 50 100 || 1.6mm (24)3.19. SGGS || 50 || 1.6mm || 混压 (24)3.20. SGGS || 50 || 1.6mm || 混压 (25)3.21. SGGS || 50 || 100 || 2.0mm (25)第四章六层板设计 (26)4.0. 六层板叠层设计方案 (26)4.1. 六层板常见阻抗设计与叠层结构 (27)4.10. SGSSGS || 50 55 || 90 100 || 1.0mm (27)4.11. SGSSGS || 50 || 90 100 || 1.0mm (28)4.12. SGSSGS || 50 || 90 100 || 1.6mm (29)4.13. SGSGGS || 50 || 90 100 || 1.6mm (30)4.14. SGSGGS || 50 || 90 100 || 1.6mm (31)4.15. SGSSGS || 50 75 || 100 || 1.6mm (32)4.16. SGSSGS || 50 || 90 100 || 1.6mm (33)4.17. SGSSGS || 50 || 100 || 1.6mm (34)4.18. SGSSGS || 50 60 || 90 100 || 1.6mm (35)4.19. SGSSGS || 50 60 || 100 110 || 1.6mm (36)4.20. SGSSGS || 50 || 90 100 || 1.6mm (37)4.21. SGSSGS || 65 75 || 100 || 1.6mm (38)4.22. SGSGGS || 50 55 || 85 90 100 || 1.6mm (39)4.23. SGSSGS || 50 55 || 90 100 || 1.6mm (40)4.24. SGSGGS || 50 55 || 90 100 || 1.6mm (41)4.25. SGSGGS || 50 || 90 100 || 1.6mm (42)4.26. SGGSGS || 50 60 || 90 100 || 1.6mm (43)4.27. SGSGGS || 37.5 50 || 100 || 2.0mm (44)4.28. SGSGGS || 37.5 50 || 100 || 2.0mm (45)4.29. SGSGGS || 37.5 50 || 100 || 2.0mm (46)4.30. SGSGGS || 37.5 50 || 100 || 2.0mm (47)第五章八层板设计 (48)5.0. 八层板叠层设计方案 (48)5.1. 八层板常见阻抗设计与叠层结构 (49)5.10. SGSSGSGS || 50 55 || 90 100 || 1.0mm (49)5.11. SGSGGSGS || 50 55 || 90 100 || 1.0mm (50)5.12. SGSGGSGS || 55 || 90 100 || 1.0mm (51)5.13. SGSSGSGS || 55 90 100 || 1.6mm (52)5.14. SGSGGSGS || 50 || 100 || 1.6mm (53)5.15. SGSGGSGS || 55 90 100 || 1.6mm (54)5.16. SGSGGSGS || 50 55 || 100 || 1.6mm (55)5.17. SGSSGSGS || 37.5 50 55 75 || 90 100 || 1.6mm (56)5.18. SSGSSGSS || 50 || 100 || 1.6mm (57)5.19. SGSGSSGS || 50 55 || 90 100 || 1.6mm (58)5.20. GSGSSGSG || 50 60 || 100 || 2.0mm (59)5.21. SGSGGSGS || 37.5 50 55 75 || 90 100 || 2.0mm (60)5.22. SSGSSGSS || 50 55 60 || 100 || 2116 2.0mm (61)5.23. SGSG GSGS || 55 || 90 100 || 2116 2.0mm (62)5.24. SGSGGSGS || 50 65 70 || 50 85 100 110 || 2.0mm (63)5.25. GSGSSGSG || 50 ||100 || 2.0mm (64)5.26. SGSGSSGS || 50 55 60 || 85 90 100 || 2.0mm (65)5.27. SGSSGSGS || 50 55 || 90 100 || 2.0mm (67)第六章十层板设计 (68)6.0 十层板叠层设计方案 (68)6.1. 十层常见阻抗设计与叠层结构 (69)6.10. SGSSGSGSGS || 50 || 100 || 1.6mm (69)6.11. SGSSGSGSGS || 50 || 100 || 1.6mm (70)6.12. SGSSG GSSGS || 50 || 90 100 || 1.6mm (71)6.13. SGSGG SGSGS || 50 || 90 100 || 2.0mm (72)6.14. SGSSGGSSGS || 50 || 100 || 1.8mm (73)6.15. SGSSGGSSGS || 50 || 100 || 2.0mm (74)6.16. SGSSGGSSGS || 50 || 90 100 || 2.0mm (75)6.17. SGSGGSGSGS || 50 || 100 || 2.0mm (76)6.18. SGSSGSGSGS || 50 || 90 100 || 2.0mm (77)6.19. SGSGSGGSGS || 50 || 100 || 2.0mm (78)6.20. SGSGSGGSGS || 50 75 || 150 || 2.4mm (79)6.21. SGGSSGSGGS || 50 75 || 100 || 1.8mm (80)第七章十二层板设计 (81)7.0 十二层板叠层设计方案 (81)7.1 十二层常见阻抗设计与叠层结构 (82)7.10. SGSGSGGSGSGS || 33 37.5 40 50 || 85 90 100 || 1.6mm (82)7.11. SGSSGSSGSSGS || 50 || 100 || 1.6mm (83)7.12. SGSGSGGSGSGS || 50 || 100 || 1.6mm (85)7.13. SGSGSGGSGSGS || 33 37.5 40 50 || 85 90 100 || 1.6mm (86)7.14. SGSGSGGSGSGS || 33 37.5 40 50 || 85 90 100 || 1.6mm (87)7.15. SGSSGGSSGSGS || 45 50 || 100 || 1.6mm (89)7.16. SG SG SG GS GS GS || 50 || 100 || 1.6mm (90)7.17. SGSGSGGSGSGS || 50 60 || 100 || 2.0mm (91)7.18. SGSGSGGSGSGS || 50 55 || 90 100 || 2.0mm (92)7.19. SGSGSGGSGSGS || 50 60 || 100 || 2.2mm (93)前言随着信号传输速度的迅猛提高以及高频电路的广泛应用,对印刷电路板也提出了更高的要求?要得到完整?可靠?精确?无干扰?噪音的传输信号?就必须保证印刷电路板提供的电路性能保证信号在传输过程中不发生反射现象,信号完整,传输损耗低,起到匹配阻抗的作用?为了使信号,低失真﹑低干扰?低串音及消除电磁干扰EMI?阻抗设计在PCB设计中显得越来越重要?对我们而言，除了要保证PCB板的短、断路合格外，还要保证阻抗值在规定的范围内，只有这两方向都合格了印刷板才符合客户的要求。

PCB阻抗设计及计算教程PCB阻抗设计及计算是电路设计与布局中的重要一环，它对于保证电路性能、抑制信号干扰和提高系统稳定性具有至关重要的作用。

本文将介绍PCB阻抗的基本概念，阻抗设计的目标和方法，并详细解释如何进行PCB阻抗计算。

1.基本概念：在PCB设计中，阻抗是指电流或信号在电路板上的传输时遇到的阻碍。

阻抗主要由导线、平面、空气等介质的特性决定。

常见的阻抗有单端阻抗和差分阻抗。

2.阻抗设计的目标：(1)确保信号完整性：通过控制阻抗，避免信号的反射和损耗，确保信号的完整性，避免信号失真以及噪声和串扰的引入。

(2)抑制系统的电磁辐射：通过设计合适的阻抗，减少电流的回流路径，降低系统的电磁辐射水平，提高抗干扰能力。

(3)提高系统的工作稳定性：通过阻抗设计和匹配，使得信号传输更加稳定，避免因阻抗不匹配引起的系统不稳定和故障。

3.阻抗设计的方法：(1)常规PCB布局：根据电路需求和信号速度，尽量避免使用过长过窄的线路，减小阻抗不匹配和信号失真的可能性。

(2)地线的设计：地线是设计阻抗的重要因素之一，它应该尽量宽而平，以减小阻抗，提高地线的传输能力。

(3)控制环境因素：根据设计需求，合理选择PCB板材和层间距，控制介质常数，进而控制阻抗值。

(4)信号层堆叠：通过合理的层次规划和PCB板厚度选择，控制信号层之间的间距和层间介质特性，达到要求的阻抗。

4.PCB阻抗计算：(1)阻抗计算规则：根据线宽、线距和介质常数等参数，可以使用在线计算软件或公式进行阻抗计算。

常用的公式有微带线和线间微带线的计算公式。

(2)使用在线计算软件：目前市面上有许多免费的在线阻抗计算软件，只需输入所需参数即可得到计算结果。

(3)使用电磁仿真软件：对于复杂的PCB设计，可以使用电磁仿真软件进行阻抗计算，如ADS、CST等软件。

仿真软件可以更加准确地计算阻抗，并考虑复杂的环境因素。

总结：PCB阻抗设计及计算是PCB设计中不可忽视的一环，它对电路性能和系统稳定性具有重要影响。

1.0 目的：保证特性阻抗板工程设计和制作质量。

2.0 适用范围：适用于特性阻抗板的工程设计和制作。

3.0 职责：3.1 工程设计人员采用CITS25软件进行辅助设计；3.2 工程设计阻抗值应保证在阻抗要求值的+/-5%之内，不在公差范围之内的均不合格。

3.3 工程人员负责阻抗板工程制作处理；3.4 工程QA人员负责对阻抗设计和制作的检查；3.5 资料室人员负责菲林的检查。

4.0 阻抗测试合格标准：4.1阻抗要求值50以下，则其允许公差为+/-5欧姆；4.2阻抗要求值50以上，则其允许公差为+/-10%；4.3不在公差范围之内的均判定为不合格；4.4其中测试有效位置为测试附连片的3-7INCH处，单点均在范围内视为合格。

5.1 制作程序：5.1.1工程人员根据客户资料确定阻抗设计阻抗值要求及提供的参数要求；5.1.2工程人员采用CITS25进行阻抗设计计算，根据要求确定各对应参数；若有参数与客户提供参数要求有所到之处不符则需要重新考虑设计或与客户沟通确认设计参数；5.1.3工程人员确定好各参数则在制作工程文件时按客户要求参数和《工程MI制作规范》制作工程资料，并填写《特性阻抗制作说明》。

6.0 规范内容：6.1阻抗设计相关参数：6.1.1介质层厚度与介电常数(生益材料):如果介质在HOZ和1OZ铜箔之间，其厚度按HOZ情况计算。

半固化片的计算6.1.1.2芯板厚度参数表：6.1.1.3介电常数：不同的组合介质、厚度介电常数：对介电常数的取值，要关键看其介质的厚度来对应查找其对应的介电常数，可以按最接近的原则进行选择。

如果客户提供板材，则按客户客户提供板材的介电常数取值。

6.1.2线宽/线距常规下侧蚀因子在2.0~2.5左右。

为了方便计算，在常规板制作计算时，使用计算线宽如下表：（对于非常规铜厚时则需要参考侧蚀因子进行计算及与工艺人员进行确认）。

使用计算间距为客户设计间距。

（注：W0=客户设计线宽）6.1.3铜厚常规下，内层基铜厚为1OZ、0.5OZ，外层基铜铜厚为HOZ。

PCB多层板设计建议及实例
一、PCB多层板设计建议
（1）PCB多层板应采用等厚层材料，芯材厚度一般采用1.6mm、
2.0mm、2.5mm；
（2）信号层厚度应采用35μm，集电层应采用18μm；
（3）在选用电路板材料时应确定电路板的阻抗要求；
（4）端面阻抗Rz≥50Ω是最常见的，其他阻抗可根据电路板的要求
单独设计；
（5）采用线宽线距技术设计，其最小线宽≥4mil，最小间距≥3mil；
（6）在设计PCB多层板时，应给出各层信号的布局方案；
（7）在设计PCB多层板时，应考虑各层之间连接的接头位置，尤其
是多层板调节时的内芯孔位；
（8）保护线设计时，应考虑电磁兼容（EMC），采用粗线宽；
（9）PCB多层板设计应采用相同的图档号，左右层应分别采用左右
图示；
（10）PCB多层板设计应采用数字线绝缘，数字线绝缘主要有8mil，10mil，12mil等；
（11）在设计PCB多层板时，应考虑热点位置，保证各层之间的衔接
点不能过热，以免引起信号和电路的失效；
（12）PCB多层板设计应限制尽量减少内芯孔，减少衔接负载；
（13）在设计多层板时，应采用节点单元来确定信号路径，以及信号的传输速率；。

前言为保证信号传输质量、降低EMI干扰、通过相关的阻抗测试认证，需要对PCB关键信号进行阻抗匹配设计。

本设计指南是综合常用计算参数、电视机产品信号特点、PCB Layout实际需求、SI9000软件计算、PCB供应商反馈信息等，而最终得出此推荐设计。

适用于大部分PCB供应商的制程工艺标准和具有阻抗控制要求的PCB板设计。

一、 双面板阻抗设计100欧姆差分阻抗推荐设计①、包地设计：线宽、间距 7/5/7 mil地线宽度≥20mil信号与地线距离6mil，每400mil内加接地过孔；②、不包地设计：线宽、间距 10/5/10mil差分对与对之间距离≥20mil（特殊情况不能小于10mil）建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil（特殊情况不能小于20mil）。

90欧姆差分阻抗推荐设计①、包地设计：线宽、间距 10/5/10mil地线宽度≥20mil信号与地线距离6mil或5mil，每400mil内加接地过孔；②、不包地设计：线宽、间距 16/5/16mil差分对与对之间距离≥20mil建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil（特殊情况不能小于20mil）。

要领：优先使用包地设计，走线较短并且有完整地平面可采用不包地设计；计算参数：板材FR-4，板厚1.6mm+/-10%，板材介电常数4.4+/-0.2，铜厚1.0盎司（1.4mil）阻焊油厚度 0.6±0.2mil，介电常数 3.5+/-0.3图1 包地设计图2 不包地设计二、四层板阻抗设计100欧姆差分阻抗推荐设计线宽、间距 5/7/5mil差分对与对之间距离≥14mil(3W准则)注：建议整组差分信号线外采用包地屏蔽，差分信号与屏蔽地线距离≥35mil（特殊情况不能小于20mil）。

90欧姆差分阻抗推荐设计线宽、间距 6/6/6mil差分对与对之间距离≥12mil(3W准则)要领：在差分对走线较长情况下，USB的差分线建议两边按6mil的间距包地以降低EMI风险（包地与不包地，线宽线距标准一致）。

阻抗计算：之邯郸勺丸创作1.介电常数E r—2.0G H Z的使用频率其仍有下降的空间.故设计时如有阻抗的要求则须考虑该产物的那时的使用频率.我们在长期的加工和研发的过程中针对分歧的厂商已经摸索出一定的规律和计算公式.●7628----4.5（全部为1G H z状态下)●2116----4.2●2. 介质层厚度HH（介质层厚度）该因素对阻抗控制的影响最年夜故设计中如对阻抗的宽容度很小的话, 则该部份的设计应力求准确 , FR-4的H的组成是由各种半固化片组合而成的（包括内层芯板）, 一般情况下经常使用的半固化片为：●1080 厚度0.075MM、●7628 厚度0.175MM、●2116厚度 0.105MM.外层铜箔和内层铜箔的原始厚度规格, 一般有0.5OZ、1OZ、2OZ(1OZ约为35um或 1.4mil)三种, 但经过一系列概况处置后, 外层铜箔的最终厚度一般会增加将近 1 OZ左右.内层铜箔即为芯板两面的包铜, 其最终厚度与原始厚度相差很小, 但由于蚀刻的原因, 一般会减少几个um.表层铜箔：可以使用的表层铜箔资料厚度有三种：12um、18um和35um.加工完成后的最终厚度年夜约是44um、50um和67um, 年夜致相当于铜厚 1 OZ、1.5 OZ、2 OZ.注意：在用阻抗计算软件进行阻抗控制时, 外层的铜厚没有0.5 OZ的值.走线厚度T与该层的铜厚有对应关系, 具体如下：铜厚(Base copper thk) COPPER THICKNESS(T)For inner layer For outer layerH OZ OZ) 0.6 MIL 1.8 MIL1 OZ2 OZ铜箔厚度单元转换：铜箔厚度（um）铜箔厚度（mil）铜箔厚度（OZ）18um0.5 OZ35um 1OZOz 原本是重量的单元Oz(盎司ang si )=28.3 g(克)在叠层里面是这么界说的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单元如下(5.1mil)厚度的Core（铜箔的厚度35/35um）的厚度分布：层分布厚度（mm/mil）表层铜箔中间PP(FR4)底层铜箔0.21mm(8.3mil)厚度的Core（铜箔的厚度35/35um）的厚度分布：层分布厚度（mm/mil）表层铜箔中间PP(FR4)底层铜箔半固化片：规格（原始厚度）有7628（0.185mm/7.4mil）, 2116（0.105mm/4.2mil）, 1080（0.075mm/3mil）, 3313（0.095mm/4mil ）, 实际压制完成后的厚度通常会比原始值小10-15um左右（即0.5-1mil）, 7628（7.4mil）PCB参数：分歧的印制板厂, PCB的参数会有细微的不同, 通过与上海嘉捷通电路板厂技术支持的沟通, 获得该厂的一些参数数据：（1）表层铜箔：可以使用的表层铜箔资料厚度有三种：12um、18um和35um.加工完成后的最终厚度年夜约是44um、50um和67um.（2）芯板：我们经常使用的板材是S1141A, 标准的FR-4, 两面包铜, 可选用的规格可与厂家联系确定.（3）半固化片：规格（原始厚度）有7628（0.185mm）, 2116（0.105mm）, 1080（0.075mm）, 3313（0.095mm ）, 实际压制完成后的厚度通常会比原始值小10-15um左右.同一个浸润层最多可以使用3个半固化片, 而且3个半固化片的厚度不能都相同, 最少可以只用一个半固化片, 但有的厂家要求必需至少使用两个.如果半固化片的厚度不够, 可以把芯板两面的铜箔蚀刻失落, 再在两面用半固化片粘连, 这样可以实现较厚的浸润层.（4）阻焊层：铜箔上面的阻焊层厚度C2≈8-10um, 概况无铜箔区域的阻焊层厚度C1根据概况铜厚的分歧而分歧, 当概况铜厚为45um 时C1≈13-15um, 当概况铜厚为70um时C1≈17-18um.（5）导线横截面：以前我一直以为导线的横截面是一个矩形, 但实际上却是一个梯形.以TOP层为例, 当铜箔厚度为1OZ时, 梯形的上底边比下底边短1MIL.比如线宽5MIL, 那么其上底边约4MIL, 下底边5MIL.上下底边的不同和铜厚有关, 下表是分歧情况下梯形上下底的关系.（6）介电常数：半固化片的介电常数与厚度有关, 下表为分歧型号的半固化片厚度和介电常数参数：板材的介电常数与其所用的树脂资料有关, FR4板材其介电常数为4.2—4.7, 而且随着频率的增加会减小.介质损耗因数：电介质资料在交变电场作用下, 由于发热而消耗的能量称之谓介质损耗, 通常以介质损耗因数tanδ暗示.S1141A的典范值为0.015.能确保加工的最小线宽和线距：4mil/4mil.2．PCB的参数：分歧的印制板厂, PCB的参数会有细微的不同, 需要与电路板厂的工程师沟通, 获得该厂的一些参数数据, 主要是介电常数和阻焊层厚度两个参数各个板厂会有分歧.（1）表层铜箔：可以使用的表层铜箔资料厚度有三种：12um、18um和35um.加工完成后的最终厚度年夜约是44um、50um和67um, 年夜致相当于铜厚 1 OZ、1.5 OZ、2 OZ.注意：在用阻抗计算软件进行阻抗控制时, 外层的铜厚没有0.5 OZ的值.（2）芯板：我们经常使用的板材是S1141A, 标准的FR-4, 两面包铜, 可选用的规格可与厂家联系确定.core的厚度一般有0.05MM,0.10MM,0.13MM,0.21MM,0.25MM,0.36MM,0.51MM.0.71mm,1 .0MM,1.2MM,1.6MM.2.0MM等等.core的厚度一般：0.05MM,0.10MM,0.13MM,0.21MM,0.25MM,0.36MM,0.51MM.0.71mm,1 .0MM,1.2MM,1.6MM.2.0MM 等经常使用半固化片规格：7628（0.185mm）, 2116（0.105mm）, 1080（0.075mm）, 3313（0.095mm）一般, 芯板（core）厚度最小为2mils(正常为4mils), 6mils,8mils,10mil,12mils,16mils,20mil,24mils,28mils,33mil s,36mil,47mils,59mils,这些都是通用的.半固化片（prepreg）种类为：1080（68um-84um）,2116(110-140um), 7228(170-240um),这些为通用的.106（50-64um）,3313(95-105um)为不经常使用的, 备料时间比力久, 相应价格也会上升.（3）半固化片：规格（原始厚度）有7628（0.185mm/7.4mil）, 2116（0.105mm/4.2mil）, 1080（0.075mm/3mil）, 3313（0.095mm/4mil ）, 实际压制完成后的厚度通常会比原始值小板材的介电常数与其所用的树脂资料有关, FR4板材其介电常数为4.2—4.7,而且随着频率的增加会减小.(4)阻焊层(绿油层Solder Mask)：铜箔上面的阻焊层厚度C2≈8-10um, 概况无铜箔区域的阻焊层厚度C1根据概况铜厚的分歧而分歧, 当概况铜厚为45um时C1≈13-15um, 当概况铜厚为70um时C1≈17-18um, 在用SI9000进行计算时, 阻焊层的厚度取0.5OZ即可.(5)导线横截面：由于铜箔腐蚀的关系, 导线的横截面不是一个矩形, 实际上是一个梯形.以TOP层为例, 当铜箔厚度为1OZ时, 梯形的上底边比下底边短1MIL.比如线宽5MIL, 那么其上底边约4MIL, 下底边。

PCB的阻抗设计PCB的阻抗设计是指在PCB设计过程中，根据电路的特性和需求，合理地设计电路板的阻抗参数，以保证信号的传输质量和可靠性。

阻抗是指电流通过电路时所遭遇的电阻和电容的阻力。

阻抗的设计对于高速信号传输和高频电路非常重要，因为阻抗在一定程度上影响了电路的传输速度、信号完整性和稳定性。

在PCB的阻抗设计中，首先要考虑的是电路的工作频率。

不同的频率下，电路的特性和要求也不同。

例如，在高频电路中，电流会在导线中产生较大的感应阻抗，因此需要将导线做成平面形状，以减小感应阻抗的影响，提高电路的工作效率。

其次，要考虑电路板的材料。

PCB的材料通常是介电常数较小的玻璃纤维增强有机物（FR-4）或高频率介电常数材料。

不同材料的介电常数会导致不同的阻抗特性，因此在选择材料时要根据需求进行合理的选择。

在设计PCB的过程中，还需要注意电路的布局和走线。

布局和走线的合理设计可以减小电路的串扰和干扰，提高信号的传输质量。

一般来说，要尽量避免信号线与辅助信号线或电源线交叉走线，以减小串扰的影响。

此外，还需要注意信号线的长度和形状，合理选择信号线的宽度和间距，以保证阻抗的稳定性和一致性。

针对特定的电路，还可以采取一些特殊的阻抗匹配技术。

例如，使用微带线或同轴线来匹配阻抗，以减小信号的反射和传输损耗。

另外，还可以采用平面波导结构来实现阻抗匹配，以提高高频电路的阻抗稳定性和传输效率。

总之，PCB的阻抗设计对于电路的传输质量和可靠性非常重要。

通过合理选择材料、考虑布局和走线、采取适当的阻抗匹配技术，可以有效降低信号的传输损耗和串扰，提高电路的工作效率和稳定性。

因此，在PCB 设计过程中，应当充分考虑阻抗的设计要求，以保证电路的正常工作和性能的稳定。

PCB阻抗设计准则PCB（Printed Circuit Board，印刷电路板）阻抗设计准则是在设计和制造PCB时确保信号传输的准确性和稳定性的指导原则。

阻抗是电路中电流和电压之间的相对关系，它对信号传输速度、数据完整性和抗干扰能力等方面都具有重要影响。

因此，PCB阻抗设计准则是确保PCB可靠性和性能的关键。

以下是一些常见的PCB阻抗设计准则：1.选择合适的传输线构造：在PCB设计中，常见的传输线类型有微带线、同轴线和双向线等。

根据实际应用需求和信号特性，选择合适的传输线类型和线宽。

2.控制传输线的几何尺寸：传输线的宽度、间距和厚度等几何参数直接影响阻抗。

因此，在设计过程中要按照设计要求和信号特性控制好传输线的几何尺寸。

3.选择合适的介质常数：介质常数是PCB设计中很重要的一个参数，它对传输线的阻抗有很大影响。

选择合适的介质常数可确保传输线阻抗的一致性和稳定性。

4.控制传输线长度：传输线的长度也会对阻抗产生影响。

阻抗是随着长度的变化而变化的，因此在PCB设计中要控制好传输线的长度。

5.使用阻抗控制工具：PCB设计软件通常会提供阻抗控制工具，可以帮助设计师快速计算和控制传输线的阻抗。

合理使用这些工具可以提高设计效率和准确性。

6.注意信号层之间的阻抗匹配：在多层PCB中，不同信号层之间的阻抗匹配也是非常重要的。

在设计过程中要注意信号层之间对阻抗的影响，通过适当的层堆叠和电气连接方式来实现阻抗匹配。

7.确保良好的地与电源连接：地和电源连接是PCB设计中另一个关键问题。

良好的地和电源连接可以减小共模干扰和电源噪音，从而提高信号质量和阻抗匹配。

8.进行阻抗测试和验证：在PCB制造完成后，进行阻抗测试和验证是非常重要的。

通过测量实际的阻抗值和预期的阻抗值进行对比，可以确保PCB的阻抗设计是准确和可靠的。

综上所述，PCB阻抗设计准则是确保PCB可靠性和性能的关键。

合理控制传输线的几何尺寸、选择合适的介质常数、控制传输线长度等都是保证阻抗的一致性和稳定性的重要因素。

PCB阻抗设计及叠层结构设计前言随着信号传输速度的迅猛提高以及高频电路的广泛应用,对印刷电路板也提出了更高的要求｡要得到完整､可靠､精确､无干扰､噪音的传输信号｡就必须保证印刷电路板提供的电路性能保证信号在传输过程中不发生反射现象,信号完整,传输损耗低,起到匹配阻抗的作用｡为了使信号,低失真﹑低干扰､低串音及消除电磁干扰EMI｡阻抗设计在PCB设计中显得越来越重要｡对我们而言，除了要保证PCB板的短、断路合格外，还要保证阻抗值在规定的范围内，只有这两方向都合格了印刷板才符合客户的要求。

牧泰莱电路技术有限公司作为快速响应市场的PCB制造服务商,在建厂以来我们就对阻抗进行了大量的研究和开发｡并且该类产品已成为公司的特色产品,在pcb业界留下很好的口碑｡随着“阻抗”的进一步扩展和延伸,我们作为专业的PCB制造服务商,为能向客户提供优质的产品和高质的服务，对该类PCB的合作方面做如下建议：对于PCB 的阻抗控制而言,其所涉及的面是比较广泛的，但在具体的加工和设计时我们一般控制主要四个因素:Er--介电常数H---介质厚度W---走线宽度T---走线厚度Er(介电常数)大多数板料选用FR-4,该种材料的Er特性为随着加载频率的不同而变化,一般情况下Er的分水岭默认为1GHZ(高频)｡目前材料厂商能够承诺的指标<5.4(1MHz)根据实际加工的经验,在使用频率为1GHZ以下的其Er认为4.2左右1.5—2.0GHZ的使用频率其仍有下降的空间｡故设计时如有阻抗的要求则须考虑该产品的当时的使用频率｡我们在长期的加工和研发的过程中针对不同的厂商已经摸索出一定的规律和计算公式｡我们全部采用行业内最好的生益板料，其各项参数都比较稳定。

7628----4.5(全部为1GHz状态下)2116----4.21080----3.8H(介质层厚度)该因素对阻抗控制的影响最大,如对阻抗的精确度要求很高,则该部分的设计应力求精准 ,FR-4的H的组成是由各种半固化片组合而成的(包括内层芯板),常用的半固化片为:1080 厚度 0.075MM､3313厚度 0.09MM､2116 厚度 0.115MM､2116H厚度 0.12MM､7628 厚度 0.175MM､7628H厚度 0.18MM｡在多层PCB中H一般有两类:A､内层芯板中H的厚度:虽然材料供应商所提供的板材中H的厚度也是由以上几种半固化片组合而成,但其在组合的过程中必然会考虑材料的特性,而绝非无条件的任意组合,因此板材的厚度就有了一定的约束,形成了一个相应的板料清单,同时H也有了一定的限制｡如 0.18mm 1/1 OZ的芯板为: 2116如 0.5mm 1/1 OZ的芯板为:7628*2+1080……B､多层板中压合部分的H的厚度:其方法基本上与A相同但需注意层压中由于填胶的损失｡举例:如GROUND~GROUND 或POWER~POWER之间用半固化片进行填充,因GROUND､POWER在制作内层的过程中铜箔被蚀刻掉的部分很少,则半固化片中树脂对该区的填充会很少,则半固化片的厚度损失会很少｡反之如SIGNAL~SIGNAL之间用半固化片进行填充SIGNAL在制作内层的过程中铜箔被蚀刻掉的部分较多,则半固化片的厚度损失会很大｡因此理论上的计算厚度与实际操作过程所形成的实际厚度会有差异｡故建议设计时对该因素应予以充分的考虑｡同时我们在市场部资料审核的岗位也有专人对此通过工具进行计算和校正｡W(设计线宽)该因素一般情况下是由客户决定的｡但在设计时应充分考虑线宽对该阻抗值的匹配,即为达到该阻抗值在一定的介质厚度H､介电常数Er和使用频率等条件下线宽的使用是有一定的限制的,并且还需考虑厂商可制造性｡当然阻抗控制不仅仅是上述这些因素,上面所提的只是比较而言影响度较大的几个因素,也只是局限于从PCB的制造厂商的角度来看待该问题的｡以下是我们公司在PCB实际生产加工过程中,总结出来的一些PCB板的结构示例。

PCB阻抗设计及叠层结构目录第四章六层板设计...........................................................................................................................6.20. SGSGSGGSGS || 50 75 || 150 || 2.4mm ...................................................................前言随着信号传输速度的迅猛提高以及高频电路的广泛应用,对印刷电路板也提出了更高的要求?要得到完整?可靠?精确?无干扰?噪音的传输信号?就必须保证印刷电路板提供的电路性能保证信号在传输过程中不发生反射现象,信号完整,传输损耗低,起到匹配阻抗的作用?为了使信号,低失真﹑低干扰?低串音及消除电磁干扰EMI?阻抗设计在PCB设计中显得越来越重要?对我们而言，除了要保证PCB板的短、断路合格外，还要保证阻抗值在规定的范围内，只有这两方向都合格了印刷板才符合客户的要求。

牧泰莱电路技术有限公司作为快速响应市场的PCB制造服务商,在建厂以来我们就对阻抗进行了大量的研究和开发?并且该类产品已成为公司的特色产品,在pcb业界留下很好的口碑?随着“阻抗”的进一步扩展和延伸,我们作为专业的PCB制造服务商,为能向客户提供优质的产品和高质的服务，对该类PCB的合作方面做如下建议：对于PCB 的阻抗控制而言,其所涉及的面是比较广泛的，但在具体的加工和设计时我们一般控制主要四个因素:Er--介电常数H---介质厚度W---走线宽度T---走线厚度Er(介电常数)大多数板料选用FR-4,该种材料的Er特性为随着加载频率的不同而变化,一般情况下Er的分水岭默认为1GHZ(高频)?目前材料厂商能够承诺的指标<5.4(1MHz)根据实际加工的经验,在使用频率为1GHZ以下的其Er认为4.2左右1.5—2.0GHZ的使用频率其仍有下降的空间?故设计时如有阻抗的要求则须考虑该产品的当时的使用频率? 我们在长期的加工和研发的过程中针对不同的厂商已经摸索出一定的规律和计算公式?我们全部采用行业内最好的生益板料，其各项参数都比较稳定。

PCB制作要求注意事项首先，选择合适的材料是关键。

PCB通常使用的材料有FR-4和CEM系列，根据不同的需求选择合适的材料。

同时，在选择材料时要留意是否符合环保要求，以及是否有相应的认证和证书。

其次，要合理设计PCB布线。

在进行PCB布线时，要充分考虑电路信号的传输速度和稳定性。

布线时要保证信号线和地线、电源线之间的距离符合相关规定，避免相互干扰。

同时，要注意信号线的走向，避免成环或者交叉布线，影响信号传输。

再次，进行良好的PCB阻抗控制。

PCB阻抗是电路板的一项重要参数，对于高速信号传输尤为重要。

在进行PCB制作时，要根据设计需要控制好阻抗值，避免因阻抗不匹配导致的信号衰减和反射问题。

可以采用合适的布线方式、调整线宽和线距等来实现阻抗的控制。

此外，进行合理的元件布局也是非常重要的。

在进行PCB制作时，要根据电路功能和信号传输的特点，合理布局电子元件。

尽量避免元件之间的相互干扰，保证信号的稳定传输。

一般来说，可以根据信号传输速度和功率进行分区布局，将不同的功能模块划分到不同的区域，避免相互干扰。

此外，进行合理的PCB规则设置也是PCB制作过程中需要注意的事项之一、在进行PCB制作前，要首先进行规则设置，包括线宽、线距、通孔直径等。

这些规则设置直接影响到PCB制作的结果和质量。

在设置规则时，要符合相关的工艺和制造能力要求，并且要根据电路需要进行合理的调整。

最后，进行充分的PCB测试和验证也是非常重要的。

在进行PCB制作后，要进行充分的测试和验证，以确认电路板的性能和质量是否符合预期。

可以通过使用测试工具和仪器，进行电气性能、阻抗等方面的测试，以及进行相关的可靠性验证。

总之，在PCB制作过程中，我们需要注意以上一些要求和注意事项，以保证电路板的质量和性能。

只有在制作过程中充分考虑这些要求和注意事项，才能制作出符合预期要求的PCB。

工程问题确认单（阻抗及叠层结构）返回发自：工程部（若有疑问,请联系邮件发送人或审核人） 编写: 审核： 日期： 2014-6-11 10:30客户编号：第 ( 1 ) 项 客户要求：层别 线宽/线间/距地(mil)控制阻抗值（ohm ） L1/12 5.3 mil 50+/-10% 单端 L1/12 3.5/4.5 mil 100+/-10% 差分 L3/10 4 mil 50+/-10% 单端 L3/10 3.2/5.5 mil 100+/-10% 差分 L5/8 4 mil 50+/-10% 单端 L5/8 3.2/5.5 mil 100+/-10% 差分建议：L10.333oz +Plating 3.5 milP20.5ozCore 0.10 mm 5.337 milP3 0.5oz 6 milP4P56 milP60.5oz Core 0.10 mm 5.337 milP7 0.5oz6 milP80.5ozCore 0.10 mm 5.337 mil P90.5oz6 milP10 0.5ozCore 0.10 mm 5.337 milP11 0.5oz3.5 milL12 0.333oz +Plating理论板厚：1.49 mm 板材类型FR4 TG170完成板厚： 1.6+/-0.16 mm阻抗计算值：层别调整线宽/线间/距地计算值(ohm)H1(mil) Er1 H2(mil) Er2L1/12 5.3 mil 50.8 单端 3.5 4.5 #VALUE! L1/12 3.5/4.5 mil 100.8 差分 3.5 4.5 #VALUE! L3/10 4 mil 48.5 单端 3.94 4.5 6.6 4.2L3/10 3.2/5.5 mil 98.4 差分 3.94 4.5 6.6 4.2L5/8 4 mil 48.5 单端 3.94 4.5 6.6 4.2L5/8 3.2/5.5 mil 98.4 差分 3.94 4.5 6.6 4.2L1 的屏蔽层为: L2L12 的屏蔽层为: L11L3 的屏蔽层为: L2/L4L5 的屏蔽层为: L4/L6L8 的屏蔽层为: L7/L9L10 的屏蔽层为: L9/L11板材建议用FR4 TG170的制作。

PCB的阻抗设计1、阻抗的定义:在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗……的一个矢量总和。

当信号在PCB导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。

PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需管控该线宽的阻抗。

当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相匹配，一但阻抗值超出公差，所传出的信号能量将出现反射、散射、衰减或延误等现象，从而导致信号不完整、信号失真。

2、计算阻抗的工具：目前大部分人都用Polar软件：Polar Si8000、Si9000等。

常用的软件阻抗模型主要有三种: （1）特性阻抗，也叫单端阻抗；（2）差分阻抗，也叫差动阻抗；（3）共面阻抗，也叫共面波导阻抗，主要应用于双面板阻抗设计当中。

2选择共面阻抗设计的原因是：双面板板厚决定了阻抗线距离，下面的参考面比较远，信号非常弱，必须选择距离较近的参考面，于是就产生了共面阻抗的设计。

3、安装软件Polar Si9000，然后打开Polar Si9000软件。

熟悉一下常用的几个阻抗模型：（1）下图是外层特性阻抗模型（也叫单端阻抗模型）：（2）下图是外层差分阻抗模型：（3）内层差分阻抗模型常用以下三种：2下面是共面的常用模型：（4）下图是外层共面单端阻抗模型：（5）下图是外层共面差分阻抗模型：24、怎样来计算阻抗？各种PP及其组合的厚度，介电常数详见PP规格表，铜厚规则按下图的要求。

阻焊的厚度，在金百泽公司统一按10um，即0.4mil；W1、W2的规则按上面要求；当基铜<=0.5OZ时，W2=W-0.5mil；当基铜=1OZ时，W2=W-1mil；W指原线宽。

下面讲一个12层板，板厚1.8MM的例子：这个板信号层比较多，但是3,5层和8，10是对称的。

PCB阻抗设计及计算简介PCB阻抗设计及计算简介特性阻抗的定义•何谓特性阻抗（Characteristic Impedance ，Z0）•电子设备传输信号线中，其高频信号在传输线中传播时所遇到的阻力称之为特性阻抗;包括阻抗、容抗、感抗等，已不再只是简单直流电的“欧姆电阻”。

•阻抗在显示电子电路，元件和元件材料的特色上是最重要的参数.阻抗(Z)一般定义为：一装置或电路在提供某特定频率的交流电(AC)时所遭遇的总阻力.•简单的说，在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。

设计阻抗的目的•随着信号传送速度迅猛的提高和高频电路的广泛应用，对印刷电路板也提出了更高的要求。

印刷电路板提供的电路性能必须能够使信号在传输过程中不发生反射现象，信号保持完整，降低传输损耗，起到匹配阻抗的作用，这样才能得到完整、可靠、精确、无干扰、噪音的传输信号。

•阻抗匹配在高频设计中是很重要的，阻抗匹配与否关系到信号的质量优劣。

而阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点，不会有信号反射回源点。

•因此，在有高频信号传输的PCB板中，特性阻抗的控制是尤为重要的。

•当选定板材类型和完成高频线路或高速数字线路的PCB 设计之后，则特性阻抗值已确定，但是真正要做到预计的特性阻抗或实际控制在预计的特性阻抗值的范围内，只有通过PCB生产加工过程的管理与控制才能达到。

•从PCB制造的角度来讲，影响阻抗和关键因素主要有：–线宽（w）–线距（s）、–线厚（t）、–介质厚度（h）–介质常数（Dk）εr相对电容率(原俗称Dk介质常数)，白容生对此有研究和专门诠释。

注：其实阻焊也对阻抗有影响，只是由于阻焊层贴在介质上，导致介电常数增大，将此归于介电常数的影响，阻抗值会相应减少4%•如上图所示–Z0与线宽W成反比，线宽越大，Z0越小；–Z0与铜厚成反比，铜厚越厚，Z0越小；–Z0与介质厚度成正比，介质厚度越厚，Z0越大；–Z0与介质介电常数的平方根成反比，介电常数越大，Z0越小。

制作工艺H1变化较小，对阻抗的波动影响不大。

一般情况下基材25um时成品厚度为23-25um之间。

⑥C1、C2、C3是覆盖膜压合后在信号线及信号信层基材PI表面的厚度。

对阻抗有一定的影响。

由材料厚度决定,对改善阻抗关系帮助较小。

5.2.2 B类，阻抗线背面主为为PI基材，没有铜皮或网格此类结构阻抗值比A类明显大很多。

此类结构的差分阻抗模型中，台虹无胶基材Er1取3.5计算。

CEr取3.8进行模拟计算。

模拟计算时，覆盖膜FHT0520时 H1取24um，T1取17um，6.3.1沉铜后需检查背光，背光级数要求9.5级以上。

6.3.2闪镀铜需要检首挂板的输出电流，要求与设定电流一致，偏差在±10%之内可接受。

每个缸均需要测量。

6.3.3闪镀铜后，需抽测5%的面铜厚度，要求控制在2--6um之间。

同时首板需要检测孔铜厚度。

6.3.4图形电镀时，需严格控制二次铜厚度，要求孔铜总厚度在8-15um即可（特殊要求除外）。

因此二次镀铜只需电6-10um即可，要防止二次镀后孔环位置的高低差过大，导致做线路时，孔环位置断颈而开路。

一次铜与二次铜之间的高低差不得超过15um。

首板需要检测此数据。

取1PNL测5个点。

取4个角及中间测量，优先取切片孔。

6.3.5电镀阻抗板每款更换型号时需进行首挂板随机抽取1PNL、3个切片确认孔铜、面铜及孔环高低差是否合格,不合格时需及时调整参数。

6.4流程(菲林房)及湿流程(DES)：6.4.1贴膜：6.4.1.1贴膜需根据板的最小线间距选择干膜，线间距≤60um时，选用20或25um厚的干膜。

反闪镀菲林时选用25或30um干膜.6.4.1.2贴膜人员需要将选用的干膜规格厚度标注在流程卡贴膜位置，以便显影人员根据干膜厚度设定显影速度。

6.4.2曝光：6.4.21针对阻抗板，干流程需先要做首板，首板取2PNL经曝光、显影、蚀刻后测量阻抗值后才算完成，显影后需要测量线宽及线间距,要求线宽在菲林值正±10%之内。

研祥智能硬件设计规范制定单位：研祥智能RD中心制定人员：刘君玲制定日期：2008.7.14更改历史记录目录第1章前言 (5)第2章一般元器件设计规范 (8)2.1电阻功能及应用规范 (8)2.2 电容功能及应用规范 (9)2.3 电感功能及应用规范 (10)2.4 二极管功能及应用规范 (11)2.5 晶体三极管功能及应用规范 (11)2.6 MOS管功能及应用规范 (12)第3章 I/O接口设计规范 (14)3.1 COM口原理及设计规范 (14)3.2 LPT接口原理及设计规范 (15)3.3 LAN接口原理及设计规范 (15)3.4 USB接口原理及设计规范 (16)3.5 SATA接口原理及设计规范 (16)3.6 IDE接口原理及设计规范 (16)3.7 CF卡原理及设计规范 (16)3.8 VGA接口原理及设计规范 (17)3.9 DVI接口原理及设计规范 (18)3.10 LVDS接口原理及设计规范 (19)3.11 LCD接口原理及设计规范 (19)3.12 HDMI接口原理及设计规范 (20)第4章总线设计规范 (21)4.1 SMBUS总线原理及设计规范 (21)4.2 AC97和HDA总线原理 (22)4.3 DDR，DDR2和DDR3 (25)第5章 X86主板设计规范 (26)5.1 X86主板架构 (26)5.2 上电时序设计 (26)5.3 时钟分配及设计 (27)5.4 芯片组功能设计 (28)5.5 音频芯片选用及设计 (38)5.6 SIO芯片选用及设计 (39)第6章主板电源设计规范 (41)第7章 PCB板分层设计规范 (43)7.1 4层板设计 (43)7.2 6层板设计 (43)7.3 8层板设计 (43)7.4 10层板设计 (43)附录A：主板逻辑设计检查表 (44)附录B：主板PCB设计检查表 (45)第1章前言1.1 目的是将硬件设计规范化为了使大家在设计过程中少走弯路以及达到EVOC项目设计的规范性,硬件开发的基本过程应遵循硬件开发流程规范文件执行。