【US20190266308A1】集成电路设计【专利】

名称：一种同时匹配的低噪声放大器说明书摘要本实用新型公开了一种同时匹配的低噪声放大器(Low Noise Amplifier-LNA)，特别涉及一种应用在集成电路(Integrated Circuit)设计中的同时匹配的低噪声放大器。

本实用新型首先通过一个源简并电感(Source Degeneration Inductance)串联在MOS 晶体管的源极以提供串联负反馈效应，使得MOS 管栅极的输入阻抗in Z 和噪声最优源阻抗opt Z 满足*in opt Z Z ；然后利用一个L 型输入匹配网络，将MOS 管的栅极匹配到信号源，从而使得本低噪声放大器的输入级同时实现了噪声匹配和功率增益匹配，不仅能够达到低噪声放大器的最小噪声系数min NF ，而且实现了功率的最大传输；最后利用一个L 型输出匹配网络，实现MOS 管的漏极与负载之间的匹配。

本实用新型能够利用功耗约束噪声优化技术(Power-Constrained Noise Optimization Technique)选择MOS 管M1的适当尺寸，在功耗约束条件下实现低噪声放大器输入端的同时匹配。

摘要附图权利要求书1、一种同时匹配的低噪声放大器，其特征在于，用集成电路(Integrated Circuit)工艺实现，即将有源和无源元器件制作在同一块半导体基片上来实现低噪声放大器的设计，并且在输入级能够同时实现噪声匹配和功率匹配设计。

2、如权利要求1所述的一种同时匹配的低噪声放大器，其特征在于，包括：MOS 晶体管M1作为放大器件按照共源结构连接；源简并电感s L (Source Degeneration Inductance)连接在MOS 管的源极和地电位之间，其提供的串联负反馈效应使MOS 管栅极的输入阻抗等于或近似等于噪声最优源阻抗的共轭；电容1C 和电感1L 组成一个L 型输入匹配网络，其中一端与MOS 管栅极相连，另一端通过隔直电容c C 与信号源连接；电容2C 和电感d L 组成一个L 型输出匹配网络，其中一端与MOS 管漏极相连，另一端与负载连接；限流电阻d R 一端于电源dd V 相连，另一端与d L 相连；一个电流镜电路由晶体管M2、电阻器1R 和2R 组成，M2的栅极和漏极相连，源极接地电位，1R 的一端与电源Vdd 相连，另一端与M2的漏极相连，2R 的一端与M2的栅极相连，另一端连接在c C 和1L 的公共连接点上。

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910294446.2(22)申请日 2019.04.12(30)优先权数据62/657,645 2018.04.13 US16/365,222 2019.03.26 US(71)申请人 台湾积体电路制造股份有限公司地址 中国台湾新竹市新竹科学工业园区力行六路八号(72)发明人 欧育纶　高章瑞　鲁立忠　孙瑞文　谢尚志　林基永　马伟翔　简永溱　(74)专利代理机构 北京律诚同业知识产权代理有限公司 11006代理人 徐金国(51)Int.Cl.H03K 19/0185(2006.01)(54)发明名称集成电路(57)摘要一种集成电路，其特征在于，包含一输入电路、一位准移位器电路、一输出电路及一回授电路。

输入电路与一第一电压供应连接，并用以接收第一输入信号及产生第二输入信号。

位准移位器电路与输入电路耦接，并用以接收致能信号、第一输入信号或第二输入信号，以及响应于致能信号或第一输入信号产生第一信号。

输出电路耦接于位准移位器电路，并用以接收第一信号及响应第一信号产生输出信号或回授信号组。

回授电路耦接于位准移位器电路及输出电路，并用以接收致能信号或回授信号组。

一种集成电路的操作方法亦在此揭露。

透过本案提供的位准移位器电路、输出电路及回授电路，即可利用较少的电路元件操作运作于电压域中的电路，降低整体电路的功耗与面积。

权利要求书1页 说明书29页 附图12页CN 110380722 A 2019.10.25C N 110380722A1.一种集成电路，其特征在于，包含：一输入电路，耦接于一第一电压供应，并用以接收一第一输入信号，以及至少产生一第二输入信号；一位准移位器电路，至少耦接于该输入电路及与该第一电压供应不同的一第二电压供应，并用以至少接收一致能信号、该第一输入信号或该第二输入信号，以及至少响应于该致能信号或该第一输入信号至少产生一第一信号；一输出电路，至少耦接至该位准移位器电路及该第二电压供应，并用以接收该第一信号，以及响应于该第一信号至少产生一输出信号或一组回授信号；以及一回授电路，耦接至该位准移位器电路、该输出电路及该第二电压供应，并用以至少接收该致能信号或该组回授信号。

(10)申请公布号 (43)申请公布日 2010.08.18*CN101807219A*(21)申请号 200910169436.2(22)申请日 2009.09.0912/211,624 2008.09.16 USG06F 17/50(2006.01)(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人郑英周 赖志明 欧宗桦 董易谕赵孝蜀 吴旻鸿 侯永清 刘如淦郑仪侃 辜耀进(74)专利代理机构北京市德恒律师事务所11306代理人梁永(54)发明名称一种集成电路设计方法(57)摘要一种集成电路(IC)设计方法，包括基于IC 器件的IC 设计布图和IC 制造数据来提供IC 布图轮廓；生成有效矩形布图来代表IC 布图轮廓；以及利用有效矩形布图来仿真IC 器件。

(30)优先权数据(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书 2 页 说明书 9 页 附图 4 页CN 101807219 AC N 101807219 A1.一种集成电路(IC)设计方法，包括：基于IC器件的IC设计布图和IC制造数据来提供IC布图轮廓；生成有效矩形布图来代表该IC布图轮廓；以及利用该有效矩形布图来仿真该IC器件。

2.如权利要求1的方法，其中IC布图轮廓的提供包括：提供与将被执行以制造IC器件的IC制造有关的该制造数据；提供该IC器件的该IC设计布图；以及通过仿真，基于该IC设计布图和该IC制造数据生成该IC布图轮廓。

3.如权利要求2的方法，其中IC设计布图的提供包括，为该IC设计布图添加光学临近校正(OPC)特征。

4.如权利要求2的方法，其中IC布图轮廓的生成包括提供与该IC制造的光刻系统有关的光刻数据。

5.如权利要求4的方法，其中光刻数据的提供包括：提供与该光刻系统的光刻曝光焦距有关的统计聚焦数据；提供与该光刻系统的光刻曝光剂量有关的统计能量数据；以及提供具有该IC设计布图的掩模图案的统计掩模数据。

专利名称：集成电路
专利类型：发明专利
发明人：廖忠志
申请号：CN201910933787.X 申请日：20190929
公开号：CN110970418A
公开日：
20200407
专利内容由知识产权出版社提供
摘要：一种集成电路，包括在相同基板上的栅极全环(GAA)纳米线晶体管及GAA纳米片晶体管。

包括GAA纳米线晶体管的单元与包括GAA纳米片晶体管的单元所组成的阵列被提供。

包括GAA纳米线晶体管的单元可相邻于包括GAA纳米片晶体管的单元，且有隔离结构夹设于单元之间。

申请人：台湾积体电路制造股份有限公司
地址：中国台湾新竹市
国籍：CN
代理机构：隆天知识产权代理有限公司
更多信息请下载全文后查看。

(10)申请公布号 CN 101930983 A(43)申请公布日 2010.12.29C N 101930983 A*CN101930983A*(21)申请号 201010201352.5(22)申请日 2010.06.0961/187,796 2009.06.17 US12/715,071 2010.03.01 USH01L 27/12(2006.01)H01L 29/73(2006.01)(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹市(72)发明人陈家忠 陈硕懋 郭晋玮 刘莎莉(74)专利代理机构隆天国际知识产权代理有限公司 72003代理人姜燕邢雪红(54)发明名称集成电路结构(57)摘要本发明提供一种集成电路结构。

上述集成电路结构包括一阱区，其具有一第一导电类型。

一射极，其具有相反于上述第一导电类型的一第二导电类型，上述射极位于上述阱区上方。

一集极，其具有上述第二导电类型，上述集极位于上述阱区上方，且大体上环绕上述射极。

一基极接触，其具有上述第一导电类型，上述基极接触位于上述阱区上方。

上述基极接触将上述射极和上述集极水平隔开。

至少一导电条状物，与上述射极、上述集极和上述基极接触彼此水平隔开。

一介电层，位于至少一上述导电条状物的正下方，且与至少一上述导电条状物接触。

本发明具有高射频频率和高电流增益，并导致闪烁噪声的降低，另外可降低工艺成本。

(30)优先权数据(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书 2 页 说明书 5 页 附图 10 页1.一种集成电路结构，包括：一阱区，其具有一第一导电类型；一射极，其具有相反于该第一导电类型的一第二导电类型，该射极位于该阱区上方；一集极，其具有该第二导电类型，该集极位于该阱区上方，且大体上环绕该射极；一基极接触，其具有该第一导电类型，该基极接触位于该阱区上方，其中该基极接触将该射极和该集极水平隔开；至少一导电条状物，将该射极、该集极和该基极接触彼此水平隔开；以及一介电层，位于至少一所述导电条状物的正下方，且与至少一所述导电条状物接触。