MM74HC595MTC中文资料
- 格式：pdf
- 大小：96.64 KB
- 文档页数：10
下载文档原格式
合集下载
74hc595中文资料
74HC595芯片是一种串入并出的芯片，在电子显示屏制作当中有广泛的应用。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态.三态。
特点 8位串行输入 8位串行或并行输出存储状态寄存器,三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出;标准中等规模集成电路应用串行到并行的数据转换 Remote control holding register。
描述 595是告诉的硅结构的CMOS器件, 兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器,三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入,在STcp的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’），和一个异步的低电平复位，存储寄存器有一个并行8位的,具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率,CL＝输出电容 f 0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况74HC595引脚图，管脚图________QB-—|1 16|——VccQC—-｜2 15｜--QAQD——｜3 14|--SIQE—-｜4 13|—-/GQF—-|5 12｜--RCKQG--|6 11｜—-SRCKQH-—|7 10|—-/SRCLRGND- |8 9|-—QH'｜________｜74595的数据端：QA—-QH: 八位并行输出端，可以直接控制数码管的8个段。
QH'：级联输出端。
我将它接下一个595的SI端。
74HC595中文资料_数据手册_参数
输入引脚上的数据发生移位进入8位移位寄存器.重置（引脚10）低电平有效，异 步，移位寄存器复位输入.一个该引脚上的低电平将复位该器件的移位寄存器部分 不受影响.锁存时钟（引脚12）存储只锁要存. 8时位钟锁输存入器.从低到高的过渡该输入锁存移位 寄存器数据.输出使能（引脚13）低电平有74hc595效输出使能.这个输入的低电平 允许来自锁存器的数据将在输出端呈现.高 在这个输入强制输出（Q A -Q H ）进 入高阻状态.74hc595串行输出不受影响这个控制单元.产出 Q A - Q H （引脚 15，1，2，3，4，5，6，7）非反相的3态锁存器输出. SQ H （9号针）同相的串行 数据输出.这是的输出 8位移位寄存器的第八级.这个输出没有具有三态能力.
onsemicom7功能表手术输入结果函数重启串行输入一个转移时钟闩时钟产量启用转移寄存器内容闩寄存器内容串行产量sqh平行输出大号大号大号将数据移入换档寄存器lh大号dsrsrn锁存寄存器保持不变不变sr移位寄存器内容数据lh逻辑电平低到高取决于复位和移位时钟输入lr保持不变从高到低取决于锁存时钟74hc595输入引脚说明inputsa引脚1474hc595串行数据输入
图 SERIAL数据 INPUT 14 11 10 12 13转移时钟重启 LATCH时钟 OUTPUT ENABLE转 移寄存器 LATCH 15 1 2 3 4五 6 7 9 Q A Q B Q C Q D Q E Q F Q G Q H SQ H一个 V CC = PIN 16 GND = PIN 8平行数据产出 SERIAL数据 OUTPUT引脚分配 13 14 15 16 9 10 11 12五 4 3 2 1 8 7 6锁定时钟输出启用一CK Q E Q D Q C Q B GND Q H Q G Q F订购信息设备包 运输 ? 74HC595DR2G SOIC-16 （无铅） 2500磁带和卷轴 74HC595DTR2G TSSOP-16 * 2500磁带和卷轴 ?有关磁带和 卷轴规格的信息，包括零件方向和磁带尺寸，请参阅我们的74hc595磁带和卷轴包 74hc595装规格手册，BRD8011 / D. *该封装本身具有无铅功能.74HC595中文资料第3 页精选内容： 74HC595 3最大额定值符号参数值单元 V CC 直流电源电压（参考GND） - 0.5至+ 7.0 V V IN直流输入电压（参考GND） - 0.5至 V CC + 0.5 V V OUT直流输出电压（参考GND） - 0.5至V CC + 0.5 V 我 在直流输入 电流，每个引脚 ±20嘛 我 出去了直流输出电流，每个引脚 ±35嘛 我 CC DC电源 电流，V CC 和GND引脚 ±75嘛 P D.静止空气中的功率耗散， SOIC封装? TSSOP封 装? 500 450毫瓦 T STG储存温度 - 65至+ 150 _C T L引线温度，距壳体1毫米，持续10 秒 （SOIC或TSSOP封装） 260 _C74hc595强调超过最大额定值74hc595可能会损坏设 备.最大额定值是压力仅限评级.不建议在推荐操作条件之上进行功能操作.长时间暴 露在高于推荐操作条件的应力下可能会影响设备74hc595可靠性. ?降额 - SOIC封 装： - 从65到125°C时为7 MW / _C TSSOP封装： - 从65_到125_C的6.1 MW / _C有 关高频或高负载考虑事项，请参阅安森美半导体高速CMOS数据手册（DL129 / D） 的第2章.推荐工作条件符号参数敏马克斯单元 V CC直流电源电压（参考GND） 2.0 6 V V IN ，V OUT 直流输入电压，输出电压 （参考GND） 0 V CC V T A.工作温 度，所有封装类型 - 55 + 125 _C T R ，T F输入上升和下降时间 V CC = 2.0 V （图1） V CC = 4.5V V CC = 6.0 V 0 0 0 1000 500 400 NS此设备包含保护防止损坏的电路由于高静态电压或电领域.但是，必 须采取预防措施被采取以避免任何应用程序电压高于最大额定值这个高阻抗电路 的电压 - CUIT. 为了正确的操作，V IN 和 V OUT 应该受到限制 范围GND V（V IN 或V OUT ）V V CC .未使用的输入必须始终为绑定到适当的逻辑电压 电平（例 如，GND或V CC ）.未使用的输出必须保持打开状态.74HC595中文资料第1页精选 内容：74HC595中文资料第7页精选内容： 74HC595 7功能表 手术输入结果函数重启串行输入一个转移时钟闩时钟产量启用转移寄存器内容闩 寄存器内容串行产量 SQ H平行输出 Q A - Q H复位移位寄存器大号 X X L，H， ↓ 大→号SR大N号+ 1üü大S号R Gü→将S数R 据H 移ü入移换74h档c5寄95存位器寄H存D器↑保持L，不H变，H↓X大L号，DH→，S↓R LA，; SHR，N↓ 大号 ü ü ü ü转移移位寄存器内容锁定寄存器 H X L，H，↓ ↑大号 ü SR N →LR N ü SR N锁存寄存器保持不变不变 X X X L，H，↓大号 * ü * ü启用并行输 出 X X X X大号 * ** *启用强制输出为高阻抗状态 X X X X H * ** * ? SR =移位寄存器 内容 D =数据（L，H）逻辑电平 ↑=低到高 * =取决于复位和移位时钟输入 LR =锁 存寄存器内容 U =保持不变 ↓=从高到低 ** =取决于锁存时钟74hc595输入引脚说明 I1N4）PU7T4ShcA5（95串引行脚数据输入.该引脚上的数据被移入 8位串行移位寄存器.控制输入移 位时钟（引脚11）移位寄存器时钟输入.从低到高的过渡该输74hc595入会导致串行
onsemicom7功能表手术输入结果函数重启串行输入一个转移时钟闩时钟产量启用转移寄存器内容闩寄存器内容串行产量sqh平行输出大号大号大号将数据移入换档寄存器lh大号dsrsrn锁存寄存器保持不变不变sr移位寄存器内容数据lh逻辑电平低到高取决于复位和移位时钟输入lr保持不变从高到低取决于锁存时钟74hc595输入引脚说明inputsa引脚1474hc595串行数据输入
图 SERIAL数据 INPUT 14 11 10 12 13转移时钟重启 LATCH时钟 OUTPUT ENABLE转 移寄存器 LATCH 15 1 2 3 4五 6 7 9 Q A Q B Q C Q D Q E Q F Q G Q H SQ H一个 V CC = PIN 16 GND = PIN 8平行数据产出 SERIAL数据 OUTPUT引脚分配 13 14 15 16 9 10 11 12五 4 3 2 1 8 7 6锁定时钟输出启用一CK Q E Q D Q C Q B GND Q H Q G Q F订购信息设备包 运输 ? 74HC595DR2G SOIC-16 （无铅） 2500磁带和卷轴 74HC595DTR2G TSSOP-16 * 2500磁带和卷轴 ?有关磁带和 卷轴规格的信息，包括零件方向和磁带尺寸，请参阅我们的74hc595磁带和卷轴包 74hc595装规格手册，BRD8011 / D. *该封装本身具有无铅功能.74HC595中文资料第3 页精选内容： 74HC595 3最大额定值符号参数值单元 V CC 直流电源电压（参考GND） - 0.5至+ 7.0 V V IN直流输入电压（参考GND） - 0.5至 V CC + 0.5 V V OUT直流输出电压（参考GND） - 0.5至V CC + 0.5 V 我 在直流输入 电流，每个引脚 ±20嘛 我 出去了直流输出电流，每个引脚 ±35嘛 我 CC DC电源 电流，V CC 和GND引脚 ±75嘛 P D.静止空气中的功率耗散， SOIC封装? TSSOP封 装? 500 450毫瓦 T STG储存温度 - 65至+ 150 _C T L引线温度，距壳体1毫米，持续10 秒 （SOIC或TSSOP封装） 260 _C74hc595强调超过最大额定值74hc595可能会损坏设 备.最大额定值是压力仅限评级.不建议在推荐操作条件之上进行功能操作.长时间暴 露在高于推荐操作条件的应力下可能会影响设备74hc595可靠性. ?降额 - SOIC封 装： - 从65到125°C时为7 MW / _C TSSOP封装： - 从65_到125_C的6.1 MW / _C有 关高频或高负载考虑事项，请参阅安森美半导体高速CMOS数据手册（DL129 / D） 的第2章.推荐工作条件符号参数敏马克斯单元 V CC直流电源电压（参考GND） 2.0 6 V V IN ，V OUT 直流输入电压，输出电压 （参考GND） 0 V CC V T A.工作温 度，所有封装类型 - 55 + 125 _C T R ，T F输入上升和下降时间 V CC = 2.0 V （图1） V CC = 4.5V V CC = 6.0 V 0 0 0 1000 500 400 NS此设备包含保护防止损坏的电路由于高静态电压或电领域.但是，必 须采取预防措施被采取以避免任何应用程序电压高于最大额定值这个高阻抗电路 的电压 - CUIT. 为了正确的操作，V IN 和 V OUT 应该受到限制 范围GND V（V IN 或V OUT ）V V CC .未使用的输入必须始终为绑定到适当的逻辑电压 电平（例 如，GND或V CC ）.未使用的输出必须保持打开状态.74HC595中文资料第1页精选 内容：74HC595中文资料第7页精选内容： 74HC595 7功能表 手术输入结果函数重启串行输入一个转移时钟闩时钟产量启用转移寄存器内容闩 寄存器内容串行产量 SQ H平行输出 Q A - Q H复位移位寄存器大号 X X L，H， ↓ 大→号SR大N号+ 1üü大S号R Gü→将S数R 据H 移ü入移换74h档c5寄95存位器寄H存D器↑保持L，不H变，H↓X大L号，DH→，S↓R LA，; SHR，N↓ 大号 ü ü ü ü转移移位寄存器内容锁定寄存器 H X L，H，↓ ↑大号 ü SR N →LR N ü SR N锁存寄存器保持不变不变 X X X L，H，↓大号 * ü * ü启用并行输 出 X X X X大号 * ** *启用强制输出为高阻抗状态 X X X X H * ** * ? SR =移位寄存器 内容 D =数据（L，H）逻辑电平 ↑=低到高 * =取决于复位和移位时钟输入 LR =锁 存寄存器内容 U =保持不变 ↓=从高到低 ** =取决于锁存时钟74hc595输入引脚说明 I1N4）PU7T4ShcA5（95串引行脚数据输入.该引脚上的数据被移入 8位串行移位寄存器.控制输入移 位时钟（引脚11）移位寄存器时钟输入.从低到高的过渡该输74hc595入会导致串行
74HC595史上最全的中文资料【中为电科】
X X 注：
X X
H L L L
L H H H
X H X X
L Q6S NC Q6S
Z NC QnS QnS
清空移位寄存器，并行输出高阻态 移位寄存器数据分别移动一位； 第 6 位数据 移入 Q7S 移位寄存器的内容传给存储寄存器并输出 移位寄存器的所有数据移动一位； 移位寄存 器中的所有数据转入存储寄存器并输出
7. 8. 9. 10. 11. 12. 13.
1 / 15
科技效法自然 中为电科
74HC595；74HCT595
8 位串行输入，串行或并行输出移位寄存器，输出具有锁存、三态功能
1. 简介
74HC595、 74HCT595 是一款高速硅栅 （Si‐gate） COMS 器件， 并且与低压肖特基 TTL （LSTTL） 兼容。它们符合 JEDEC 7A 号文件标准。 74HC595、74HCT595 是一个 8 位串行并且带有存储寄存器和三态输出的移位寄存器， 存储寄存器和移位寄存器同步于不同的时钟。 数据在移位寄存器时钟（SHCP）的正跳变下移动，在存储寄存器时钟（STCP）的正跳 变下数据由移位寄存器转存到存储寄存器。假如 SHCP 和 STCP 被连在一起，移位寄存器将 总是超前于存储寄存器一个时钟脉冲。 移位寄存器有一个串行输入端（DS） ，还有一个用于级联的串行输出端。8 位移位寄存 器可以异步复位 （低电平复位） 。 存储寄存器有一个 8 位三态并行输出端。 当输出使能端 （OE） 被使能（低有效）数据将从存储寄存器中输出至器件引脚。
4 / 15
科技效法自然 中为电科
6. 引脚定义
6.1 引脚图
图 4 引脚定义 6.2 引脚描述 符号 Q1 Q2 Q3 Q4 Q5 Q6 Q7 GND Q7S MR SHCP STCP OE DS Q0 Vcc 引脚号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 地（0V） 数据串行输出 复位（低有效） 移位寄存器时钟（输入） 存储寄存器时钟（输入） 输出使能（低有效） 数据串行输入 数据并行输出 0 电源 数据并行输出 1 ~ 7 描述
74hc595中文资料
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。
三态。
特点
8位串行输入
8位串行或并行输出
存储状态寄存器，三种状态
输出寄存器可以直接清除
100MHz的移位频率
输出能力
并行输出，总线驱动
串行输出；标准
中等规模集成电路
应用
串行到并行的数据转换
Remote control holding register.
描述
595是告诉的硅结构的CMOS器件，
兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存
储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
参考数据
C PD决定动态的能耗，
P D＝C PD×V CC×f1+∑(C L×V CC2×f0)
F1＝输入频率，C L＝输出电容f0＝输出频率（MHz）Vcc=电源电压
引脚说明
功能表
H＝高电平状态L＝低电平状态↑＝上升沿
↓＝下降沿
Z＝高阻
NC＝无变化
×＝无效
当MR为高电平，OE为低电平时，数据在SH CP上升沿进入移位寄存器，在ST CP上升沿输出到并行端口。
74HC595完整中文资料
74HC595
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有 咼阻、关、断状态。
三态。特点8位串行输入8位串行或并行输出 存储状态寄存 器，三种状态输出寄存器可以直接清除100MHz的移位频率输出能 力 并行输出，总线驱动 串行输出；
标准 中等规模集成电路应用 串行到并行的数据转换Remote c ontrol holding register.描述595是告诉的硅结构的CMO器件，
CPD决 定动态的能耗，PD=CPD< VCC< f1 +刀（CLXVCC2< f0） F 1=输入频率，。1=输出电容f0=输出频率（MHZ Vcc=电源电压 引脚说明符号引脚描述
内部结构
结合引脚说明就能很快理解595的工作情况
功能表：
管脚编号
管脚名
管脚定义功能
1、2、3、4、5、6、
7、15
QA—QH
2)74595的主要优点是具有数据存储寄存器，在移位的过程中，输出 端的数据可以保持不变。这在串行速度慢的场合很有用处，数码管没 有闪烁感。
与164只有数据清零端相比，595还多有输出端时能/禁止控制 端，可以使输出为高阻态。
3)595是串入并出带有锁存功能移位寄存器，它的使用方法很简单， 在正常使用时SCLR为高电平，G为低电平。从SER每输入一位数据， 串行输595是串入并出带有锁存功能移位寄存器，它的使用方法很简 单，如下面的真值表，在正常使用时SCLF为高电平，G为低电平。 从SER每输入一位数据，串行输入时钟SCK上升沿有效一次，直到八 位数据输入完毕，输出时钟上升沿有效一次，此时，输入的数据就被
送到了输出端。入时钟SCK上升沿有效一次，直到八位数据输入完毕， 输出时钟上升沿有效一次，此时，输入的数据就被送到了输出端。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有 咼阻、关、断状态。
三态。特点8位串行输入8位串行或并行输出 存储状态寄存 器，三种状态输出寄存器可以直接清除100MHz的移位频率输出能 力 并行输出，总线驱动 串行输出；
标准 中等规模集成电路应用 串行到并行的数据转换Remote c ontrol holding register.描述595是告诉的硅结构的CMO器件，
CPD决 定动态的能耗，PD=CPD< VCC< f1 +刀（CLXVCC2< f0） F 1=输入频率，。1=输出电容f0=输出频率（MHZ Vcc=电源电压 引脚说明符号引脚描述
内部结构
结合引脚说明就能很快理解595的工作情况
功能表：
管脚编号
管脚名
管脚定义功能
1、2、3、4、5、6、
7、15
QA—QH
2)74595的主要优点是具有数据存储寄存器，在移位的过程中，输出 端的数据可以保持不变。这在串行速度慢的场合很有用处，数码管没 有闪烁感。
与164只有数据清零端相比，595还多有输出端时能/禁止控制 端，可以使输出为高阻态。
3)595是串入并出带有锁存功能移位寄存器，它的使用方法很简单， 在正常使用时SCLR为高电平，G为低电平。从SER每输入一位数据， 串行输595是串入并出带有锁存功能移位寄存器，它的使用方法很简 单，如下面的真值表，在正常使用时SCLF为高电平，G为低电平。 从SER每输入一位数据，串行输入时钟SCK上升沿有效一次，直到八 位数据输入完毕，输出时钟上升沿有效一次，此时，输入的数据就被
送到了输出端。入时钟SCK上升沿有效一次，直到八位数据输入完毕， 输出时钟上升沿有效一次，此时，输入的数据就被送到了输出端。
74hc595中文数据手册(datasheet)
IO=‐6.0mA 4.18 4.31
4.13
4.10
6.0
IO=‐7.8mA 5.68 5.8
5.63
5.60
VOL 输出低电平 2.0 VI=VIH IO=20μA
0.0 0.1
0.1
(SQH)
4.5 or VIL
0.0 0.1
0.1
0.1
V
0.1
6.0
0.0 0.1
0.1
0.1
4.5
IO=4.0mA
‐1‐
输入输出管脚电路：
CMOS 移位寄存器 74HC595
真值表：
输入管脚
SI SCK SCLR RCK OE
XX X X H
XX X X L
XX L L 上沿 H H 上沿 H X 下沿 H
XX X
XX X
时序图：
XX XX XX XX 上沿 X 下沿 X
输出管脚
QA—QH 输出高阻 QA—QH 输出有效值 移位寄存器清零 移位寄存器存储 L 移位寄存器存储 H 移位寄存器状态保持 输出存储器锁存移位寄存器中的状态值 输出存储器状态保持
‐3‐
CMOS 移位寄存器 74HC595
DC 电气特性：
类型 参数定义 测试条件
数值
单位
VCC
VIH 输入高电平 2.0 4.5 6.0
VIL 输入低电平 2.0
25℃
‐40℃—85℃ ‐55℃—125℃
Min Typ Max Min Max Min Max
1.46
1.46
1.46
V
3.23
3.23
管脚图：
管脚说明：
管脚编号 管脚名
1、2、3、4、 QA—QH 5、6、7、15
74hc595中文资料
74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态。
三态。
特点 8位串行输入 8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换 Remote control holding register. 描述 595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能O E时（为低电平），存储寄存器的数据输出到总线。
CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况74HC595引脚图，管脚图________QB--|1 16|--VccQC--|2 15|--QAQD--|3 14|--SIQE--|4 13|--/GQF--|5 12|--RCKQG--|6 11|--SRCKQH--|7 10|--/SRCLRGND- |8 9|--QH'|________|74595的数据端：QA--QH: 八位并行输出端，可以直接控制数码管的8个段。
QH': 级联输出端。
我将它接下一个595的SI端。
4HC595完整中文资料
74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态。
三态。
特点 8位串行输入 8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换 Remote contr ol holding register. 描述 595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp 的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况引脚功能表：管脚编号管脚名管脚定义功能1、2、3、4、5、6、7、15QA—QH 三态输出管脚8 GND 电源地9 SQH 串行数据输出管脚10 SCLR 移位寄存器清零端11 SCK 数据输入时钟线12 RCK 输出存储器锁存时钟线13 OE 输出使能14 SI 数据线15 VCC 电源端真值表：输入管脚输出管脚SI SCK SCLR RCK OEX X X X H QA—QH 输出高阻X X X X L QA—QH 输出有效值X X L X X 移位寄存器清零L 上沿H X X 移位寄存器存储LH 上沿H X X 移位寄存器存储HX 下沿H X X 移位寄存器状态保持X X X 上沿X 输出存储器锁存移位寄存器中的状态值X X X 下沿X 输出存储器状态保持74595的数据端：QA--QH: 八位并行输出端，可以直接控制数码管的8个段。
74HC595完整中文资料word资料5页
74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态。
三态。
特点 8位串行输入 8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换 Remote contr ol holding register. 描述 595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp 的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况引脚功能表：管脚编号管脚名管脚定义功能1、2、3、4、5、6、7、15QA—QH 三态输出管脚8 GND 电源地9 SQH 串行数据输出管脚10 SCLR 移位寄存器清零端11 SCK 数据输入时钟线12 RCK 输出存储器锁存时钟线13 OE 输出使能14 SI 数据线15 VCC 电源端真值表：输入管脚输出管脚SI SCK SCLR RCK OEX X X X H QA—QH 输出高阻X X X X L QA—QH 输出有效值X X L X X 移位寄存器清零L 上沿H X X 移位寄存器存储LH 上沿H X X 移位寄存器存储HX 下沿H X X 移位寄存器状态保持X X X 上沿X 输出存储器锁存移位寄存器中的状态值X X X 下沿X 输出存储器状态保持74595的数据端：QA--QH: 八位并行输出端，可以直接控制数码管的8个段。
74HC595完整中文资料
74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态。
三态。
特点 8位串行输入 8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换 Remote contr ol holding register. 描述 595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp 的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况引脚功能表：真值表：74595的控制端说明：/SRCLR(10脚): 低点平时将移位寄存器的数据清零。
通常我将它接Vcc。
SRCK(11脚)：上升沿时数据寄存器的数据移位。
QA-->QB-->QC-->...-->QH；下降沿移位寄存器数据不变。
（脉冲宽度：5V时，大于几十纳秒就行了。
我通常都选微秒级）RCK(12脚)：上升沿时移位寄存器的数据进入数据存储寄存器，下降沿时存储寄存器数据不变。
(通常我将RCK置为低电平，) 当移位结束后，在RCK端产生一个正脉冲（5V时，大于几十纳秒就行了。
[整理]74HC595完整中文资料
![[整理]74HC595完整中文资料](https://img.taocdn.com/s1/m/68a06277227916888486d7e2.png)
74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态。
三态。
特点 8位串行输入 8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换 Remote contr ol holding register. 描述 595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp 的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况引脚功能表：管脚编号管脚名 管脚定义功能1、2、3、4、5、6、7、15 QA —QH三态输出管脚8GND电源地9 SQH串行数据输出管脚10SCLR移位寄存器清零端11SCK 数据输入时钟线12 RCK输出存储器锁存时钟线 13OE 输出使能14 SI 数据线 15VCC电源端真值表：输入管脚输出管脚SI SCK SCLR RCKOEX X X X H QA —QH 输出高阻 X X X X L QA —QH 输出有效值 X X L X X 移位寄存器清零 L 上沿 H X X 移位寄存器存储L H 上沿 H X X 移位寄存器存储H X 下沿 H X X 移位寄存器状态保持X X X 上沿 X 输出存储器锁存移位寄存器中的状态值XXX下沿X输出存储器状态保持74595的数据端：QA--QH: 八位并行输出端，可以直接控制数码管的8个段。
74HC595中文
74HC595芯片中文资料
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。
三态。
特点
8位串行输入
8位串行或并行输出
存储状态寄存器，三种状态
输出寄存器可以直接清除
100MHz的移位频率
输出能力
并行输出，总线驱动
串行输出；标准
中等规模集成电路
应用
串行到并行的数据转换
Remote control holding register.
描述
595是告诉的硅结构的CMOS器件，
兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
参考数据
C PD决定动态的能耗，
P D＝C PD×V CC×f1+∑(C L×V CC2×f0)
F1＝输入频率，C L＝输出电容f0＝输出频率（MHz）Vcc=电源电压
引脚说明
功能表
H＝高电平状态
L＝低电平状态
↑＝上升沿
↓＝下降沿
Z＝高阻
NC＝无变化
×＝无效
当MR为高电平，OE为低电平时，数据在SH CP上升沿进入移位寄存器，在ST CP上升沿输出到并行端口。
74HC595的中文资料
74HC595的中文资料
74HC595——具有三态输出锁存功能的8位串行输入、串行/并行输出移位寄存器（本文翻译自NXP的74HC595的datasheet）
74HC595和74HCT595是带有存储寄存器和三态输出的8位串行移位寄存器，移位寄存器和存储寄存器有各自的时钟。
每当移位寄存器输入时钟SHCP上升沿来临之时，数据被移出。
每当存储寄存器输入时钟STCP上升沿来临之时，数据并行的存储到存储寄存器。
如果两个时钟上升沿同时到来，移位寄存器总是要比存储寄存器的提前一个时钟。
移位寄存器有一个串行出入（DS）和一个串行标准输出（Q7S）。
同时也提供一个异步复位端（低电平有效），存储寄存器有一个8位3态总线输出。
输出使能（OE）为低电平时，存储寄存器的值就输出。
下面是一个功能框图，有利于理解：
接着是一个逻辑符号：
功能表如下：
时序图：
在SH CP上升沿进入移位寄存器，在ST CP上升沿输出到并行端口。
74HC595完整中文资料
74HC595完整中文资料74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有咼阻、关、断状态。
三态。
特点8位串行输入8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换Remote c ontrol holding register. 描述595是告诉的硅结构的CMO器件，兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp勺上升沿输入，在S Tcp 的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds）,和一个串行输出（Q7 ）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能0E时（为低电平），存储寄存器的数据输出到总线。
CPD决定动态的能耗，PD= CPD< VCC< f1 + 刀（CL X VCC2< f0） F 1=输入频率，。
1=输出电容f0 =输出频率（MHZ Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解595的工作情况功能表：真值表:74595的数据端:QA--QH:八位并行输出端，可以直接控制数码管的8个段。
QH':级联输出端。
我将它接下一个595的SI端。
SI:串行数据输入端。
74595的控制端说明：/SRCLR（10脚）:低点平时将移位寄存器的数据清零。
通常我将它接Vcc。
SRCK（11脚）:上升沿时数据寄存器的数据移位。
QA-->QB-->QC-->…-->QH ;下降沿移位寄存器数据不变。
（脉冲宽度：5V时，大于几十纳秒就行了。
74hc595中文资料
74HC595芯片资料
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。
三态。
特点
8位串行输入
8位串行或并行输出
存储状态寄存器，三种状态
输出寄存器可以直接清除
100MHz的移位频率
输出能力
并行输出，总线驱动
串行输出；标准
中等规模集成电路
应用
串行到并行的数据转换
Remote control holding register.
描述
595是告诉的硅结构的CMOS器件，
兼容低电压TTL电路，遵守JEDEC标准。
595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q 7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
参考数据
C PD决定动态的能耗，
P D＝C PD×V CC×f1+∑(C L×V CC2×f0)
F1＝输入频率，C L＝输出电容f0＝输出频率（MHz）Vcc=电源电压
引脚说明
功能表
H＝高电平状态
L＝低电平状态↑＝上升沿
↓＝下降沿
Z＝高阻
NC＝无变化
×＝无效。
74HC595的中文资料
74HC595 的中文资料
74HC595 具有三态输出锁存功能的8 位串行输入、串行/并行输出移位寄存器
本文翻译自NXP 的74HC595 的datasheet
74HC595 和74HCT595 是带有存储寄存器和三态输出的8 位串行移位寄存器，移位寄存器和存储寄存器有各自的时钟。
每当移位寄存器输入时钟SHCP 上升沿来临之时，数据被移出。
每当存储寄存器输入时钟STCP 上升沿来临之时，数据并行的存储到存储寄存器。
如果两个时钟上升沿同时到来，移位寄存器总是要比存储寄存器的提前一个时钟。
移位寄存器有一个串行出入(DS)和一个串行标准输出(Q7S)。
同时也提供一个异步复位端(低电平有效)，存储寄存器有一个8 位3 态总线输出。
输出使能(OE)为低电平时，存储寄存器的值就输出。
下面是一个功能框图，有利于理解：
接着是一个逻辑符号：。
74hc595中文资料
74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。
74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态。
三态。
特点 8位串行输入 8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出；595是具有8位移位寄存器和一个存储器，三态输出功能。
移位寄存器和存储器是分别的时钟。
数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。
如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况74HC595引脚图，管脚图________QB--|1 16|--VccQC--|2 15|--QAQD--|3 14|--SIQE--|4 13|--/GQF--|5 12|--RCKQG--|6 11|--SRCKQH--|7 10|--/SRCLRGND- |8 9|--QH'|________|74595的数据端：QA--QH: 八位并行输出端，可以直接控制数码管的8个段。
QH': 级联输出端。
我将它接下一个595的SI端。
SI: 串行数据输入端。
74595的控制端说明：/SRCLR(10脚): 低点平时将移位寄存器的数据清零。
通常我将它接Vcc。
SRCK(11脚)：上升沿时数据寄存器的数据移位。
QA-->QB-->QC-->...-->QH；下降沿移位寄存器数据不变。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MM74HC595WM
M16B
16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300” Wide
MM74HC595SJ
M16D
16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
RCK SCK
X
X
X
X
X
↑
↑
X
SCLR X L
H
H
G
Function
H QA thru QH = 3-STATE L Shift Register cleared
QH = 0 L Shift Register clocked
QN = Qn-1, Q0 = SER L Contents of Shift
பைடு நூலகம்
Output Voltage
VIN = VIH or VIL |IOUT| ≤ 20 µA
2.0V
2.0
1.9
1.9
4.5V
4.5
4.4
4.4
1.9
V
4.4
V
6.0V
6.0
5.9
5.9
5.9
V
QH
QA thru QH
VOL
Maximum LOW Level
Output Voltage
VIN = VIH or VIL |IOUT| ≤ 4.0 mA |IOUT| ≤ 5.2 mA VIN = VIH or VIL |IOUT| ≤ 6.0 mA |IOUT| ≤ 7.8 mA VIN = VIH or VIL |IOUT| ≤ 20 µA
This device contains an 8-bit serial-in, parallel-out shift register that feeds an 8-bit D-type storage register. The storage register has 8 3-STATE outputs. Separate clocks are provided for both the shift register and the storage register. The shift register has a direct-overriding clear, serial input, and serial output (standard) pins for cascading. Both the shift register and storage register use positive-edge triggered clocks. If both clocks are connected together, the shift register state will always be one clock pulse ahead of the storage register.
3
元器件交易网
MM74HC595
4.5V
4.2
3.98
3.84
6.0V
5.2
5.48
5.34
4.5V
4.2
3.98
3.84
6.0V
5.7
5.48
5.34
2.0V
0
0.1
0.1
4.5V
0
0.1
0.1
3.7
V
5.2
V
3.7
V
5.2
V
0.1
V
0.1
V
6.0V
0
0.1
0.1
0.1
V
QH
QA thru QH
IIN
Maximum Input
Current
The 74HC logic family is speed, function, and pin-out compatible with the standard 74LS logic family. All inputs are protected from damage due to static discharge by internal diode clamps to VCC and ground.
Ordering Code:
Order Number Package Number
Package Description
MM74HC595M
M16A
16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150” Narrow
General Description
The MM74HC595 high speed shift register utilizes advanced silicon-gate CMOS technology. This device possesses the high noise immunity and low power consumption of standard CMOS integrated circuits, as well as the ability to drive 15 LS-TTL loads.
VIN = VIH or VIL |IOUT| ≤ 4 mA |IOUT| ≤ 5.2 mA VIN = VIH or VIL |IOUT| ≤ 6.0 mA |IOUT| ≤ 7.8 mA VIN = VCC or GND
4.5V
0.2
0.26
6.0V
0.2
0.26
4.5V
0.2
0.26
6.0V
0.2
Register transferred
to output latches
Top View
© 1999 Fairchild Semiconductor Corporation DS005342.prf
元器件交易网
Logic Diagram
MM74HC595MTC
MTC16
16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
MM74HC595N
N16E
16-Lead Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide
(positive logic)
MM74HC595
2
元器件交易网
MM74HC595
Absolute Maximum Ratings(Note 1)
(Note 2)
Supply Voltage (VCC) DC Input Voltage (VIN) DC Output Voltage (VOUT) Clamp Diode Current (IIK, IOK) DC Output Current, per pin (IOUT) DC VCC or GND Current,
Input Voltage
2.0V 4.5V
1.5
1.5
3.15
3.15
1.5
V
3.15
V
6.0V
4.2
4.2
4.2
V
VIL
Maximum LOW Level
Input Voltage
2.0V 4.5V
0.5
0.5
1.35
1.35
0.5
V
1.35
V
6.0V
1.8
1.8
1.8
V
VOH
Minimum HIGH Level
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram
Truth Table
Pin Assignments for DIP, SOIC, SOP and TSSOP
0
VCC
V
Operating Temperature Range (TA) −40 +85
°C
Input Rise or Fall Times
(tr, tf) VCC = 2.0V
1000 ns
VCC = 4.5V
500
ns
VCC = 6.0V
400
ns
Note 1: Absolute Maximum Ratings are those values beyond which dam-
age to the device may occur.
Note 2: Unless otherwise specified all voltages are referenced to ground.
Note 3: Power Dissipation temperature derating — plastic “N” package: − 12 mW/°C from 65°C to 85°C.
0.26
6.0V
±0.1
0.33 0.33
0.33 0.33 ±1.0
0.4
V
0.4
V
0.4
V
0.4
V
±1.0
µA
IOZ
Maximum 3-STATE
VOUT = VCC or GND
6.0V
±0.5
±5.0
±10
µA
Output Leakage