《微机原理总线》PPT课件

同步总线 异步总线 半同步总线
11
总线的握手协议
同步总线
总线时钟 读命令
地址
数据
Addr Data
同步总线 读数据时序
同步总线上所有信号受时钟控制，总线上各模块都在时钟上升沿将 信号驱动至稳定或对信号进行采样。
主设备在总线上进行读操作时，首先发出读命令和地址，从设备采 样并识别地址，在下一个时钟周期内将数据送到总线上，主设备在 下一个时钟上升沿把数据读走。
数据总线是三态的，未被地址信号选中的部件， 不驱动数据总线（其数据引脚为高阻）。
数据总线的根数称为总线宽度。16位总线，指其 数据总线为16根。
7
总线的性能指标
1. 总线宽度
数据总线的根数。 16位总线，指其数据总线为16根。
2. 寻址能力
取决于地址总线的根数。 PCI总线的地址总线为32位，寻址能力达4GB。
2
•…...
总线的基本概念 微型计算机自诞生以来一直采用总线结构 目前在微型计算机系统中常把总线作为一个独立的 部件看待 微机系统中的I/O接口本质上是I/O设备与微机系统 总线的接口
3
总线的基本概念 按总线传送信息的类别，可以把总线分成控制总线、 地址总线和数据总线。 总线也包括电源线和地线。
4
总线的基本概念
控制总线
控制总线用来传送控制信号、定时信号以及具有控 制含义的状态信号。 在总线上，可以控制其他部件的部件称为总线主控 或主设备，被控部件称为从控或从设备。 根据不同的使用意义，有的控制信号为双向，有的 为单向，有的为三态，有的非三态
5
总线的基本概念
地址总线
地址总线上传送地址信号，总线主控用地址信号 指定其需要访问的部件（如外设、存储器单 元）。
异步总线严密的握手信号使数据传送绝对可靠，但是控制电路复杂，且 握手信号在总线上来回请求应答造成额外延时，数据传送速度较低。
13
总线的握手协议
半同步总线
主设备时钟 读命令 地址
Addr
Addr
半同步总线 读数据时序
数据
Data
Data
等待
半同步总线在主设备的时钟信号和从设备的等待信号下传送数据。
主设备在总线上进行读操作时，首先发出读命令和地址。从设备采样并 识别地址，如果从设备响应速度足够快，能够在一个时钟周期完成操作， 则不置起等待信号；如果从设备不能在一个时钟周期完成读操作，那么 就需要置起等待信号，直到数据送到总线上再撤消等待信号。主设备在 总线周期的第二个时钟上升沿对从设备的等待信号采样，如果等待信号 无效，则读取数据，总线周期结束；否则在后续的时钟上升沿对从设备 的等待信号采样，直到等待信号无效，再读取数据，总线周期结束。
第八章 总线
8.1 概述 8.2 ISA总线 8.3 PCI总线
1
8.1 概述
总线的本概念
总线是在模块与模块之间或者设备与设备之间传送信息的 一组公用信号线。 总线的特点在于其公用性，某两个模块或设备之间专用的 信号线不能称为总线。
1970年DEC公司PDP-11小型计算机首次采用总线技术。
总线结构的优点： •便于采用模块化结构设计方法，简化系统设计 •标准总线得到各厂商的支持，便于开发相互兼容的硬 件板卡和软件 •模块结构便于系统的扩充和升级 •便于故障诊断和维修
总线主控发出地址信号后，总线上的所有部件均 感受到该地址信号，但只有经过译码电路选中的 部件才接收主控的控制信号，并与之通信。
地址总线是单向的，即地址信号只能由总线主控 至从控；地址总线也是三态的，非主控部件不能 驱动地址总线。
地址总线的根数决定总线的寻址能力。
6
总线的基本概念
数据总线
数据总线上传送数据信息，数据总线是双向的， 数据信息可由主控至从控（写），也可由从控至 主控（读）。
主设备在总线上进行读操作时，首先发出读命令和地址，待稳定后启动 主设备握手信号（通知已作好读数准备），从设备识别地址和读命令后 将数据送到总线上并启动从设备握手信号（回答数据已送出），主设备 读取数据后撤消主设备握手信号（通知数据已接收），从设备撤消从设 备握手信号（回答知道数据已被接收），接下来可以开始新的总线周期。
总线上数据传送方式： 正常传送——每个传送周期先传送数据的地 址，再传送数据。 突发传送——支持成块连续数据的传送，只需 给出数据块的首地址，后续数据地址自动生 成。
PCI总线支持突发传送，ISA不支持
5. 负载能力
总线上能够连接的设备数
10
总线的握手协议
总线握手技术主要是解决主设备取得总线控制权后， 如何在主设备和从设备之间实现可靠的寻址和数据传 送问题。 总线的握手方式：
综合了同步总线和异步总线的优点
PCI总线和ISA总线都采用半同步协议
14
总线的层次结构
计算机的总线系统由处于计算机系统不同层次上的若 干总线组成：CPU总线、局部总线、系统总线、外部 总线。
CPU总线
CPU、RAM、ROM、控制芯片组等芯片之间的 信号连接关系称为CPU总线或主总线（Host Bus），包括控制总线、地址总线和数据总线
CPU总线实现了CPU与主存储器、Cache、控制 芯片组、以及多个CPU之间的连接，并提供了与 系统总线的接口
CPU与主存储器以及Cache构成主机系统。
15
总线的层次结构
CPU总线
CPU总线针对具体处理器设计，因此没有统一的 规范。
16
总线的层次结构
系统总线
系统总线为主机系统与外围设备之间的通信通道。 在主板上，系统总线表现为与扩展插槽相连接的一 组逻辑电路和导线，所以系统总线也叫I/O通道总线 系统总线必须有统一的标准，以便按标准设计各类 适配卡 ISA、EISA、MCA、VESA、 PCI、AGP
8
总线的性能指标
3. 传输率
也称为总线带宽，通常指总线所能达到的最高数 据传输率，单位是Bps（每秒传送字节数） 计算公式：Q=W×f/N W——数据宽度；f——总线时钟频率；N——完 成一次数据传送所需的时钟周期数。 PCI总线1.0版的总线带宽132MBps
9
总线的性能指标
4. 是否支持突发传送
同步总线控制电路简单，数据传送速度快，但是要求总线上各模块 的操作速度与时钟频率相匹配，否则可能出现传输错误，使系统不 可靠。
12
总线的握手协议
异步总线
读命令 地址 数据
Addr Data
全互锁异步总线 读数据时序
主握手 从握手
异步总线上的数据传送不是在总线时钟控制下进行，而是用两条握手信 号线采取请求-应答的方式进行。