数电实验-全加器

课程名称：数字逻辑实验实验项目：一位全加器的原理及实现姓名：专业：计算机科学与技术班级：计算机14-8班学号：计算机科学与技术学院实验教学中心2015年12月15日实验项目名称：一位全加器的原理及实现一、实验要求设计一个一位全加器，实现全加器的功能。

二、实验目的掌握一位全加器的设计方法原理和使用，熟悉掌握数字电路设计步骤和方法。

三、实验内容全加器功能分析：全加器是能够计算低位进位的二进制加法电路。

与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器。

全加器有三个输入端：被加数Ai、加数Bi、相邻低位进位Ci-1，两个输出端：本位和Si以及相邻高位进位Ci。

由功能分析，一位全加器真值表如下：输入输出Ci-1 Ai Bi Si Ci0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1由上表可以得到一位全加器各输出的逻辑表达式：由以上2式可以画出逻辑电路图，如下：四、实验步骤 建立一个新的文件夹打开Quartus Ⅱ后，新建工程，输入工程名。

选择仿真器件，器件选择FLEX10K ，芯片选择EPF10K10TC144-4 。

新建“Block Diagram/Schematic File ”文件画逻辑图并编译。

新建“Vector Waveform File ”波形文件，设置好输入的波形，保存文件并分析仿真波形。

选择“Assignments ”->“Pins ”，绑定管脚并编译。

选择“Tools ”->“Programmer ”点击“Start ”下载到芯片并进ii i i i i i i i i i B A C B C A C C B A S ⋅+⋅+⋅=⊕⊕=---111行逻辑验证。

五、实验设备LP-2900逻辑设计实验平台，计算机，QuartusⅡ六、实验结果Ci-1端输入波形周期为200微秒Ai端输入波形周期为100微秒Bi端输入波形周期为50微秒仿真波形如下：经过验证，仿真波形符合设计要求。

实验五全加器的设计及应用一、实验目的（1）进一步加深组和电路的设计方法。

（2）会用真值表设计半加器和全加器电路，验证其逻辑功能。

（3）掌握用数据选择器和译码器设计全加器的方法。

二、预习要求（1）根据表5-1利用与非门设计半加器电路。

（2）根据表5-2利用异或门及与非门设计全加器电路。

三、实验器材（1）实验仪器：数字电路实验箱、万用表；（2）实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153；四、实验原理1.半加器及全加器电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的，因此加法器便成了计算机中最基本的运算单元。

（1）半加器只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的进位看成0），称为半加，完成半加功能的电路为半加器。

框图如图5-1所示。

一位半加器的真值表如表5-1所示。

表5-1 半加器真值表0 0 00 1 01 0 0 1 1 0 1 02 0 1 0 0 0图5-1 半加器框图由真值表写逻辑表达式：画出逻辑图，如图5-2所示：（a）逻辑图（b）逻辑符号图5-2 半加器（2）全加器能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功能的电路为全加器。

根据求和结果给出该位的进位信号。

即一位全加器有3个输入端：（被加数）、（加数）、（低位向本位的进位）；2个输出端：（和数）、（向高位的进位）。

下面给出了用基本门电路实现全加器的设计过程。

1）列出真值表，如表5-2所示。

表5-2 全加器真值表半加器全加器0 0 00 1 01 0 0 1 1 0 1 02 0 1 0 0 10 0 10 1 11 0 1 1 1 1 1 0 1 11 12 1从表5-2中看出，全加器中包含着半加器，当时，不考虑低位来的进位，就是半加器。

而在全加器中是个变量，其值可为0或1。

一位全加器实验报告实验报告：全加器的原理与实验一、实验目的本实验旨在探究全加器的原理及其在数字电路中的应用，通过实际操作加深对全加器的理解，并掌握其工作原理和性能特点。

二、实验器材1. 74LS86集成电路芯片2. 电源3. 示波器4. 逻辑分析仪5. 连接线6. 示波器探头三、实验原理全加器是数字电路中常用的逻辑运算器件，用于实现三个二进制数的相加运算。

全加器由两个半加器和一个进位输入组成，能够实现三个二进制数的相加运算，并输出相应的和与进位。

全加器的工作原理是基于二进制加法的逻辑运算规则，通过逻辑门的组合实现。

四、实验步骤1. 将74LS86集成电路芯片插入实验板中，并连接电源。

2. 将输入端A、B、Cin分别与电源接通，观察输出端Sum和Cout的变化。

3. 使用逻辑分析仪和示波器对输入端和输出端进行观测和分析，记录实验数据。

4. 分别改变输入端A、B、Cin的状态，观察输出端Sum和Cout的变化，记录实验数据。

5. 对实验数据进行分析和总结，验证全加器的工作原理和性能特点。

五、实验结果通过实验观测和数据分析，得出以下结论：1. 全加器能够实现三个二进制数的相加运算，并输出相应的和与进位。

2. 输入端A、B、Cin的状态改变会影响输出端Sum和Cout的变化，符合二进制加法的逻辑运算规则。

3. 74LS86集成电路芯片的性能稳定，能够满足数字电路的应用要求。

六、实验总结本实验通过实际操作加深了对全加器的理解，掌握了全加器的工作原理和性能特点。

全加器作为数字电路中常用的逻辑运算器件，具有重要的应用价值，能够实现二进制加法运算，广泛应用于计算机、通信等领域。

通过本实验的学习，对数字电路和逻辑运算有了更深入的理解，为今后的学习和工作打下了坚实的基础。

七、实验建议在实验过程中，应注意安全操作，避免短路和电路损坏。

同时，对实验数据进行仔细分析和总结，加深对全加器的理解，为今后的学习和应用提供有力支持。

eda实验报告全加器EDA实验报告：全加器一、引言在数字电路设计中，全加器是一种基本的组合逻辑电路，用于实现两个二进制数的加法运算。

全加器的设计和性能对于数字电路的正确性和效率至关重要。

本实验报告将介绍全加器的原理、设计方法以及实验结果。

二、全加器的原理全加器是由两个半加器和一个额外的输入引脚组成的。

它可以实现三个二进制输入数的相加运算，并输出相应的和与进位。

1. 半加器半加器是一个简单的组合逻辑电路，用于实现两个二进制数的相加运算。

它有两个输入引脚A和B，分别代表两个二进制数的对应位，一个和输出引脚S和一个进位输出引脚C。

半加器的真值表如下所示：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1可以看出，和输出引脚S等于A和B的异或运算结果，进位输出引脚C等于A 和B的与运算结果。

2. 全加器全加器是由两个半加器和一个额外的输入引脚组成的。

它有三个输入引脚A、B 和Cin，分别代表两个二进制数的对应位以及上一位的进位，两个输出引脚S 和Cout，分别代表相加结果的和以及当前位的进位。

全加器的真值表如下所示：A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1可以看出，和输出引脚S等于A、B和Cin的异或运算结果，进位输出引脚Cout等于A、B和Cin的与运算结果与A和B的或运算结果的与运算结果。

三、全加器的设计方法全加器的设计可以使用逻辑门电路实现。

常用的逻辑门包括与门、或门、非门和异或门。

根据全加器的真值表，可以使用这些逻辑门组合来实现全加器。

1. 使用逻辑门实现半加器半加器可以使用异或门和与门来实现。

异或门用于计算和输出引脚S，与门用于计算和输出引脚C。

2. 使用逻辑门实现全加器全加器可以使用两个半加器和一个或门来实现。

两个半加器分别用于计算和输出引脚S和C1，或门用于计算和输出引脚Cout。

一位全加器的实验报告实验报告：全加器的实验摘要：本实验旨在通过实际操作，了解全加器的原理和工作方式。

通过搭建全加器电路，观察其输入输出关系，验证全加器的功能和性能。

实验结果表明，全加器能够正确地实现三个输入位的加法运算，并且输出结果符合预期。

引言：全加器是数字电路中常用的逻辑电路之一，用于实现多位数的加法运算。

它能够接受三个输入位（A、B、Cin），并输出两个输出位（Sum、Cout）。

全加器的设计和实现对于理解数字电路和计算机原理具有重要意义。

实验步骤：1. 准备实验所需的电子元件和工具，包括逻辑门、电阻、LED灯等。

2. 根据全加器的逻辑电路图，搭建实验电路。

3. 将输入位（A、B、Cin）和电源连接，观察LED灯的亮灭情况。

4. 调整输入位的数值，记录LED灯的亮灭情况。

5. 分析实验结果，验证全加器的功能和性能。

实验结果：经过实验操作和数据记录，我们得出以下结论：1. 当输入位（A、B、Cin）为000时，LED灯均熄灭。

2. 当输入位（A、B、Cin）为001时，LED灯中的某些亮起，表明输出位（Sum、Cout）的数值。

3. 当输入位（A、B、Cin）为111时，LED灯均亮起。

结论：通过本次实验，我们成功地搭建了全加器电路，并验证了其正确的工作方式。

全加器能够实现三个输入位的加法运算，并输出符合预期的结果。

这对于我们理解数字电路和计算机原理具有重要的意义。

展望：在今后的学习和实践中，我们将进一步深入研究数字电路和逻辑电路的原理，不断提高自己的实验操作能力和理论水平，为将来的科研和工程实践做好充分的准备。

《数字电路》组合逻辑电路（半加器全加器及逻辑运算）实验一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验设备74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片数字电子技术试验箱三、实验内容及步骤1、组合逻辑电路功能测试。

（1）用2片74LS00组成图5-1所示逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

（2）图中A、B、C接电平开关（K1、K2、K3），Y1、Y2接发光管（L1、L2）电平显示。

（3）按表5-3要求，改变A、B、C的状态，填表并写出Y1、Y2逻辑表达式。

（4）将运算结果与理论值比较。

图5-1表5-3=A+A’BY1Y=A’B+B’C22、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图5-2。

（1）在实验仪上用异或门和与非门接成以上电路。

A、B接电平开关K1、K2；Y、Z接电平显示（L1、L2）。

（2）按表5-4要求改变A、B状态，填表。

图5-2 表5-43、测试全加器的逻辑功能。

（1）写出图5-3电路的逻辑表达式。

（2）根据逻辑表达式列真值表。

（表5-5）（3）根据真值表画逻辑函数Si 、Ci的卡诺图。

图5-3（4）填写表5-5各点状态。

表5-5四、实验心得组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。

组合逻辑电路是指在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与电路以前状态无关,而与其他时间的状态无关。

分析方法：1、根据逻辑电路写出逻辑表达式。

2、逻辑表达式化简。

3、根据逻辑表达式画出真值表。

与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生。

数电逻辑与数字电路实验报告一位全加器（或乘法器）的设计班级：通信162同组人：王佳成姓名：李浩坤学号：163977成绩：一、实验目的：1．熟悉数字电路实验教学平台及示波器、万用表的使用方法；2．熟悉门电路逻辑功能测试方法；3．掌握逻辑代数的运算方法、逻辑函数的描述方法（真值表、表达式、卡诺图、逻辑图）、逻辑函数的化简方法（代数法和卡诺图法）。

4．掌握组合逻辑电路的分析设计和验证方法。

5．初步掌握利用MSI器件设计组合逻辑电路的方法。

二实验仪器和元件74LS283译码器、74LS153、74LS04、逻辑分析仪三、实验内容及原理（实验给出自行设计的实验原理图和相应的原理介绍）全加器是组合逻辑电路中常见也是实用的一种，考虑低位进位的加法运算就是全加运算。

可通过逻辑门和74LS283/74LS153来实现一位全加器的设计。

全加器原理：用门电路实现两个二进制数相加并求出和的组合线路，称为一个全加器由真值表易得：根据方程式选用74LS283、74LS153设计电路1、74LS283的Multisim仿真图由逻辑分析仪显示结果2、74LS153Multisim仿真图由逻辑分析仪显示结果四、实验步骤按照仿真图将芯片插到实验箱上，并连接导线，方波信号用逻辑电平输入开关代替，，接入S0、S1、S2作为输入A、B、C，接入D0、D1作为输出，亮代表1，灭代表0。

74LS153中非门用74LS04来实现。

拨动逻辑电平输入开关，记录逻辑电平指示灯的亮灭，以此衡量一位全加器是否设计成功。

实验结果记录见下。

五、实验结果分析观察表格，通过两种芯片都实现了一位全加器。

六、总结体会本次试验预习阶段熟悉了Multisim的使用，学会了通过逻辑分析仪这种便捷、简单的分析输出的方法。

同时连接电路的时候，注意要接对位置，16个管脚的器件接到16个孔的位置，14个管脚的器件接到14个孔的位置，第一次接芯片的时候将14引脚的芯片接到16个孔的上面，最后发现了这个错误及时改正，成功连接电路。

半加器和全加器实验报告数电实验报告半加全加器实验二半加/减器与全加/减器一、实验目的:(1)掌握全加器和半加器的逻辑功能。

(2)熟悉集成加法器的使用方法。

(3)了解算术运算电路的结构。

二、实验设备:1、74LS00(二输入端四与非门)2、74LS86(二输入端四异或门)3、数字电路实验箱、导线若干。

(74LS00引脚图)三、实验原理:两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。

A表示被加数，B表示加数，S表示半加和，Co 表示向高位的进位。

全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以及和。

四、实验内容:用74LS00和74LS86实现半加器、全加器的逻辑电路功能。

(一)半加器、半减器M=0时实现半加，M=1时实现半减，真值表如下:(74LS86引脚图)(半加器图形符号)2、S?B?A?A?BC?B(A?M)(二)全加器、全减器S?A?B?Ci-1Ci?BCi-1?(M?A)(B?C)五、实验结果半加器:S?B?A?A?B C?B(A?M)全加器:S?A?B?Ci-1Ci?C1M?C2M其中C1?(A?B)Ci?1?AB，C2?(AB)Ci?1?AB为了方便，以下Ci?1用C表示CI?(AB?AB)CM?(AB?AB)CM?ABM?ABM?ABCM?ABCM?ABCM?ABCM?ABM?ABM?ABCM?ABCM?ABCM?ABCM?(ABCM?ABCM?ABCM?ABCM ?BC?ABCM?ABCM?ABCM?ABCM?(M?A)(B?C)(BC)则Ci?BCi-1?(M?A)(B?C)六、心得体会本次实验做的是半加/减器和全加/减器两个电路，比上次实验复杂很多，因此充满了挑战性。

实验过程中，我认识到了在利用给定的电子元件进行实验设计来实现某一种或多种功能时，对电路的化简非常重要，而且要符合给定元件的限定条件，只有将电路化简成为能够与给定元件相符的情况下才能达到实验目的。

vhdl全加器实验报告VHDL全加器实验报告引言：在数字电路设计领域，全加器是一种基本的逻辑电路。

它用于将两个二进制数相加，并产生相应的和与进位输出。

在本次实验中，我们将使用VHDL语言设计和模拟一个全加器电路，并通过实验验证其功能和正确性。

一、实验目的本实验的目的是通过设计和模拟一个VHDL全加器电路，加深对数字电路和VHDL语言的理解。

具体目标如下：1. 学习并掌握全加器的原理和电路结构；2. 掌握VHDL语言的基本语法和使用方法；3. 设计和模拟一个全加器电路，并验证其正确性；4. 分析和评估全加器电路的性能和优化方法。

二、全加器的原理和电路结构全加器是一种用于二进制加法的逻辑电路。

它接受两个输入位和一个进位输入位，并产生一个和输出位和一个进位输出位。

全加器的电路结构通常由两个半加器和一个或门组成。

半加器用于计算两个输入位的和，而或门用于计算进位输出位。

三、VHDL语言的基本语法和使用方法VHDL是一种硬件描述语言，用于描述和模拟数字电路。

它具有丰富的语法和功能，可以方便地进行电路设计和仿真。

VHDL语言的基本语法包括实体声明、端口声明、信号声明、过程声明等。

在本次实验中，我们将使用VHDL语言来描述和模拟全加器电路。

四、全加器电路的设计和模拟在本次实验中，我们将使用VHDL语言设计和模拟一个4位全加器电路。

首先，我们需要定义输入和输出信号，并声明全加器的实体和端口。

接下来，我们可以使用VHDL语言描述全加器的逻辑电路，包括半加器和或门的连接关系。

最后，我们可以使用仿真工具对全加器电路进行模拟，并观察输出结果。

五、全加器电路的验证和性能评估在模拟过程中，我们可以通过输入不同的二进制数来验证全加器电路的正确性。

我们可以逐个比较输入和输出的二进制数，并检查和进位输出是否与预期结果一致。

如果全加器电路能够正确地计算和输出结果，则说明设计和模拟过程是正确的。

此外，我们还可以评估全加器电路的性能和优化方法。