基于QuartusII的数字时钟的设计
摘要
QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
QuartusII使用户可以充分利用成熟的模块，简化了设计的复杂性，加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
数字钟是一种用数字电路实现时、分、秒计时的装置，与机械实施中相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到了广泛的使用。
在对EDA的课程有了初步的了解并掌握Quartus II软件的初步应用之后，我们决定将课题设置为应用Quartus II软件，设计出一个时间可调，并可以通过LED七段共阴极数码管来显示时、分、秒的简易数字钟。
关键词：QuartusII；VHDL；EDA；数字钟
Summary
QuartusII is Altera company comprehensive PLD/FPGA development software, support principle diagram, VHDL, VerilogHDL and AHDL design input in the form of embedded own comprehensive device simulators, and can be done from the design input to the hardware configuration of the complete PLD design process.
QuartusII allow users to take full advantage of mature modules, simplifies the design complexity, speed up the design.Good support for third-party EDA tools also allow users to use in the different stages of the design process is familiar with
third-party EDA tools.
Digital clock is a kind of when using a digital circuit implementation, minutes and seconds timing device, a higher accuracy compared with the implementation of the mechanical and intuitive, and no mechanical device, has a longer service life, has been widely used.
In the course of EDA have a preliminary understanding and mastering the Quartus II software after the initial application, we decided to set the topic for the application of the Quartus II software, design a time is adjustable, and can be through the 7 common cathode LED digital tube display hours, minutes and seconds of simple digital clock.
Keywords：QuartusII；VHDL；EDA；digital clock
目录
摘要 (1)
绪论 (5)
1.课程设计的目的与作用 (7)
2.设计任务 (7)
3.QuartusII软件介绍 (7)
4.相关理论 (8)
4.1 理论 (8)
4.2 器件 (8)
5. 系统设计 (8)
5.1 总体 (8)
5.2 各模块 (9)
5.2.1 顶层模块 (9)
5.2.2 十进制计数器模块 (9)
5.2.3 六进制计数器模块 (10)
5.2.4 二十四进制计数器模块 (10)
5.2.5 7段LED显示驱动模块 (11)
6. 硬件设计 (11)
6.1 顶层实体图 (11)
6.2 各模块实体图 (12)
6.2.1 十进制计数器模块 (12)
6.2.2 六进制计数器模块 (12)
6.2.3 二十四进制计数器模块 (13)
6.2.4 7段LED显示驱动模块 (13)
6.3 总体实体图 (14)
7. 流程图设计 (15)
8.模块设计实现 (16)
8.1建立顶层模块 (16)
8.1.1新建dianzizhong.工程 (16)
8.1.2建立VHDL源程序 (16)
8.2建立十进制计数器模块 (18)
8.2.1新建CNT10.工程 (18)
8.2.2建立VHDL源程序 (18)
8.3建立六进制计数器模块 (19)
8.3.1新建CNT6.工程 (19)
8.3.2建立VHDL源程序 (19)
8.4建立二十四进制计数器模块 (20)
8.4.1新建CNT24.工程 (20)
8.4.2建立VHDL源程序 (20)
8.5建立7段LED显示驱动模块 (21)
8.5.1新建LED_DRIV.工程 (21)
8.5.2建立VHDL源程序 (22)
9.仿真调试结果分析 (22)
9.1顶层模块的编译与波形仿真 (22)
9.2十进制计数器模块的编译与波形仿真 (23)
9.3六进制计数器模块的编译与波形仿真 (24)
9.4二十四进制计数器模块的编译与波形仿真 (25)
9.5 7段LED显示驱动模块的编译与波形仿真 (26)
10. 结论 (27)
11.设计总结和体会 (27)
12. 致谢 (28)
13. 参考文献 (29)
