FPGA_ASIC-基于FPGA的ECC算法高速实现
- 格式：pdf
- 大小：462.58 KB
- 文档页数：5
下载文档原格式
合集下载
基于FPGA的ASIC设计
基于FPGA的ASIC设计基于FPGA（现场可编程门阵列）的ASIC（应用特定集成电路）设计是一种常见的设计流程，用于快速验证和验证系统级功能和性能。
FPGA 允许工程师根据特定应用的需求来编程硬件，从而提高系统设计的灵活性和可重构性。
在本文中，我们将讨论基于FPGA的ASIC设计的过程以及其优点和挑战。
ASIC设计是一种定制化的设计，旨在完全适应特定应用的要求。
与通用处理器相比，ASIC设计可以提供更高的性能，更低的功耗和更小的面积。
然而，ASIC设计的开发成本和时间通常更高，制造过程也更加复杂。
为了降低设计风险和成本，工程师通常会选择在FPGA平台上验证ASIC设计。
基于FPGA的ASIC设计可分为两个主要阶段：验证和实施。
验证阶段旨在验证设计的功能和性能，并最小化设计错误的概率。
在验证阶段，工程师使用HDL（硬件描述语言）编写设计，并使用仿真工具进行功能和时序仿真。
设计经过全面测试后，可以将其加载到FPGA中进行验证。
实施阶段旨在将验证过的设计转化为ASIC所需的物理布局和电路。
在此阶段，设计需要进行综合和布局布线。
综合是将HDL代码转换为逻辑门级电路的过程。
布局则涉及将逻辑电路映射到硬件资源上，以及确定电路元素的位置。
布线是将电路中的逻辑连接物理化的过程。
基于FPGA的ASIC设计有几个显着的优点。
首先，FPGA可从验证开始，快速迭代验证设计，从而缩短设计周期。
其次，FPGA提供了一种更灵活的开发平台，可以在设计期间进行功能和性能调整。
此外，对于小型项目，FPGA还可以免去制造和测试ASIC的成本和风险。
最后，基于FPGA的ASIC设计还可以为设计团队提供更多的实践经验，为制造期间的问题做好准备。
然而，基于FPGA的ASIC设计也面临一些挑战。
首先，FPGA平台通常比ASIC平台更昂贵，因此对于大项目，可能会导致较高的开发成本。
其次，尽管FPGA可以快速验证和协助设计，但ASIC设计的实施过程可能会很复杂。
基于FPGA的椭圆曲线密码(ECC)算法硬件设计
速、 低功耗 的特点 。
关 键词 ： Ｅ Ｃ Ｃ Ｆ Ｐ Ｇ Ａ 加密
ＤＯ Ｉ ： １ ０ ． ３ ９ ６ ９ ／ ｊ ． ｉ ｓ ｓ ｎ ． １ ０ ０ ７ —０ ８ ０ ｘ ． ２ ０ １ ３ ． ０ １ ． ０ １ ７
Ａ ｂ ｓ ｔ ｒ ａ ｃ ｔ ：Ｅ ｌ ｌ ｉ ｐ ｔ ｉ ｃ ｃ ｕ ｒ ｖ ｅ ｃ ｒ ｙ ｐ ｔ ｏ ｓ ｙ ｓ ｔ ｅ ｍ （ Ｅ Ｃ Ｃ）ｉ ｓ ａ ｐ ｕ ｂ ｌ ｉ ｃ ｋ ｅ ｙ ｅ ｎ ｃ ｒ ｙ ｐ ｔ ｉ ｏ ｎ ｓ ｙ ｓ ｔ ｅ ｍ ｗ ｉ ｔ ｈ ｔ ｈ ｅ ｍ ｏ ｓ ｔ ｓ ｅ ｃ ｕ ｒ ｅ ｕ ｎ ｉ ｔ ｋ ｅ ｙ
Ａ ｐ ｐ ｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ． Ｃ ｏ ｍ ｍ ｕ ｎ ｉ ｃ ａ ｔ ｉ ｏ ｎ 豳豳圆
基于 Ｆ Ｐ Ｇ Ａ 的椭 圆 曲线 密 码 【 Ｅ Ｃ Ｃ）
算 法 硬 件 设计 术
Ｈａ ｒ ｄ ｗａ ｒ ｅ Ｄｅ ｓ ｉ ｇ ｎ ｏ ｆ Ｅｌ ｌ ｉ ｐ ｔ ｉ ｃ Ｃｕ ｒ ｖ ｅ Ｃｒ ｙ ｐ ｔ ｏ ｇ ｒ ａ ｐ ｈ ｙ
圆曲线群上 离散代数 问题 的公 钥 密码 体制—— 椭 圆 曲 软件 实现 的椭 圆曲线加 密／ 解密体 制 ， 在有限域Ｇ Ｆ （ ２ ）
线 密码 体制 （ 简记 为 Ｅ Ｃ Ｃ ） 。Ｅ Ｃ Ｃ与 Ｒ Ｓ Ａ相 比具 有 上 的硬 件实 现可 以提 供更 高 的 安全 性 和更 快 的速度 。
全性 。Ｅ Ｃ Ｃ是 目前所有 公钥密 码 系统 中单 位密 钥安 全 Ｉ Ｓ Ｅ １ ０ ． １ 环 境 下使 用 Ｖ ｅ ｒ ｉ ｌ ｏ ｇ硬 件描述 语言 和原理 性最 高 的密码 系 统。 由于 Ｅ Ｃ Ｃ 的密 钥较 短 ， 并且 运 算 图输 入设 计法 ， 构造 实现 加 密算 法 。实 验 结果 表 明 该
关 键词 ： Ｅ Ｃ Ｃ Ｆ Ｐ Ｇ Ａ 加密
ＤＯ Ｉ ： １ ０ ． ３ ９ ６ ９ ／ ｊ ． ｉ ｓ ｓ ｎ ． １ ０ ０ ７ —０ ８ ０ ｘ ． ２ ０ １ ３ ． ０ １ ． ０ １ ７
Ａ ｂ ｓ ｔ ｒ ａ ｃ ｔ ：Ｅ ｌ ｌ ｉ ｐ ｔ ｉ ｃ ｃ ｕ ｒ ｖ ｅ ｃ ｒ ｙ ｐ ｔ ｏ ｓ ｙ ｓ ｔ ｅ ｍ （ Ｅ Ｃ Ｃ）ｉ ｓ ａ ｐ ｕ ｂ ｌ ｉ ｃ ｋ ｅ ｙ ｅ ｎ ｃ ｒ ｙ ｐ ｔ ｉ ｏ ｎ ｓ ｙ ｓ ｔ ｅ ｍ ｗ ｉ ｔ ｈ ｔ ｈ ｅ ｍ ｏ ｓ ｔ ｓ ｅ ｃ ｕ ｒ ｅ ｕ ｎ ｉ ｔ ｋ ｅ ｙ
Ａ ｐ ｐ ｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ． Ｃ ｏ ｍ ｍ ｕ ｎ ｉ ｃ ａ ｔ ｉ ｏ ｎ 豳豳圆
基于 Ｆ Ｐ Ｇ Ａ 的椭 圆 曲线 密 码 【 Ｅ Ｃ Ｃ）
算 法 硬 件 设计 术
Ｈａ ｒ ｄ ｗａ ｒ ｅ Ｄｅ ｓ ｉ ｇ ｎ ｏ ｆ Ｅｌ ｌ ｉ ｐ ｔ ｉ ｃ Ｃｕ ｒ ｖ ｅ Ｃｒ ｙ ｐ ｔ ｏ ｇ ｒ ａ ｐ ｈ ｙ
圆曲线群上 离散代数 问题 的公 钥 密码 体制—— 椭 圆 曲 软件 实现 的椭 圆曲线加 密／ 解密体 制 ， 在有限域Ｇ Ｆ （ ２ ）
线 密码 体制 （ 简记 为 Ｅ Ｃ Ｃ ） 。Ｅ Ｃ Ｃ与 Ｒ Ｓ Ａ相 比具 有 上 的硬 件实 现可 以提 供更 高 的 安全 性 和更 快 的速度 。
全性 。Ｅ Ｃ Ｃ是 目前所有 公钥密 码 系统 中单 位密 钥安 全 Ｉ Ｓ Ｅ １ ０ ． １ 环 境 下使 用 Ｖ ｅ ｒ ｉ ｌ ｏ ｇ硬 件描述 语言 和原理 性最 高 的密码 系 统。 由于 Ｅ Ｃ Ｃ 的密 钥较 短 ， 并且 运 算 图输 入设 计法 ， 构造 实现 加 密算 法 。实 验 结果 表 明 该
基于FPGA的ASIC设计
基于FPGA的ASIC设计FPGA是一种可编程逻辑芯片，可以根据应用要求重新配置其内部连接结构和逻辑功能，实现不同的数字电路设计。
而ASIC（Application-Specific Integrated Circuit）则是专门为特定应用设计的定制化芯片，其具有更高的性能、更低的功耗和更小的尺寸。
ASIC设计流程包括以下几个主要步骤：1.设计规格和功能要求：根据应用的需求，明确芯片的规格和功能要求，包括输入输出接口、性能指标、功耗要求等。
2. RTL设计：在硬件描述语言（如VHDL或Verilog）中编写RTL （Register Transfer Level）代码，描述芯片的逻辑功能和数据流。
这些代码包括组合逻辑电路、时序逻辑电路和控制电路。
3.高级综合：对RTL代码进行综合，将其转化为逻辑综合器可以理解的结构，生成逻辑门级电路网表。
4.驱动树和时序约束：根据ASIC设计规范，为芯片设计驱动树和时序约束。
驱动树定义了输入引脚到逻辑元件的路径，时序约束定义了逻辑元件之间的时序关系。
5.逻辑布局和布线：根据门级电路网表和驱动树，进行逻辑布局和布线优化。
逻辑布局将逻辑元件放置在芯片的物理位置，布线则将逻辑元件按照要求进行连线。
这个过程通常使用专业的布局布线工具进行。
6.物理验证：进行物理验证，通过电磁兼容性（EMC）和电磁干扰（EMI）分析，确保设计符合电气规范和可靠性要求。
7.制造文件生成：生成用于制造ASIC芯片的制造文件，包括掩模数据、掩模层等。
8.芯片制造：根据制造文件，利用先进的制造工艺将ASIC芯片制造出来。
9.仿真和验证：对制造出的ASIC芯片进行功能仿真和验证，确保芯片的功能与设计要求一致。
相比于FPGA设计，基于FPGA的ASIC设计具有一些优势和挑战：优势：1.性能：ASIC设计可以在芯片层面进行优化，实现更高的性能和更低的功耗，而FPGA设计受到资源限制，无法实现如此高性能的设计。
FPGA_ASIC-基于FPGA的高速实时回放分级复接器设计
基于FPGA的高速实时/回放分级复接器设计Design of Real-time and Replayed High-rate Multiplexer Based on FPGA (1．中国科学院空间科学与应用研究中心；2．中国科学院研究生院)卢婷1,2 白云飞1LU TING, BAI YUNFEI 摘要：利用国际空间数据系统咨询委员会(CCSDS)高级在轨系统(AOS)建议，提出了两级复用的方案，设计了一种具有载荷数据存储功能的高速实时/回放分级复接器。
该方案采用FPGA技术,对星上载荷输出的数据使用了两级全异步复用的策略进行数据存储和虚拟信道调度。
试验结果表明该复接器较好地实现了载荷数据的存储和复接功能的集成，并且功能灵活，硬件资源利用率小。
关键词：FPGA；空间数据咨询委员会；高级在轨系统；两级复用；虚拟信道调度中图分类号：TN914.3； V443+.1文献标志码：AAbstract: This paper suggests a two-level multiplexing concept by applying CCSDS advanced orbiting systems (AOS) space data link protocol and presents a real-time and replayed high-rate multiplexer with additional function of storing payload data before multiplexing. FPGA technology in the system is applied for payload data storing and virtual channel scheduling by using two-level full asynchronous multiplexing strategy. The simulation result shows that the multiplexer can integrate the functions of storing and multiplexing payload data flexibly with low rate of hardware resource utilization.Key words: FPGA; CCSDS; AOS; Two-level multiplexing; virtual channel scheduling1．引言随着卫星通信系统的迅速发展，空间链路能提供的数据传输速率越来越高，允许各类卫星平台上能够应用产生大量高速实时数据的有效载荷。
基于FPGA的高速数据传输技术
基于FPGA的高速数据传输技术随着科技的发展，我们的生活方式正在不断地发生变化，网络和大数据已经成为了当今社会的重要组成部分。
这些大数据的处理需要强大的计算能力和可靠的数据传输技术，而FPGA技术作为一种可编程逻辑器件，可以实现高速、可靠的数据传输，受到了广泛关注。
FPGA技术是一种可重构的硬件架构，其特点在于可以通过编程实现快速的处理和数据传输。
与ASIC（专用集成电路）相比，FPGA具有更高的灵活性，可以根据不同的应用场景进行对应的优化和设计，同时，由于FPGA可以进行在线编程，可以实现快速的更新和迭代。
在数据传输方面，FPGA技术也有着不可替代的优势。
FPGA芯片通常包含大量的IO口和高速通道，可以实现高速并行数据传输。
在高速数据传输中，传统的外围设备需要很长的传输时间，而FPGA可以通过高速I/O口实现快速的数据传输，使得数据传输速度可以达到数十Gbps，大大提高了数据传输的效率。
同时，FPGA还可以与其他处理器相结合使用，例如CPU、DSP等。
在这种情况下，FPGA可以负责高速的数据传输和处理，而其他处理器可以专注于数据的分析和处理，提高了整体的处理效率。
除了数据传输方面的优势，FPGA还具有更低的功耗和更小的尺寸。
由于FPGA可以通过编程进行优化，可以将不必要的部分进行屏蔽，减少功耗和芯片尺寸。
这使得FPGA成为了很多应用场景中的首选方案。
在实际应用方面，FPGA已经被广泛应用于视频、音频处理、高速网络、图像识别、人工智能等领域。
例如在高速网络领域，FPGA可以实现高速的数据包转发和路由功能，有效地提升网络的性能；在人工智能领域，FPGA可以通过优化算法和硬件设计实现更高效的图像处理和语音识别。
总之，FPGA作为一种可编程逻辑器件，具有很高的灵活性和可编程性，可以实现高速、可靠的数据传输和处理，使得其在很多应用场景中具有不可替代的优势。
随着科技的不断发展，FPGA技术在未来的发展中也将扮演越来越重要的角色。
FPGA_ASIC-一种基于FPGA的通用微处理器设计
一种基于FPGA的通用微处理器设计作者：董明 王丰转贴自：微计算机信息摘要:本文详细介绍了一种借助VHDL硬件描述性语言实现基于FPGA硬件平台的通用微处理器设计的完整方案。
该型CPU具有实现简单快捷、成本低、通用性强、扩展容易的特性。
本文分两大部分阐述:第一部分给出了该型CPU详细的结构图、原理说明、与相应存贮器的连接、存贮器模型以及部分VHDL源代码及其分析说明;第二部分针对该型CPU较强的扩展性能,从位扩展、功能扩展、存贮器容量扩展与段式模型以及与外围电路的连接角度进行研究,充分发挥该型CPU的潜能,并给出了一个CPU协同外围电路实现全自动洗衣机定时控制的例子。
关键词:VHDL;可编程逻辑;微处理器;FPGA随着电子技术的飞速发展,传统的数字系统设计方式已逐渐被电子设计自动化(EDA)方法所取代,即利用计算机辅助设计软件为工具,采用高密度可编程逻辑器件(PLD)或现场可编程门阵列FPGA实现复杂数字系统。
本研究基于FPGA器件,以VHDL硬件描述语言为手段,给出了一个通用微处理器的完整设计细节,并讨论了该微处理器的扩展办法及应用实例,为了叙述方便起见,暂定名为DM1型CPU,并以16位方式进行说明。
1． DM1型CPU及存贮器模型分析1.1 CPU结构模型图1 CPU结构图其主要部件由控制单元CTRL、算术逻辑单元ALU、以及寄存器组REGARR和一些相关的寄存器(指令寄存器INSTRREG、临时寄存器OPREG、地址寄存器ADDREG、RESREG结果寄存器)组成。
ADDBUS为16位地址总线,DATABUS为16位数据总线。
1.2 设定指令格式A．单字指令:占用一行如00010 00000 011 010:前5位00010表示指令的操作码;最后3位010表示寄存器号,即第2号;倒数六至三位011表示寄存器号,即第3号。
所以如果我们约定00010操作码为存储store指令,这条指令即表示将3号寄存器中的内容存储到2号寄存器所存储的存贮器地址中。
基于FPGA的NAND Flash ECC校验系统设计与实现
基于FPGA的NAND Flash ECC校验系统设计与实现王轩;常亮;李杰【摘要】针对NAND Flash存储器由于其工艺结构的局限性而导致数据在存储过程中小概率的位翻转问题,基于Microsemi公司的Smartfusion2系列的FPGA设计并实现了基于汉明码的ECC校验方案.结合NAND Flash的结构特点和数据存储方式,将ECC校验方案分为ECC编码模块和错误检测与纠正模块.根据写入与读出NAND Flash的数据两次生成ECC,两组ECC经过一定的运算,可判断、定位并纠正错误.该校验算法通过将每512字节原始数据生成3字节的冗余数据,可达到1 bit/4 kbit的纠错能力,保证了NAND Flash数据存储过程中的可靠性.【期刊名称】《电子设计工程》【年(卷),期】2018(026)018【总页数】5页(P184-187,193)【关键词】NANDFlash;ECC;FPGA;检错与纠错【作者】王轩;常亮;李杰【作者单位】中国科学院上海微系统与信息技术研究所,上海200050;上海科技大学信息学院,上海201210;中国科学院大学北京100049;上海微小卫星工程中心上海201203;上海微小卫星工程中心上海201203【正文语种】中文【中图分类】TN99随着嵌入式技术的发展，各类移动设备已广泛应用在各个领域。
在人们对高速化，续航能力，高可靠性上取得进展的同时，也对其中的存储设备提出越来越高的要求[1]。
NAND Flash设备具有的掉电非易失性，存取速度快，低功耗，抗震性等优点[2]，已广泛取代传统磁介质存储设备，成为嵌入式设备中解决高密度存储的主流方案[3]。
由于NAND Flash工艺无法保证数据存储的可靠性，且考虑星载设备工作在空间环境的恶劣性，可能会导致单粒子事件造成其存储数据在某些位发生反转[4]。
虽然出现这种情况的概率较低，通常只有一位或几位。
不过对于重要的数据仍需采用必要的检错纠错机制来提高可靠性[5]。
FPGA_ASIC-基于FPGA的快速位同步系统设计
基于FPGA的快速位同步系统设计管立新（赣南师范学院电子信息学院 江西赣州， 341000）摘 要：从时分复接系统对位同步系统的性能要求出发，提出了一种基于FPGA的快速位同步系统的设计方案，给出了位同步系统的实验仿真，结果表明该系统有较快的位同步建立时间，节省了FPGA的耗用资源，系统工作稳定、可靠。
关键词：位同步；同步建立时间；现场可编程门阵列；仿真中图分类号：TP311；TN919 文献标识码：AFast Bit Synchronization System Design Based on FPGAGUAN Li-XinElectronic Information Science Department Of Gannan Teacher’s College，GanZhou JiangXi, 341000,china Abstract: According to the performance requirement of bit synchronization in Time Division Multiplexer system, the paper proposed a method to design fast bit synchronization system based on FPGA. The imitation and experiment of bit synchronization system were given, experiment result shows, the system can build synchronization quickly, the circuit work stably and reliable.Keywords: Bit synchronization；Synchronization Build Time；FPGA；Imitation1 引言在时分复接通信系统中，位同步是收、发两端的时钟频率必须同频、同相，这样在接收端才能正确地判决发送端送来的每一个码元。
FPGA_ASIC-一种基于FPGA的高精度大动态数字延迟单元的设计
一种基于FPGA的高精度大动态数字延迟单元的设计A Design of Digital Delay Line Based on FPGA（1，中国科学院研究生院；2，中国科学院空间科学与应用研究中心）刘鹏1，2许可2LIU Peng XU Ke 摘要：本文提出了一种数字延迟单元的设计方案，该方案能够实现0.1ns的延迟度精度和10ms的动态范围，通过调节该方案的工作参数可以很方便的实现更大的动态范围。
该电路在Virtex5系列的FPGA上实现，其核心由粗延时单元和精延时单元两部分组成，粗延时单元采用计数器法实现，精延时单元的核心由IODELAY基元构成，语言代码通过了FPGAdv 软件的综合和仿真。
目前该单元电路已成功的应用在卫星雷达高度计的地面回波模拟器上。
关键词：数字延迟线； FPGA；IODELAY中图分类号：TP31 文献识别码：AAbstract: The design of a new digital delay line (DDL) is introduced in this paper. This DDL can achieve the time delay by the step of 0.1ns, and the delay duration can be easily expanded to more than 10ms in this scheme. The delay circuit was constituted by a wide delay unit and a narrow delay unit. The wide delay unit was build up by user-defined counters, while the narrow delay unit make up of an IODELAY unit. Its designed code has been compiled and simulated on FPGAdv software. It had been applied to control the delay of the radar signal envelop in radar altimeter simulator successfully.Key words: digital delay line; FPGA；IODELAY1.引言在电子和通信领域，数字延迟单元有着非常广阔的应用。
FPGA_ASIC-基于FPGA的数论变换算法及应用的研究
基于FPGA 的数论变换算法及应用的研究余汉成 王成华 邵杰 夏永君南京航空航天大学电子工程系 南京摘要：本文介绍了数论变换及其一些基本特性；讨论了数论变换中的快速算法和较长序列变换等重要问题，并给出了解决方案。
进一步论证了基于FPGA 实现数论变换的可行性及其在数字信号处理应用中优势所在；最后设计出了基于FPGA 的基本数论变换的实现并基于此实现了快速卷积运算器。
关键词：数论变换 FPGA 卷积中图分类号：TN911.7 文献标识码：BThe Research into FPGA-based NTT Algorithm and Application YU Han-Cheng WANG Cheng-Hua SHAO Jie XIAYong-JunDepartment of Electronic Engineering; Nanjing University of Aeronautics & Astronautics; Nanjing; China Abstract ：This paper present concept and some properties of NTT ，discuss some key problems as fast NTT and long NTT ，present resolve methods on them . Then it demonstrate the feasibility and superiority of FPGA-based NTT in the application of Digital Signal Processing. Finally this FPGA-based NTT is designed, and using this design achieve fast convolution.Key words ：NTT FPGA convolution引言数论变换（NTT ）是以正整数P 为模的环P Z 上定义的线性正交变换，所用的运算法则是数论中的同余运算，特别是其中的费马（Fermat ）数变换，其基函数由2的方幂构成，即数论变换不用乘法，只用移位操作，因此它比傅立叶变换的速度更快。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA 的ECC 算法高速实现∗武玉华，黄允，李艳俊，欧海文（北京电子科技学院，北京 100070）摘要：椭圆曲线密码体制(Elliptic Curve Cryptosystem ，ECC)是目前已知的所有公钥密码体制中能提供最高比特强度（strength-per-bit ）的一种公钥加密体制。
研究椭圆曲线密码算法的芯片设计有较大的研究价值和实用价值。
本文在深入研究椭圆曲线加解密理论基础上，使用Verilog 硬件描述语言实现了一种ECC 加密算法，具有高速低功耗的特点。
关键词：ECC ；FPGA ；高速中图分类号：TP309 文献标识码：AThe FPGA design of ECC encryption algorithmWU Yu-hua, HUANG Yun, LI Yan-jun, OU Hai-wen(Beijing Electronic Science and Technology Institute ，Beijing 100070 China)Abstract ：ECC is one of the known public crypto methods that provide the best strength-per-bit. Researching in the hardware design of ECC have much value. In this paper, we lucubrate the ECC’s theory, and implement a sort of ECC encryption algorithm, it has some advantages such as high-speed and low-exploit.Keywords ：ECC; FPGA; high-speed1 引言1985年，Neal Koblitz 和V ler 提出了基于椭圆曲线群上离散代数问题的公钥密码体制——椭圆曲线密码体制(简记为ECC)。
ECC 与RSA 相比具有密钥更短、安全性更高的特点，通常认为163位的ECC 密钥长度能够提供相当于1024位RSA 密钥长度的安全性，571位的ECC 密钥长度能够提供相当于15360位RSA 密钥长度的安全性。
ECC 是目前所有公钥密码系统中单位密钥安全性最高的密码系统。
因为ECC 的密钥较短，所以运算耗费的资源较少，目前ECC 广泛应用于无线连接设备中，譬如PDA, smart cards 等等。
目前，欧洲、俄罗斯、韩国和中国等都己经或打算将ECC 作为国家密码标准。
椭圆曲线密码系统的基域包括素域GF （P)和二进制域GF(n 2)，在硬件实现上GF(n2)椭圆曲线密码系统占用系统资源更少，效率更高。
因此最近几年有限域GF(n 2)上基本运算的硬件实现、有限域GF(n 2)上椭圆曲线密码系统的硬件实现都得到了业内重视。
相对于软件实现的椭圆曲线加密/解密体制，硬件实现可以提供更高的安全性和更快的速度。
本文在深入研究椭圆曲线加解密理论基础上，使用Verilog 硬件描述语言实现了一种ECC 加密算法，并通过QuartusII5.0工具进行了编译仿真，实验结果表明其功能正确，具有高速低功耗的特点。
2 椭圆曲线算法理论2．1 椭圆曲线数学基础2.1.1 椭圆曲线定义椭圆曲线E 是一个光滑的Weierstrass 方程在P(K)中的全部解(x ，y)的集合。
K 为域。
K 上的摄影平面P(K)是一些等价类的集合{(XY ：Z)}。
22322313246:E Y Z a XYZ a YZ X a X Z a XZ a Z ++=+++其中曲线上唯一的一个无穷远点是（0：1：0）。
这个点对应于点∞。
经过上述方程作如下转化可得：设x ＝X/Z,y ＝Y/Z ∗基金项目：国家自然科学基金资助项目（70431002）；北京电子科技学院信息安全与保密重点实验室基金项目（YZDJ0509）得：23213246y a xy a y x a x a x a ++=+++此时，椭圆曲线E 就是方程在射影平面2()P K 上的全部解，外加一个无穷远点O 组成的集合。
特征值为大于3的素数时，所化简得来的就是我们常见的椭圆曲线方程： 23:E y x ax b =++其中，a 、b ∈q F ，且324270a b +≠，则q F 上的椭圆曲线E 被定义为由参数a 和b 决定的点q=（x ，y ）的集合。
此外。
E 还包括一个无穷远点O.2.1.2 椭圆曲线运算规则椭圆曲线上的加法运算如下。
如果其上的三个点位于同一直线上，那么它们的和为0。
(1)0为加法单位元．即对椭圆曲线上任一点P ，有P+O=P(2)设P=(X ．Y)是椭圆曲线上的一点，它的加法逆元定义为Q=-p=(X ，—y)(3)设P 和Q 是椭圆曲线上X 坐标不同的点。
Q+P 的定义如下：画一条通过Q ，P 的直线与椭圆曲线交于R 。
由Q+P+R =0得Q+P= 一R ，即Q+P=R 。
如图1所示：图1 椭圆曲线几何原理图设P=(x1，Y1)．Q=(x2，Y2)．P ≠Q ，则P+Q=(x3，Y3)由以下规则确定：2312(mod )x x x p λ=−−3131()(mod )y x x y p λ=−−其中：λ =(Y2一Y )／(x2一x1) P ≠Q211(3)/(2)x a y λ=+ P=Q(4)点Q 的倍数定义如下：在Q 点作椭圆曲线的一条切线．设切线与椭圆曲线交于点S ．定义2Q=Q+Q= 一S 。
2.2 安全的椭圆曲线在使用椭圆曲线加密/解密协议时，必须保证使用的椭圆曲线是符合安全标准的，在国际上，如何生成一条安全的椭圆曲线一直范围原因是研究的热点和重点。
本文仅给出FISP186-2提供的，经过验证是安全的一条椭圆曲线。
232y xy x ax b +=++椭圆曲线的系数：a=1b=2 0a601907 b8c953ca 1481eb10 512f7874 4a3205fd基点的阶n=5846006549323611672814742442876390689256843201587基点G:X G =3 F0EBA162 86A2D57E A0991168 D4994637 E8343E36Y G =0 D51fbc6c 71a0094f a2cdd545 b11c5c0c 797324f1因子 h=22.3 椭圆曲线加解密Alice 和Bob 要进行通讯，首先需要得到一个椭圆曲线及椭圆曲线上面的一个点000(,,)P x y z E =∈和大素数n ：Bob （使用者）执行了下列计算：（1）在区间[1,n-1]中随机选取一个整数d 。
（2）计算点:()Q d P d P =×个相加（3）Bob 公开自己的公开密钥――q （E(F ),p,n,Q） （4）Bob 的私钥为整数d ！Alice 要发送消息m 给Bob ，Alice 执行：（1）查找Bob 的公钥q （E(F ),p,n,Q）， （2）将m 表示成一个域元素∈q m F ，（3）在区间[1,n-1]内选取一个随机数k,（4）使用Bob 的公钥计算点11(,):()x y k P k P =×个相加（5）计算点22(,):,x y k Q =×,如果20x =，则回到（3）（6）计算C g2：＝m x （7）传送加密数据11(,,)x y C 给BobBob 收到Alice 的密文11(,,)x y C 后执行（1）使用私钥d ，计算点2211(,):(,),x y d x y =再计算12x −q F 中＝？（2）通过计算m:=1C −g 2x ,恢复出明文数据m 。
不难看出，第三者无法从Q ，11(,)x y ，P 得到密钥，因为A,B 的私钥d,k 并没有被传播，从Q ，11(,)x y ，P 计算d 或是k ，是离散对数问题，是为人熟知的困难问题。
2．4 基于FPGA 的椭圆曲线加密算法的高速实现实现椭圆曲线加密系统可以分为以下几个层次：有限域底层运算――点加和倍加――点乘――加密。
目前关于椭圆曲线密码实现有很多种不同的算法，常用的一种思路是按照椭圆曲线加密的整个过程一次实现有限域运算、点加、倍加、点乘和最后的加密，这种方法的好处是思路自然顺畅，依次进行。
缺点是在进行点乘运算时，需要进行大量的求逆运算，耗费惊人的资源和时间，对程序设计提出了很高的要求。
还有一种方法是采用射影坐标来代替投影坐标进行点乘运算，这样做的好处是可以减少求逆运算的次数，并且在进行点乘的同时集成了点加和倍加运算。
由于在进行加密运算时需要在区间[1,n-1]内选取一个随机数k ，所以需要设计一个生成随即数的程序模块，利用的数学公式为：_(_)mod Rand Number Rand Seed X Y Z =×+,其中X 和Y 中必须有一个数为素数，Z 相当于确定的区间。
整个随机数的函数模块为：function [m-1:0]random;input [m-1:0]a;beginrandom =(a*x+c)%p; endendfunction由于生成的数为二进制形式，所以必须要对其度进行判断，即对生成的二进制数第一位进行判断，为0表示此数不符合要求。
函数模块如下：function [3:0] mydeg;input [m-1:0]a;begin:brkfdghinteger i;reg [m-1:0]tmp;reg [3:0]n;tmp =a;n =m_b-4'h1;for(i =(m-1);i>=0;i =i-1)beginif(tmp[(m-1)]!=1'b1)begintmp =tmp<<1;n =n-4'h1;endendmydeg =n;if(a ==9'b0_0000_0000)mydeg =4'h0;end endfunction 加密程序实现的步骤为：（1）查找公钥q （E(F ),p,n,Q）， （2）将m 表示成一个域元素∈q m F ， （3）在区间[1,n-1]内选取一个随机数k, （4）使用Bob 的公钥计算点11(,):()x y k P k P =×个相加（5）计算点22(,):,x y k Q =×,如果20x =，则回到（3）（6）计算C g 2：＝m x时钟信号CLK 为上升沿触发。
输入为msg ，输出为C,x1,y1。
仿真结果见图2。
图2 椭圆曲线加密仿真波形图4 实验结果和结论我们使用Verilog 语言实现了一种ECC 加密算法，在QuartusII5.0工具下进行了仿真、综合，实验结果证明，我们的设计正确。