电容去耦半径

高速电路板上使用最多的是什么东西？去耦电容！关键词：去耦（decouple）、旁路（Bypass）、等效串联电感（ESL）、等效串联电阻（ESR）、高速电路设计、电源完整性（PI）、信号完整性（SI）高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个1～10μF的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。

”在书店里能够得到的大多数的高速PCB设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则（老外俗称Rule of Thumb）。

但是为什么要这样使用呢？各位看官，如果你是电路设计高手，你可以去干点别的更重要的事情了，因为以下的内容仅是针对我等入门级甚至是门外级菜鸟。

做电路的人都知道需要在芯片附近放一些小电容，至于放多大？放多少？怎么放？将该问题讲清除的文章很多，只是比较零散的分布于一些前辈的大作中。

鄙人试着采用拾人牙慧的方法将几个问题放在一起讨论，希望能加深对该问题的理解；如果很不幸，这些对你的学习和工作正好稍有帮助，那我不胜荣幸的屁颠屁颠的了。

首先就我的理解介绍两个常用的简单概念。

什么是旁路？旁路（Bypass），是指给信号中的某些有害部分提供一条低阻抗的通路。

电源中高频干扰是典型的无用成分，需要将其在进入目标芯片之前提前干掉，一般我们采用电容到达该目的。

用于该目的的电容就是所谓的旁路电容（Bypass Capacitor）,它利用了电容的频率阻抗特性（理想电容的频率特性随频率的升高，阻抗降低，这个地球人都知道），可以看出旁路电容主要针对高频干扰（高是相对的，一般认为20MHz以上为高频干扰，20MHz以下为低频纹波）。

什么是退耦？退耦（Decouple），最早用于多级电路中，为保证前后级间传递信号而不互相影响各级静态工作点的而采取的措施。

在电源中退耦表示，当芯片内部进行开关动作或输出发生变化时，需要瞬时从电源线上抽取较大电流，该瞬时的大电流可能导致电源线上电压的降低，从而引起对自身和其他器件的干扰。

电容的去耦半径计算电容去耦的一个重要问题是电容的去耦半径。

大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。

确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。

如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。

理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。

当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。

信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。

同样，电容的补偿电流到达扰动区也需要一个延迟。

因此必然造成噪声源和电容补偿电流之间的相位上的不一致。

特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。

设自谐振频率为f，对应波长为L，补偿电流表达式可写为：其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。

当扰动区到电容的距离达到L/4时，补偿电流的相位为pi=3.14，和噪声源相位刚好差180度，即完全反相。

此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。

为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。

距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。

这就要求噪声源距离电容尽可能的近，要远小于L/4。

实际应用中，这一距离最好控制在L/50~L/40之间，这是一个经验数据。

例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。

假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。

电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。

去耦去耦qù’ǒu〖decoupling〗阻止从一电路交换或反馈能量到另一电路防止发生不可预测的反馈，影响下一级放大器或其它电路正常工作。

例如：使用一个共发射极接法三极管，由于Vcc有内阻，当基极输入交流信号，会在电源Vcc电流（基极集电极电流和）会产生交流电流，从而影响偏置端基极。

导致输出端电压不稳定。

通常的解决办法是使用电容对Vcc交流接地，取出此影响。

这个解决办法叫做去耦。

退耦所谓退耦，既防止前后电路网络电流大小变化时，在供电电路中所形成的电流冲动对网络的正常工作产生影响。

换言之，退耦电路能够有效的消除电路网络之间的寄生耦合。

退耦滤波电容的取值通常为47~200μF，退耦压差越大时，电容的取值应越大。

所谓退耦压差指前后电路网络工作电压之差。

如下图为典型的RC退耦电路，R起到降压作用：大家看到图中，在一个大容量的电解电容C1旁边又并联了一个容量很小的无极性电容C2原因很简单，因为在高频情况下工作的电解电容与小容量电容相比，无论在介质损耗还是寄生电感等方面都有显著的差别（由于电解电容的接触电阻和等效电感的影响，当工作频高于谐振频率时，电解电容相当于一个电感线圈，不再起电容作用）。

在不少典型电路，如电源退耦电路，自动增益控制电路及各种误差控制电路中，均采用了大容量电解电容旁边并联一只小电容的电路结构，这样大容量电解电容肩负着低频交变信号的退耦，滤波，平滑之作用；而小容量电容则以自身固有之优势，消除电路网络中的中，高频寄生耦合。

在这些电路中的这一大一小的电容均称之为退耦电容。

还有些电路存在一些设置直流工作点的电阻，为消除其对于交流信号的耦合或反馈作用就需要在其上并联适当的电容来减少对交流信号的阻抗。

这些电容均起到退耦作用称之为退耦电容。

100nf 去耦电容100nf去耦电容是一种常见的电子元件，它在电路中起到去除噪音和稳定电压的作用。

在本文中，我们将详细介绍100nf去耦电容的原理和应用，并探讨其在电子设备中的重要性。

让我们来了解一下100nf去耦电容的基本概念和原理。

去耦电容是一种用于消除电路中噪音干扰的电容器。

噪音是由于电源的电压波动或其他电路元件的干扰引起的，它会对电子设备的正常工作产生负面影响。

而去耦电容的作用就是通过将噪音电流引导到地，从而使电路保持稳定，提供干净的电源给其他元件使用。

100nf去耦电容通常由陶瓷材料制成，这种材料具有较高的介电常数和稳定性，适用于高频噪音滤波。

它的容值为100纳法（nf），这个数值表示了电容器的存储电荷能力，即100nf去耦电容可以存储100纳库仑（nc）的电荷。

100nf去耦电容的应用非常广泛，特别是在集成电路（IC）和模拟电路中。

在IC中，100nf去耦电容常常被连接到芯片的电源引脚和地引脚之间，以提供稳定的电源。

它可以过滤掉电源线上的高频噪音，确保芯片正常工作。

在模拟电路中，100nf去耦电容通常与电源滤波电容器一起使用，共同提供稳定的电源和滤波效果。

除了在IC和模拟电路中的应用，100nf去耦电容还可以在各种电子设备中发挥重要作用。

例如，在音频放大器中，100nf去耦电容可以滤除电源线上的噪音，提供清晰的音频信号。

在通信设备中，它可以减少电源波动对信号传输的干扰。

在计算机主板中，100nf去耦电容可以保护微处理器和其他关键元件免受电源波动的影响。

100nf去耦电容是一种非常重要的电子元件，它在电路中起到去除噪音和稳定电压的作用。

通过将噪音电流引导到地，100nf去耦电容可以保证电子设备的正常工作。

它的应用范围广泛，包括集成电路、模拟电路、音频放大器、通信设备和计算机主板等。

在设计和制造电子设备时，我们应该充分认识到100nf去耦电容的重要性，并合理应用它来提高电路的稳定性和性能。

去耦电容的选择在高速时钟电路中，尤其要注意元件的RF去耦问题。

究其原因，主要是因为元件会把一部分能量耦合到电源/地系统之中。

这些能量以共模或差模RF的形式传播到其他部件中。

陶瓷片电容需要比时钟电路要求的自激频率更大的频率，这样可选择一个自激频率在10～30 MHz，边沿速率是2 ns或者更小的电容。

同理可知，由于许多PCB的自激范围是200～400 MHz，当把PCB 结构看做一个大电容时，可以选用适当的去耦电容，增强EMI的抑制。

表5－1和表5－2所示给出了电容选择方面有用的数据。

从这两个表中，可以知道由于引线中不可避免存在较小电感，表面安装元件具有更高的（大约两个数量级）自激频率。

铝电解电容不适用于高频去耦，主要用于电源或电力系统的滤波。

由实际经验可知，选择不同去耦电容的依据，通常是根据时钟或处理器的第一谐波来选择。

但是，町电流是由3次或5次谐波产生的，此时就应该考虑这些谐波，采用较大的分立电容去耦。

在达到200～300 MHz以上频率的电流工作状态后，0.1μF 与0.01μF并联的去耦电容由于感性太强，转换速度缓慢，不能提供满足需要的充电电流。

在PCB上放置元件时，必须提供对高频RF的去耦。

必须确保所选去耦电容能满足可能的要求。

考虑自激频率的时候需要考虑对重要谐波的抑制，一般考虑到时钟的5次谐波。

以上这些要点对高速时钟电路尤为重要。

对去耦电容容抗的计算是选择去耦电容的基础，表示为其中，Xc是容抗（Ω）；f是谐振频率（Hz）；C为电容大小。

选择去耦电容的关键是计算所用电容的容值大小，这里向大家介绍常在高速电路里使用的波形法。

如图1所示，逻辑状态由0转换到1，实际的时钟边沿速率发生了变化。

虽然切换位置仍然保持不变，但t1、t2，已改变，这是因为电容充、放电使信号边沿变化变缓的原因。

图1 时钟信号的容性影响利用表的公式可以计算图1中的时钟边沿变化率。

在设计时要注意的是，必须确保最慢的边沿变化率不会影响其工作性能。

退耦电容原理所谓退耦，既防止前后电路网络电流大小变化时，在供电电路中所形成的电流冲动对网络的正常工作产生影响。

换言之，退耦电路能够有效的消除电路网络之间的寄生耦合。

退耦滤波电容的取值通常为47~200μF，退耦压差越大时，电容的取值应越大。

所谓退耦压差指前后电路网络工作电压之差。

如下图为典型的RC退耦电路，R起到降压作用：大家看到图中，在一个大容量的电解电容C1旁边又并联了一个容量很小的无极性电容C2原因很简单，因为在高频情况下工作的电解电容与小容量电容相比，无论在介质损耗还是寄生电感等方面都有显著的差别（由于电解电容的接触电阻和等效电感的影响，当工作频高于谐振频率时，电解电容相当于一个电感线圈，不再起电容作用）。

在不少典型电路，如电源退耦电路，自动增益控制电路及各种误差控制电路中，均采用了大容量电解电容旁边并联一只小电容的电路结构，这样大容量电解电容肩负着低频交变信号的退耦，滤波，平滑之作用；而小容量电容则以自身固有之优势，消除电路网络中的中，高频寄生耦合。

在这些电路中的这一大一小的电容均称之为退耦电容。

Re: 大电容由于容量大，所以体积一般也比较大，且通常使用多层卷绕的方式制作，这就导致了大电容的分布电感比较大（也叫等效串联电感，英文简称ESL）。

电感对高频信号的阻抗是很大的，所以，大电容的高频性能不好。

而一些小容量电容则刚刚相反，由于容量小，因此体积可以做得很小（缩短了引线，就减小了ESL，因为一段导线也可以看成是一个电感的），而且常使用平板电容的结构，这样小容量电容就有很小ESL 这样它就具有了很好的高频性能，但由于容量小的缘故，对低频信号的阻抗大。

所以，如果我们为了让低频、高频信号都可以很好的通过，就采用一个大电容再并上一个小电容的方式。

常使用的小电容为 0.1uF的瓷片电容，当频率更高时，还可并联更小的电容，例如几pF，几百pF的。

而在数字电路中，一般要给每个芯片的电源引脚上并联一个0.1uF的电容到地（这个电容叫做退耦电容，当然也可以理解为电源滤波电容,越靠近芯片越好），因为在这些地方的信号主要是高频信号，使用较小的电容滤波就可以了。

电容滤波半径
摘要：
I.电容滤波半径的概念
- 电容滤波的定义
- 半径的定义
II.电容滤波半径的计算
- 计算公式
- 公式中各参数的含义
- 计算实例
III.电容滤波半径的影响因素
- 电容值
- 电源频率
- 负载电流
IV.电容滤波半径在实际应用中的意义
- 滤波效果
- 电路稳定性
- 电源输出质量
正文：
电容滤波半径是电容滤波电路中的一个重要概念，它直接影响着滤波效果和电路的稳定性。

在实际应用中，正确选择电容滤波半径可以提高电源输出质量，保证电路的正常运行。

电容滤波是一种利用电容器的充放电过程来平滑电源电压波动的方法。

在电容滤波电路中，电源电压通过电容器充电，然后在放电过程中输出稳定的电压。

半径是描述电容器充放电过程中电压变化范围的一个参数，它表示电源电压的波动范围。

电容滤波半径越小，滤波效果越好，但同时会增加电路的复杂性和成本。

电容滤波半径的计算公式为：
半径= 0.289 / f (U / I)
其中，f 是电源频率，U 是电源电压，I 是负载电流。

公式中的参数都是已知的，因此可以直接计算出电容滤波半径。

在实际应用中，可以根据电路的需求和实际情况选择合适的电容滤波半径。

电容滤波半径的影响因素包括电容值、电源频率和负载电流。

电容值越大，滤波效果越好；电源频率越高，电容滤波半径越小；负载电流越大，电容滤波半径也越大。

因此，在设计电容滤波电路时，需要综合考虑这些因素，选择合适的电容滤波半径。

总之，电容滤波半径是电容滤波电路中的一个重要参数，它影响着滤波效果和电路稳定性。

去耦电容的选择、容值计算和pcb布局布线详解去耦电容的应用的非常广泛，在电路应用过程中对于去耦电容的容值计算和PCB电路布局布线有一些我们必须要了解的技巧。

有源器件在开关时产生的高频开关噪声将沿着电源线传播。

去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。

去耦电容的容值计算去耦的初衷是：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。

使用表达式：C⊿U=I⊿t由此可计算出一个IC所要求的去耦电容的电容量C。

⊿U是实际电源总线电压所允许的降低，单位为V。

I是以A（安培）为单位的最大要求电流；⊿t是这个要求所维持的时间。

去耦电容容值计算方法：推荐使用远大于1/m乘以等效开路电容的电容值。

此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。

等效开路电容定义为：C=P/（fU）式中：P——IC所耗散的总瓦数；U——IC的最大DC供电电压；f——IC的时钟频率。

电容的容值选择一般取决于电容的谐振频率。

不同封装的电容有不同的谐振频率，下表列出了不同容值不同封装的电容的谐振频率：需要注意的是数字电路的去耦，低的ESR值比谐振频率更为重要，因为低的ESR值可以提供更低阻抗的到地通路，这样当超过谐振频率的电容呈现感性时仍能提供足够的去耦能力。

降低去耦电容ESL的方法去耦电容的ESL是由于内部流动的电流引起的，使用多个去耦电容并联的方式可以降低电容的ESL影响，而且将两个去耦电容以相反走向放置在一起，从而使它们的内部电流引起的磁通量相互抵消，能进一步降低ESL。

（此方法适用于任何数目的去耦电容，注意不要侵犯DELL公司的专利）IC去耦电容的数目选择在设计原理图的时候，经常遇到的问题是为芯片的电源引脚设计去耦电容，上面已经介绍了去耦电容的容值选择，但是数目选择怎么确定呢？理论上是每个电源引脚最好分配一个去耦电容，但https:///cgi-bin/appmsg？t=media/appmsg_edit&action=edit&type=10&isMul=1&isNew =1&lang=zh_CN&token=1045897676是在实际情况中，却经常看到去耦电容的数目要少于电源引脚数目的情况，如freescale提供的iMX233的PDK原理图中，内存SDRAM 有15个电源引脚，但是去耦电容的数目是10个。

电容去耦原理(解释十分透彻)————————————————————————————————作者：————————————————————————————————日期：2电容退耦原理采用电容退耦是解决电源噪声问题的主要方法。

这种方法对提高瞬态电流的响应速度，降低电源分配系统的阻抗都非常有效。

对于电容退耦，很多资料中都有涉及，但是阐述的角度不同。

有些是从局部电荷存储（即储能）的角度来说明，有些是从电源分配系统的阻抗的角度来说明，还有些资料的说明更为混乱，一会提储能，一会提阻抗，因此很多人在看资料的时候感到有些迷惑。

其实，这两种提法，本质上是相同的，只不过看待问题的视角不同而已。

为了让大家有个清楚的认识，本文分别介绍一下这两种解释。

4.1 从储能的角度来说明电容退耦原理。

在制作电路板时，通常会在负载芯片周围放置很多电容，这些电容就起到电源退耦作用。

其原理可用图 1 说明。

图 1 去耦电路当负载电流不变时，其电流由稳压电源部分提供，即图中的 I0，方向如图所示。

此时电容两端电压与负载两端电压一致，电流 Ic 为 0，电容两端存储相当数量的电荷，其电荷数量和电容量有关。

当负载瞬态电流发生变化时，由于负载芯片内部晶体管电平转换速度极快，必须在极短的时间内为负载芯片提供足够的电流。

但是稳压电源无法很快响应负载电流的变化，因此，电流 I0 不会马上满足负载瞬态电流要求，因此负载芯片电压会降低。

但是由于电容电压与负载电压相同，因此电容两端存在电压变化。

对于电容来说电压变化必然产生电流，此时电容对负载放电，电流 Ic 不再为 0，为负载芯片提供电流。

根据电容等式：（公式 1）只要电容量 C 足够大，只需很小的电压变化，电容就可以提供足够大的电流，满足负载瞬态电流的要求。

这样就保证了负载芯片电压的变化在容许的范围内。

这里，相当于电容预先存储了一部分电能，在负载需要的时候释放出来，即电容是储能元件。

储能电容的存在使负载消耗的能量得到快速补充，因此保证了负载两端电压不至于有太大变化，此时电容担负的是局部电源的角色。

详细解析电源完整性去耦电容原理及选型（电源）完整性在现今的（电子产品）中相当重要。

有几个有关电源完整性的层面：（芯片）层面、（芯片封装）层面、电路板层面及系统层面。

在电路板层面的电源完整性要达到以下三个需求：1、使芯片引脚的电压噪声+电压纹波比规格要求要小一些（例如芯片电源管脚的输入电压要求1V之间的误差小于+/-50 mV）2、控制接地反弹（地弹）（同步切换噪声SSN、同步切换输出SSO）3、降低电磁干扰（EMI）并且维持（电磁兼容）性（（EMC））：电源分布（网络）（PDN）是电路板上最大型的导体，因此也是最容易发射及接收噪声的（天线）。

“地弹”，是指芯片内部“地”电平相对于电路板“地”电平的变化现象。

以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹（ground bounce）。

当器件输出端由一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。

对于任何形式封装的芯片，其引脚必会存在电感（电容）等寄生（参数），而地弹主要是由于GND引脚上的阻抗引起的。

（集成电路）的规模越来越大，开关速度不断提高，地弹噪声如果控制不好就会影响电路的功能，因此有必要深入理解地弹的概念并研究它的规律。

我们可以用下图来直观地解释一下。

图中开关Q的不同位置代表了输出的“0”“1”两种状态。

假定由于电路状态转换，开关Q接通RL 低电平，负载电容对地放电，随着负载电容电压下降，它积累的电荷流向地，在接地回路上形成一个大的（电流）浪涌。

随着放电电流建立然后衰减，这一电流变化作用于接地引脚的电感LG，这样在芯片外的电路板“地”与芯片内的地之间，会形成一定的电压差，如图中VG。

这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。

芯片A的输出变化，产生地弹。

这对芯片A的输入逻辑是有影响的。

接收逻辑把输入电压和芯片内部的地电压差分比较确定输入，因此从接收逻辑来看就像输入（信号）本身叠加了一个与地弹噪声相同的噪声。

详解去耦电容与旁路电容从电路来说，总是存在驱动的源和被驱动的负载。

如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。

这就是耦合。

去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。

旁路电容实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提供一条低阻抗泄放途径。

高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u 等，而去耦合电容一般比较大，是10u或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。

旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。

这应该是他们的本质区别。

去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。

数字电路中典型的去耦电容值是0.1μF。

这个电容的分布电感的典型值是5μH。

0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。

1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。

每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。

最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。

要使用钽电容或聚碳酸酯电容。

去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

分布电容是指由非形态电容形成的一种分布参数。

一般是指在印制板或其他形态的电路形式，在线与线之间、印制板的上下层之间形成的电容。

总结：1.电源对地常接一大一小的电容（去耦电容）2.由于制作的原因，大电容的分布电感比较大，电感对高频信号的阻抗是很大的，所以，大电容的高频性能不好；小容量电容分布电感很小，这样它就具有了很好的高频性能，但由于容量小的缘故，对低频信号的阻抗大3.大容量电解电容肩负着低频交变信号的退耦，滤波，平滑之作用；而小容量电容则以自身固有之优势，消除电路网络中的中，高频寄生耦合。

4所谓去耦，既防止前后电路网络电流大小变化时，在供电电路中所形成的电流冲动对网络的正常工作产生影响。

换言之，去耦电路能够有效的消除电路网络之间的寄生耦合。

去耦滤波电容的取值通常为47~200μF，退耦压差越大时，电容的取值应越大。

所谓去耦压差指前后电路网络工作电压之差。

耦合电容如何布置？有什么原则？是不是每个电源引脚都要布置一个0.1uF电容，有时看到0.1uF和10uF并联使用，为什么？所谓去耦，既防止前后电路网络电流大小变化时，在供电电路中所形成的电流冲动对网络的正常工作产生影响。

换言之，去耦电路能够有效的消除电路网络之间的寄生耦合。

去耦滤波电容的取值通常为47~200μF，退耦压差越大时，电容的取值应越大。

所谓去耦压差指前后电路网络工作电压之差。

如下图为典型的RC去耦电路，R起到降压作用：大家看到图中，在一个大容量的电解电容C1旁边又并联了一个容量很小的无极性电容C2原因很简单，因为在高频情况下工作的电解电容与小容量电容相比，无论在介质损耗还是寄生电感等方面都有显著的差别（由于电解电容的接触电阻和等效电感的影响，当工作频高于谐振频率时，电解电容相当于一个电感线圈，不再起电容作用）。

在不少典型电路，如电源去耦电路，自动增益控制电路及各种误差控制电路中，均采用了大容量电解电容旁边并联一只小电容的电路结构，这样大容量电解电容肩负着低频交变信号的去耦，滤波，平滑之作用；而小容量电容则以自身固有之优势，消除电路网络中的中，高频寄生耦合。

电容去耦半径
电容去耦半径是指在电路设计中，为了减小信号之间的干扰和噪声，所需要的电容器的安装位置与信号源之间的最小距离。

该距离是根据电容器的容值、信号频率、线路阻抗等参数计算出来的。

电容去耦半径的大小直接影响到电路的稳定性和噪声抑制能力。

如果该距离太小，容易产生串扰、干扰等问题，使电路工作不稳定或产生错误的输出；如果该距离太大，会增加电路的体积和成本，降低电路的性能。

因此，在电路设计中，需要综合考虑电容器的容值、信号频率和线路阻抗等因素，选择合适的电容器，并根据计算结果确定电容去耦半径，以保证电路的稳定性和噪声抑制能力。

- 1 -。

电容滤波半径【实用版】目录一、电容滤波的概念及原理二、电容滤波的作用三、电容滤波半径的计算方法四、电容滤波器的设计要点五、总结正文一、电容滤波的概念及原理电容滤波是一种信号处理技术，通过在信号源与负载之间加入电容元件，以减小信号中的高频成分，使得输出信号更加平滑。

电容滤波的原理是利用电容器对信号的频率响应特性，当信号频率较低时，电容器对信号的阻抗较小，信号可以顺利通过；而当信号频率较高时，电容器对信号的阻抗较大，信号被衰减，从而实现滤波。

二、电容滤波的作用电容滤波在电子电路中有着广泛的应用，主要作用如下：1.降低信号中的高频噪声，提高信号质量；2.抑制电路中出现的尖峰脉冲，保护电路元件；3.消除交流信号中的直流成分，使得输出信号为纯交流信号。

三、电容滤波半径的计算方法电容滤波半径的计算方法通常根据电路的最大输出电压和电流，以及电源的脉冲频率来确定。

常用的计算公式为：R = 0.289 / (f * (U / I))其中，R 为电容滤波半径，单位为 Farad（法拉）；f 为电源的脉冲频率，单位为 Hz；U 为电路的最大输出电压，单位为 V；I 为电路的最大输出电流，单位为 A。

四、电容滤波器的设计要点在设计电容滤波器时，需要注意以下几点：1.滤波电容的大小：根据电路的最大输出电压和电流，以及电源的脉冲频率来选择合适的滤波电容大小；2.电容元件的类型：根据电路的工作环境和性能要求，选择适合的电容元件类型，如陶瓷电容、钽电容、电解电容等；3.电容滤波器的接地：为了保证滤波效果，电容滤波器应可靠接地；4.电容滤波器的安装位置：电容滤波器应尽量靠近负载，以减小滤波器与负载之间的连接线路对滤波效果的影响。

五、总结电容滤波是一种有效的信号处理技术，通过选用合适的电容元件和设计合理的滤波器结构，可以实现对信号的高效滤波。

电容去耦原理电容去耦是在电子电路中常用的技术，用于减小或消除直流电源中的纹波。

它通过将一个电容器连接到直流电源虚拟地与电路地之间，从而通过滤除电源中的纹波电压，保持电路中所需的恒定直流电压。

电容去耦的原理非常简单，它基于电容器的充电和放电特性以及电路的共模抑制功能。

当正弦交流信号经过电流源、电容和负载电阻时，会产生交流纹波电流。

在电容器的两个板之间，会产生电压差，根据欧姆定律，纹波电流通过负载电阻会产生纹波电压。

为了去除这些纹波电压，一个电容器被放置在电源和负载电阻之间。

电容器的作用是在纹波电压上分配电流，将其绕过负载电阻，并将电流用于充电和放电。

当纹波的周期短于电容器的充放电周期时，电容器将能够存储纹波电流的能量，并将其释放到负载电阻上，从而减小纹波电压的影响。

具体来说，当电压源的正半周为负电压时，它通常会使电容器的负极充电，而正极不变。

当纹波电压增加到正电压时，电容器的正极开始放电，同时电压源的负半周由正电压变为负电压。

这种充电和放电的循环导致电容器存储了纹波电压的能量，并通过电容器电流的改变将其绕过负载电阻。

电容去耦的工作频率通常是纹波电压的几倍，因此纹波电压的频率通常很低（比如在50Hz的电网中大约为100Hz）。

在工作频率范围内，电容器能够具备足够的充放电性能，可以快速地跟随纹波电压的变化。

对于电容去耦电路来说，一个重要的参数是电容器的容值。

容值的选择取决于所需的纹波减小比例以及工作频率范围。

如果容值过小，电容器将无法充分储存纹波电流的能量；如果容值过大，电容器的充放电时间将会变长，无法适应高频的纹波电压。

电容去耦电路在实际应用中经常与其他滤波电路结合使用，比如电感去耦电路。

这种组合电路能够更好地滤除纹波电压，并提供更稳定的直流电压给负载电阻。

此外，还可以根据具体的应用需求选择不同的去耦电路，如多级滤波电容器、pi型滤波器等。

总的来说，电容去耦是通过充放电特性和共模抑制功能来消除直流电源中的纹波电压。