基于JTAG技术的Flash加载

JTAG模式下的MPC5554外部FLASH编程的设计与实现0 引言随着信息技术的发展，嵌入式系统越来越广泛地应用于手机通信、汽车、航空航天、工业控制等领域。

在这些电子产品中，大多以嵌人式微处理器为核心，配套相关的外围辅助设备，对控制对象进行软硬件的功能剪裁性设计，并将控制程序固化在非易失性存储器中。

FLASH 作为一种存储速度快，容量大，可多次擦写并且价格便宜的存储器得到了广泛的应用。

由于有些微处理器内部不包含FLASH 或FLASH 存储空间太小、擦写次数有限，为了提供足够的程序存储空间，需要对其进行外部FLASH 扩展。

JTAG 是目前广泛使用的一种系统在线编程的模式，大大方便了嵌入式系统下载程序至FLASH。

该设计使用的微处理器为MPC5554，通过JTAG 接口对外扩FLASH 进行编程。

1 MPC5554 简介MPC5554 是Freescale 公司推出的采用PowerPC 内核的一款32 位微控制器．属于MPC5500 系列第一代产品，可用于航空航天、汽车、工业控制等嵌入式系统中。

如图1 所示，MPC5554 内部带有浮点运算单元，集成DSP 运算指令，拥有较高的计算能力，可以满足多任务处理和实时控制的要求。

MPC5554 包含64 KB 内部SRAM，32 KB Cache，2 MB 内部FLASH，64 路eDMA，24 路eMIOS，64 路eTPU 通道，2 路eSCI，4 路DSPI，3 路FlexCAN，40 路12 b A／D(可扩展为64 路)，中断控制器，以及JTAG，Nexus 调试接口等功能模块。

MPC5554 为416 脚PBGA 封装，可在-40～+150℃的环境下工作，系统时钟可达132 MHz，中断延迟小于70 ns(@132 MHz)，内部逻辑供电1．5 V，输入／输出供电3．3 V，5 V，外部总线接口支持1．62～3．6 V 操作。

MPC5554 提供2 MB 可编程、非优化内部FLAsH，可用于指令存取和数据存储。

JTAG 口及其对 Flash 的在线编程 摘要通过实现对在线编程。

首先，介绍的定义、结构及引脚的定义，并阐述状态机的工作原理。

然后，介绍口的边界扫描寄存器，给出实现在线写的电路，和如何通 过实现的编程及程序流程图。

关键词在线编程随着嵌入式技术的发展，在一些高端的掌上设备中， 都使用了芯片，如的、联想的天祺系列等产品。

但对于研发人员来说，在开发阶段需要大量的程序调试，就意味着要 对进行擦除和改写的工作， 因此， 如何对进行在线编程是问题的关键所在。

本文介绍一种通过对进行的在线编程方法。

1 简介是 1985 年制定的检测和芯片的一个标准，1990 年被修改后成 为的一个标准，即 11491-1990。

通过这个标准，可对具有口芯片的硬件电路进行边界扫描和故障检测。

图 1 控制器的状态机框图具有口的芯片都有如下引脚定义——测试时 钟输入；——测试数据输入，数据通过输入口；——测试数据输出，数据 通过从口输出； ——测试模式选择， 用来设置口处于某种特定的测试模式。

可选引脚——测试复位，输入引脚，低电平有效。

含有口的芯片种类较多，如、、等。

内部有一个状态机，称为控制器。

控制器的状态机通过和进行状态的改变，实现数据和指令的输入。

图 1 为控制器的状态机框图。

范文先生网收集整理 2 芯片的边界扫描寄存器标准定义了一个串行的 移位寄存器。

寄存器的每一个单元分配给芯片的相应引脚，每一个独立的单元称为 -边界扫描单元。

这个串联的在内部构成回路，所有的-边界扫描寄存器通过测试激活， 平时这些引脚保持正常的功能。

图 2 为具有口的内部单元与引脚的关系。

3 在线写的硬件电路设计和与的连接方式以含接口的 1110 为例，为 281283216 容量。

1110 的的、、、分别接并口的 2、3、4、11 线上，通过程序将对口的 控制指令和目标代码从的并口写入的中。

在设计时，必须将 1110 的数据线和地址线及控制线与的地线线、数 据线和控制线相连。

通过JTAG口对DSP外部Flash存储器的在线编程引言在采用TI数字信号处理器（DSP）的嵌放式硬件系统开发完成，软件也有CCS2.0集成开发环境下仿真测试通过后，怎样将编译、链接后生成的可执行文件（.Out），经过转换后的十六进制文件（.Hex）写入硬件系统的Flash存储器中，让系统脱机运行，这是许多DSP开发人员及初学者遇到并需要解决的问题。

从JTAG接口对DSP外部Flash的编程方法不只一种。

本文以TMS320C6711-150 DSK板为例，介绍“在线仿真状态下”对Flash 的编程。

1 Flash存储器的擦除Flash编程之前，应对Flash进行擦除，使其每个数据位都恢复为1状态，即全FF状态。

对Flash 的擦除操作需要6个总线周期，总线时序如图1。

从图1可知，各总线周期的操作为：第一总线周期——向2AAAH地址的存储单元写入数据55H；第二总线周期——向2AAAH地址的存储单元写入数据55H；第三总线周期——向5555H地址的存储单元写入数据80H；第四总线周期——向5555H地址的存储单元写入数据AAH；第五总线周期——向2AAAH地址的存储单元写入数据55H；第六总线周期——向5555H地址的存储单元写入数据10H。

完成上述操作后，Flash存储器被完全擦除，内部数据恢复为初始状态，全为FFH。

在TMS320C6711中，用C语言完成上述操作为：void erase_flash(){*(unsigned volatilechar*)FLASH_ADR1=0x00aa;*(unsigned volatilechar*)FLASH_ADR2=0x0055;*(unsigned volatilechar*)FLASH_ADR1=0x0080;*(unsigned volatilechar*)FLASH_ADR1=0x00aa;*(unsigned volatilechar*)FLASH_ADR2=0x0055；*(unsigned volatilechar*)FLASH_ADR1=0x0010；}在TMS320C6711系统中，Flash所在地址段为CE1空间，其开始地址为0x90000000。

文章编号：1006-1576（2005）01-0086-02用JTAG烧写Flash的方法邓启辉（武汉理工大学智能信息系统研究所，湖北武汉 430070）摘要：利用JTAG烧写Flash的方法是通过并口把PC与主控芯片的JTAG连接，PC向Flash的特定地址发出控制命令，把烧写的目的数据、地址和控制信号经JTAG TDI串行输入到对应的边界扫描单元。

调用putp函数转换TAP 状态，更新引脚状态后从系统总线输出到JTAG，即完成烧写操作。

关键词：烧写Flash；JTAG；并口中图分类号：TP311.11 文献标识码：AMethod for Writing Flash By JTAGDENG Qi-hui(Institute of Intelligence Information Systems, Wuhan University of Technology, Wuhan 430070, China) Abstract: The way of burning flash on board by JTAG was that PC is connected JTAG of the host controller on board with parallel port, and then PC sent control command to the address of flash, and burned data and address and control signal was inputted to corresponding boundary scan cell by JATG TDI. The state of TAP was switched with function putp, and after flash was updated by JTAG to output into JTAG from the bus of system. At the same time, the JTAG of host controller receive the data to complete the operation of burning flash.Keywords: Burning flash; JTAG; Parallel port1 引言Flash存储器由于其存储容量大、密度高，在嵌入式系统中得到广泛的应用。

基于JTAG技术的Flash加载
郑先刚;张学斌
【期刊名称】《现代电子技术》
【年(卷),期】2004(27)11
【摘要】主要介绍了目前世界上主要流行的一种Flash加载技术利用JTAG技术加载Flash.文章分为3个部分.首先描述了JTAG加载Flash的原理.然后对JTAG 加载Flash的优点做了说明.最后对实验性能做了详细分析.
【总页数】3页(P5-7)
【作者】郑先刚;张学斌
【作者单位】同济大学,中德学院,上海,210092;同济大学,中德学院,上海,210092【正文语种】中文
【中图分类】TP312
【相关文献】
1.Flash在线数据加载的JTAG通用方法研究 [J], 张琳;周拥军;武飞
2.基于JTAG的DSP外部FLASH在线编程与引导技术 [J], 刘德生;李杰
3.利用JTAG口的FLASH在板加载技术 [J], 谢志迅
4.基于JTAG的TMS320VC33外部FLASH在系统编程与并行自举引导技术 [J], 黄国强;秦传波;江太辉;王小雄
5.基于JTAG技术的FLASH加载——一种新的在板编程技术 [J], 郑先刚;张学斌因版权原因，仅展示原文概要，查看原文内容请购买。

jtag烧写flash原理JTAG烧写Flash原理一、JTAG简介JTAG（Joint Test Action Group）是一种标准的芯片测试和编程接口，它可以在不需要物理插头的情况下测试和编程芯片。

它是由IEEE （Institute of Electrical and Electronics Engineers）制定的标准，目前已经成为了一个广泛应用于数字电路测试和调试的标准接口。

二、JTAG烧写Flash原理Flash存储器是一种非易失性存储器，它可以在断电后保持数据。

因此，Flash存储器被广泛应用于各种嵌入式系统中。

在设计和开发过程中，需要对Flash存储器进行烧写操作以更新或修改程序代码。

JTAG接口可以用于烧写Flash存储器。

其原理如下：1. JTAG接口连接首先，将目标设备的JTAG接口与烧写设备的JTAG接口相连。

这个连接通常包括四个信号线：TCK、TMS、TDI和TDO。

2. 进入ISP模式通过向目标设备发送特定的命令序列，在目标设备中进入ISP（In-System Programming）模式。

在ISP模式下，目标设备将会响应来自烧写设备的命令，并将Flash存储器暴露给烧写设备。

3. 读取Flash存储器状态烧写设备通过JTAG接口向目标设备发送命令，以读取Flash存储器的状态。

这些状态包括Flash存储器的大小、页大小、块大小以及是否需要擦除等信息。

4. 擦除Flash存储器在烧写新程序代码之前，必须先将Flash存储器擦除。

为了提高效率，通常只需要擦除需要烧写的代码所在的块。

5. 写入新程序代码在完成Flash存储器的擦除后，可以开始写入新程序代码。

烧写设备通过JTAG接口向目标设备发送命令和数据来完成这个过程。

通常，数据是按页或块大小分批次写入的。

6. 验证新程序代码在完成新程序代码的烧写后，需要进行验证以确保数据正确性。

烧写设备通过JTAG接口向目标设备发送命令和数据来读取已经烧写到Flash存储器中的数据，并将其与原始数据进行比较。

使用Flash Loader(JTAG模式)下载EPCS器件的方法一般来说Altera公司Cyclone或者CycloneII系列FPGA相应的配置器件会选择EPCS 系列串行FLASH。

一般使用AS模式下载EPCS系列器件，下面介绍通过JTAG方式下载EPCS系列器件。

如果这种方式进行正确的AS模式的下载的话，可能是EPCS器件本身已经不能正常工作了，此时建议更换配置芯片。

建议使用Quartus II 5.1及以上版本（5.1以下版本在devices中有很多器件不能找到）。

使用JTAG下载模式下载EPCS器件的步骤如下：1．把需要下载的工程文件生成*.sof文件2．点击File菜单，选择Convert Programming Files….如图一所示。

图一：File 选项3．执行完第二步后出现图二所示的界面。

图二3．第一、鼠标左键点击Programming file type 栏目的下拉箭头，选择JTAG Indirect configuration File(.jic)项；第二、Configuration device栏目的下拉箭头，选择EPCS4(本文以EPCS4为例，客户选择自己所用的配置芯片)；第三、点击File name栏目后的….，选择输出文件保存的路径以及输入保存文件名，其后缀为*.jc；第四、在Memory Map File前的空格中打钩；4．用鼠标点击一下SOF Date-----Page 05．用鼠标点击Add File…, 出现以下界面，并在Select Input File中选择用户所要转换的*.sof文件（注意选择用户文件的路径）6．完成第5步操作后将出现下图界面7．用鼠标点击一下 Flash Loader,如图8．用鼠标点击Add Device…..,出现下图界面，并且选择用户自己的FPGA芯片（本文以Cyclone II中的EP2C20F256为例）9．点击OK，出现下面界面10．点击Generate，将出现如下界面，然后点击确定，既完成文件的转换11．用生成的文件在JTAG模式下对EPCS器件进行下载12．下载完成后出面的信息本文件说明由CZL提供，联系方式lail247@ QQ: 418046050本人开发的USB BLASTER下载线100%完全兼容Altera原装下载线，其下载图如下：1、AS模式2、JTAG模式。

JTAG烧写Flash原理一、什么是JTAG？JTAG（Joint Test Action Group）是一种用于芯片测试和调试的标准接口。

它定义了一组用于访问目标设备内部结构、获取芯片状态以及进行调试和编程的信号和协议。

JTAG具有广泛的应用，其中之一是在软件开发过程中用于烧写Flash存储器。

二、Flash存储器简介Flash是一种非易失性存储器，它可以电擦除和编程。

Flash存储器通常用于存储程序代码和数据，它在数字设备中起到了至关重要的作用。

在许多嵌入式系统中，Flash存储器被作为主存储器使用，因此在研发过程中烧写程序代码和数据到Flash存储器是非常常见的任务。

三、JTAG烧写Flash的基本原理JTAG烧写Flash的基本原理是通过JTAG接口读取目标设备的内部状态、控制信号以及访问存储器地址，然后将要烧写的数据写入Flash存储器。

下面将详细介绍JTAG烧写Flash的过程。

JTAG接口的连接首先，需要将烧写设备（如JTAG调试器）与目标设备上的JTAG接口连接。

JTAG 接口通常包括TCK（时钟信号）、TMS（状态信号）、TDI（数据输入信号）和TDO （数据输出信号），通过连接这些信号，烧写设备可以与目标设备进行通信。

进入和退出JTAG模式在JTAG烧写Flash之前，需要将目标设备进入JTAG模式。

这可以通过在JTAG接口上发送一系列特定的JTAG命令来实现。

进入JTAG模式后，目标设备的内部状态机会切换到与JTAG相关的状态，以便进行后续的烧写操作。

完成烧写后需要退出JTAG模式，将目标设备恢复到正常的运行模式。

读取目标设备状态在进行烧写操作之前，需要读取目标设备的当前状态。

这可以通过发送特定的JTAG命令，并从目标设备的TDO信号上读取返回的状态信息。

目标设备的状态包括Flash存储器是否就绪、是否处于保护状态等。

根据不同的状态，可以确定是否可以进行烧写操作。

编程Flash存储器一旦目标设备进入了JTAG模式并且处于可编程状态，就可以开始进行烧写操作了。

基于Flash和JTAG接口的FPGA多配置系统引言针对需要切换多个配置码流的场合，公司提出了一种名为System ACE 的解决计划，它利用CF(Compact Flash)存储卡来替代配置用PROM，用特地的ACE控制芯片完成CF卡的读写，上位机软件生成专用的ACE文件并下载到CF存储卡中，上电后通过ACE控制芯片实现不同配置码流间的切换[1]。

System ACE的解决计划需要购买CF存储卡和专用的ACE控制芯片，增强了系统搭建成本和耗费了更多空间，而且该计划只能实现最多8个配置文件的切换，在面向更多个配置文件时，这种计划也无能为力。

但若要开发System ACE的替代计划，则需要挑选更合适的可反复编程存储器，并且需要选用合适的传输协议接口来下载配置码流。

通过串口或并口来下载配置码流速度太慢，不能满足应用中迅速下载的需要;通过接口来下载配置码流则需要特地的控制芯片，增强了系统设计的成本[23]。

本文选用大容量NOR Flash存储器来存储配置码流，并利用JTAG接口完成配置码流下载的FPGA多配置解决计划。

与System ACE计划相比，该计划不仅能迅速完成多个配置码流的下载，还具有更高的配置速度和更低的实现成本。

1 JTAG接口模块的设计为了将配置码流写入Flash存储器，上位机软件通过JTAG下载线与JTAG接口模块衔接。

JTAG接口模块接收上位机软件发送的JTAG信号，从中提取出JTAG命令及对应的数据，并产生针对Flash存储器的擦除和烧写信号。

由IEEE 1149.1-2001标准[4]以及NOR Flash存储器先擦除后写入的特性，设计上位机软件的详细执行流程1所示。

同时为了完成Flash存储器的擦除和烧写，本文在软件设计中规定了一系列的自定义JTAG命令，1中括号内所示。

本文规定一帧数据大小为4096比特。

第1页共6页。

敬请登录网站在线投稿2018年第2期9F PG A的虚拟J T A G技术对并口F L A S H快速编程丁峰平,陈莉萍(诺基亚上海贝尔股份有限公司,杭州310053)摘要:集成数字电路板上经常有F L A S H器件需要编程,在工厂批量生产中往往要占据较多时间㊂特别是对于挂载在可编程器件(F P G A)的并行接口的F L A S H,使用边界扫描的方法靠移位数据来仿真F L A S H读写时序,从而完成F L A S H 器件编程的方法相当低效费时㊂应用了虚拟J T A G技术后,就不需要进行整个边界引脚的移位处理,可以一次性从J T A G链上加载较大的数据块,再配合并口F L A S H的接口逻辑进行编程,有效地提高了效率㊂关键词:F P G A;边界扫描;虚拟J T A G;并口F L A S H中图分类号:T P311文献标识码:AF a s t P a r a l l e l F L A S H P r o g r a m m i n g B a s e d o n V i r t u a l J T AG i n F P G AD i n g F e n g p i n g,C h e n L i p i n g(N o k i a S h a n g h a i B e l l C o.,L t d.,H a n g z h o u310053,C h i n a)A b s t r a c t:T h e r e i s a l w a y s p a r a l l e l F L A S H t o b e p r o g r a mm e d o n P CB i n f a c t o r y.T h e p r o g r a mm i n g t a k e s m u c h t i m e d u r i n g t h e m a s s p r o d u c t i o n,e s p e c i a l l y f o r F L A S H w h i c h i s m o u n t e d o n t h e p a r a l l e l i n t e r f a c e o f p r o g r a mm a b l e d e v i c e(F P G A).T h e m e t h o d o f u s i n g b o u n d a r y s c a n i s u s e d t o s i m u l a t e F L A S H r e a d a n d w r i t e,w h i c h i m p l e m e n t e d b y b i t s h i f t i n g t h r o u g h a l l t h e b o u n d a r y c e l l s i s c o n s u-m i n g.A f t e r t h e v i r t u a l J T A G t e c h n o l o g y i s a p p l i e d,t h e d i s p l a c e m e n t o f t h e e n t i r e b o u n d a r y p i n i s n o t r e q u i r e d,b e c a u s e t h e v i r t u a l J T A G c o r e c a n r e c e i v e m a s s i v e d a t a f r o m J T A G c h a i n w i t h i n o n e t i m e.A n d p r o g r a mm i n g w i t h t h e i n t e r f a c e l o g i c o f F L A S H,t h e e f f i c i e n c y i s i m p r o v e d.K e y w o r d s:F P G A;B o u n d a r y S c a n;v i r t u a l J T A G;p a r a l l e l F L A S H引言联合测试行动小组(J o i n t T e s t A c t i o n G r o u p,J T A G)边界扫描(B o u n d a r y S c a n)是I E E E1149.1标准,其接口在大量的数字芯片中集成,方便调试和编程㊂集成电路板上一般将各个芯片的J T A G接口串接起来形成菊花链,这样可以通过J T A G工具进行统一的自动化操作㊂F L A S H 存储芯片往往挂载在具有J T A G接口的芯片的总线上,这样在工厂进行大规模生产时,可以通过J T A G链对F L A S H芯片进行编程㊂1J T A G接口简介J T A G接口一般有4个信号,分别为测试数据输入(T D I)㊁测试数据输出(T D O)㊁测试时钟(T C K)㊁测试模式选择(TM S),测试复位信号(T R S T)是可选的㊂TM S㊁T C K连入芯片内部的测试接入端口(T A P),T D I串接到芯片引脚的边界扫描单元(B S)上,这些单元串接后通过T D O连出芯片㊂T A P控制器在T C K触发下通过一系列的TM S信号进行状态机的改变,这些状态包括:C a p t u r e D R(得到当前数据寄存器的内容),S h i f t D R(对数据寄存器进行数据移位,从T D I移入,T D O移出),U p d a t e D R (更新当前数据寄存器的内容),C a p t u r e I R(得到当前数据指令寄存器的内容),S h i f t I R(对指令寄存器进行数据移位,从T D I移入㊁T D O移出),U p d a t e I R(更新当前指令寄存器的内容)㊂I R和D R一起进行边界扫描单元的控制,比如当I R 是全1时,一般对应的功能是测试数据直通输出(通过1比特的移位寄存器B y p a s s R e g i s t e r)㊂还可以控制引脚数据是从内部逻辑得到还是扫描单元得到,扫描单元的数据是从引脚输入还是输出到引脚上,从而实现特定的J T A G 动作(如图1所示)㊂2F L A S H器件的编程集成电路板上的F L A S H器件一般挂载在具有J T A G接口的芯片上,在批量生产中往往需要通过J T A G 烧写一个小的引导程序或数据文件,大小从几十K B到几M B不等㊂传统的边界扫描方式是依次将数据串行移位到芯片10M i c r o c o n t r o l l e r s &E m b e d d e d S ys t e m s 2018年第2期w w w .m e s n e t .c o m .c n图1 T A P 控制器原理框图的扫描单元(B S )里,准备好各个数据线(d a t a)㊁地址线(a d d r e s s )㊁片选线(c s )㊁读写使能线(w r )㊁输出使能(o e)㊁编程使能(AW ),接线如图2所示㊂图2 F L A S H 连接图因为每次移位都需要遍历芯片的所有B S,一次数据的准备需要额外的开销,所以这种方式的编程十分低效,只能用来烧写小块的程序和数据㊂即便这样,这种方式的耗时也不可小觑,以1M B 的数据和有100个引脚的芯片以及有32字节编程块缓存的F L A S H (即有N=32K 字节块,一次性可以编程32字节)为例㊂为方便计算,忽略F L A S H 的命令字,仅仅计算有效字节编程时间㊂一个块编程周期包含片选C S 从高到低,然后写有效信号W E 从高到低,数据有效(可同时),W E从低到高,W E 从高到低,数据有效(可同时),W E 从低到高 最后C S 从低到高㊂J T A G 控制器就需要至少移位K=(2N+3)c yc l e s (对应一个T C K 时钟周期),每次都需要移位T s h i f t =100次㊂假设J T A G 控制器的T C K 时钟为T t c k =20MH z ,那么T c y c l e =50n s ㊂总时间就是:T=KˑT c yc l e ˑT s h i f t =327.695s >5m i n 实际上的引脚会更多,编程命令字的开销也不少,J T A G 工具每批次移位的间隔还有时间,需要更多的编程时间㊂3 虚拟J T A G 简介批量生产的自动化测试需要用到J T A G 接口,而传统的J T A G 编程又比较低效费时,有没有两全其美的方法呢?答案是肯定的,就是可编程器件F P G A 或C P L D (C o m p l e x P r o g r a mm a b l e L o g i c D e v i c e )的虚拟J T A G 技术㊂V i r t u a l J T A G 是A L T E R A (已被I n t e l 收购)公司提出的一个概念,X I L I N X 公司和L A T T I C E 公司也有相对应的提法,具体实现大同小异㊂在可编程器件里面,J T A G T A P 控制器可以作为一个硬核对用户开放,用户可以得到T A P 状态机的各种状态,当然包括T D I ㊁T C K ㊁T D O ,从而可以接管T D I 的数据,自定义返回给T D O 的数据㊂触发用户自定义的J T A G 后级控制器的原理用到了指令寄存器(i n s t r u c t i o n r e gi s t e r )里面的用户数据寄存器(u s e r d a t a r e gi s t e r )㊂当输入特定数据给用户寄存器0和用户寄存器1后,相应的状态指示线发出高电平,J T A G后级控制器就可以知道后面的数据都是输入给它的,就可以对这些数据进行自定义的操作㊁自定义虚拟指令寄存器(V i r t u a l I n s t r u c t i o n R e g i s t e r ,V I R )和虚拟数据寄存器(V i r t u a l D a t a R e g i s t e r ,V D R ),从而完成了虚拟J T A G 的实现,如图3所示㊂4 挂载F P G A 上的F L A S H 的快速编程基于V i r t u a l J T A G 技术,可以自定义后级J T A GT A P 控制器,定义好虚拟数据寄存器(V D R )和虚拟指令寄存器(I R )㊂再移植一个F l a s h M e m o r y Co n t r o l l e r ,由相应的虚拟I R 指令得到擦除㊁读取㊁编程等命令,相应的数据从V D R 得到或保存于V D R ㊂一般的F P G A 有足够的内部存储空间R AM ,所以上位机可以一次性把大容量数据通过虚拟J T A G 传给V D R ,后级的F l a s h C o n t r o l l e r 就可以启动相应的编程序列,从而节省了很多传输和边界移位的开销,极大地提高了F L A S H 的编程效率㊂图4就是一种实现的功能框图㊂敬请登录网站在线投稿 2018年第2期11图3 V i r t u a l J T A G实现原理图图4 虚拟J T A G 快速F L A S H 编程实现框图T A P 控制器里面对V i r t u a l J T A G 的内核进行了封装,导出了三个总线,分别是对下级模块输出的虚拟I R ㊁虚拟D R 以及从下级模块输入的虚拟D R ㊂下级的命令转换模块从输入的V I R 和V D R 得到命令和数据,通过W i s h b o n e 总线转换为F L A S H 控制器的命令和数据,以及得到返回的数据㊂F L A S H 控制器进行对F L A S H 的实际读写操作㊂V I R 定义为4比特位宽,其定义如表1所列㊂还是以1M B 的数据为例,V D R 存储深度为1K B ,表1 V I R V D R 对应关系表V I R 输入V D R 输出V D R (0000)读I D无定义32位宽的F L A S H I D(0001)导入数据1K B y t e 无定义(0010)开始编程无定义无定义(0011)读状态无定义1位宽,1:结束0:忙(0100)读取数据无定义1K BV I R 为4位㊂则一次数据搬运需要移动T s h i f t =1028次,一共需要搬运K=1024次㊂那么总时间为:T=KˑT c yc l e ˑT s h i f t =52.6336s <1m i n 如果V D R 的存储深度变得更大(一般F P G A 里面有足够多的内存),那么时间将更少,最后的瓶颈取决于F L A S H 自身的编程速度㊂结 语在工业4.0时代,对自动化测试的要求是更高效㊁更智能㊂而虚拟J T A G 技术不仅能优化诸如F L A S H 器件的编程效率,也能打通芯片内部逻辑的在线测试,提高了测试的覆盖率和有效性㊂参考文献[1]D r .B e n B e n n e t t s .I E E E 1149.1J T A Ga n d B o u n d a r y Sc a n T u t o r i a l [E B /O L ].[2017-10].h t t ps ://w w w .a s s e t -i n t e r t e c h .c o m /e r e s o u r c e s /i e e e -11491-j t a g -a n d -b o u n d a r y-s c a n -t u t o r i a l .[2]A L T E R A.V i r t u a l J T A G (a l t e r a _v i r t u a l _j t a g)I P C o r e U s e r [E B /O L ].[2017-10].h t t ps ://w w w.a l t e r a .c o m /e n _U S /p d f s /l i te r a t u r e /u g /u g _v i r t u a l jt a g .pd f .丁峰平(硬件工程师),主要研究方向为电信硬件电路㊁F P G A 设计和实现;陈莉萍(项目经理),主要研究方向为电信工程项目组织计划和实现㊂(责任编辑:杨迪娜 收稿日期:2017-10-23) 灵活,最后通过将该方法在一款实际D S P 设计中的应用说明了本方法是可行的㊁有效的㊂参考文献[1]韦祎.基于S ys t e m C 构建多核D S P 软件仿真平台[J ].微电子学与计算机,2016,33(4):8690.[2]彭德生,蒋志翔.基于S ys t e m C 的M I P S 处理器建模与架构[J ].计算机工程与设计,2015,36(4):10151021.[3]陈曦,徐宁仪,周祖成.嵌入式系统虚拟原型平台的S ys t e m C 实现[J ].计算器辅助设计与图形学报,2004,16(8):10701073.[4]K e i n e r t J ,S c h l i c h t e r T ,F a l k J ,e t a l .S y s t e m C o d e s i gn e r a n a u t o m a t i c E S L s y n t h e s i s a p p r o a c h b y d e s i g n s p a c e e x pl o r a -t i o n a n d b e h a v i o r a l s y n t h e s i s f o r s t r e a m i n g a p pl i c a t i o n [C ]//P r o c .o f t h e 45t h A n n u a l D e s i gn A u t o m a t i o n C o n f e r e n c e ,2008:580585.[5]莫寒以,王仁平.32位稀疏树可逆逻辑加法器的V e r i l o g 设计[J ].中国集成电路,2017,30(5):2833.[6]赵地,朱兴华.基于V e r i l o g的模拟前端时序的实现方法[J ].电子科技,2017,30(4):144147.[7]I E E E 16662005.I E E E S t a n d a r d S y s t e m C l a n g u a ge r ef e r -e n c e m a n u a l ,2006.[8]G h e n a s s i a F .T r a n s a c t i o n l e v e l m o d e l i n g w i t h S ys t e m C :T L M c o n c e p t s a n d a p p l i c a t i o n s f o r e m b e d d e d s ys t e m s [M ].B e r l i n :S p r i n ge r ,2005.[9]洪一,方体莲,赵斌等. 魂芯一号 数字信号处理器及其应用[J ].中国科学:信息科学,2015,45(4):574586.(责任编辑:薛士然 收稿日期:2017-11-16)。

总的来说就是两步，一个就是把sof文件转成JIC文件，然后在jtag模式下选择jic文件即可。

在已经有sof文件的基础上的具体步骤第一步：使用quartus软件产生一个包含FPGA配置数据的SRAM目标文件(.sof)第二步：quartus菜单，选择“File --> Convert Programming Files”第三步：在输出编程文件里的编程文件类型（Programming file Type）列表中选择JTAG间接配置文件（JTAG Indirect Configuration File (.jic)）。

第四步：在配置器件列表里（Configuration device），选择你想对之编程的目标EPCS配置器件。

我们这里选择EPCS4，对应配置文件大小是4M第五步：在文件名选择栏(File name:output_file.jic)，指定你想生成的JIC文件的名字(把output_file换成你想要的名字)选择高级，在弹出的窗口中再选择不检测ID和不检测CONF_DONE信号第七步：指定将要编程的EPCS 的FPGA 目标器件，选择Flash Loader 项，点击Add Device 。

在弹出的窗口中选择对应的器件第八步：指定一个现有的SRAM 目标文件(.sof)来转换成JIC 文件，在Input files to convert 下面选择SOF Data ，点击Add File...。

点击Generate，生成JIC文件第十步：加载JIC文件到flash中1）选择JTAG模式2）添加新生成的JIC文件3）在编程列表中EPCS器件的同一行，开启编程/配置选项4）开始编程。

用JTAG模式配置Serial Flash芯片多谢VHDL网友给我的提示，我看了Quartus的帮助之后试验了一下，没有问题，但是好像光擦除不行，不知道是不是我设置还是什么地方不对。

总的来说就是两步，一个就是把sof文件转成JIC文件，然后在jtag模式下选择jic文件即可。

下面的是帮助里面的操作过程。

Programming Devices with the Serial Flash Loader--------------------------------------------------------------------------------To program an Altera serial configuration device (EPCS) with SOF data via the Serial Flash Loader and the JTAG interface:e the Assembler to generate an SRAM Object File (.sof) containing theFPGA configuration data.1.使用汇编器产生一个包含FPGA配置数据的SRAM目标文件(.sof)。

2.Choose Convert Programming Files (File menu).2.选择转换编程文件(File->Convert Programming Files)。

3.Under Output programming file, select JTAG Indirect Configuration File(.jic) in the Programming file type list.3.在输出编程文件下面，在编程文件类型列表中选择JTAG间接配置文件(.jic)。

(Output programming file:Programming file type:选择JTAG IndirectConfiguration File (.jic)。

JTAG接口在线烧写Flash的实现
为了解决TMS320VC55X 系列DSP 系统程序代码的保存问题，设计了一种利用JTAG 接口，在线烧写Flash 并实现自举启动的方法。

这种在线编程的方法利用并行外部存储器加载(EMIF)接口将TMS320VC5509 和Flash 芯片相连接，通过搬移程序将应用程序的已初始化段按照C55X 系列DSP 引导表格式烧写进外部扩展的Flash 存储器中，从而实现自举启动。

该方法为DSP 系统的软件维护和升级带来了方便，具有实际的应用价值。

引言
Flash 是一种可在线进行电擦写而掉电后信息又不丢失的存储器，它具有功耗低、容量大、擦写速度快等特点。

如何将程序烧写进Flash ，并在上电时加载到DSP 内部的RAM 中，是Flash 在DSP 系统应用中的两个基本问题。

本文基于TI 公司的TMS320VC5509A 和AMD 公司的AM29LV800 开发系统，详细阐述了在线烧写Flash 并实现自举启动的方法。

1 硬件电路设计
AM29LV800 是低功耗Flash ，工作在2.7 V~3.6 V 电压下，一般存储数据可以保存100 年以上，可以重复编程次数高达10 万次。

A18~A0 为外部地址管脚，DQ0~DQ15 为16 条数据线，
为片选控制管脚，
为输出控制管脚，
为写入控制管脚。

2 自启动过程分析及启动表结构。