当前位置：文档之家 › 第2章 MCS-51系列单片机的系统结构

第2章 MCS-51系列单片机的系统结构

  • 格式：doc
  • 大小：222.26 KB
  • 文档页数：13

下载文档原格式

  / 13

合集下载

第02章 MCS-51单片机的结构

第02章 MCS-51单片机的结构

CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的

单片机第二章MCS-51系列单片机硬件结构

单片机第二章MCS-51系列单片机硬件结构

3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚

单片机原理 第2章 MCS-51单片机体系结构

单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、

第2章MCS-51单片机基本结构

第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指

《单片机原理及应用》课件01-51单片机基本结构与存储器分配

《单片机原理及应用》课件01-51单片机基本结构与存储器分配

内中断
并行口
外中断
P0 P1 P2 P3
串口模块 TXD RXD
中断模块 INT0 INT1
P0.0～P0.7
P2.0～P2.7
VCC (+5V)
GND
RAM地址 锁存器
RAM
通道0驱动器
通道0锁 存器
通道2驱动器
通道2锁 存器
ROM/ EPROM
程序地址寄存器
PSEN ALE
EA RST
B寄存器 ACC TMP2
片内地址空间：RAM 128B（00H-7FH） SFR 128B（80H-FFH）
128B SFR
128B RAM
FFH 21个SFR分布 在80H-FFH
83个可寻址位
80H 7FH
用户、
堆栈区
30H 2FH
位寻址区
20H 1FH
工作寄存器区
00H
内部RAM组织结构
10
所有的RAM区(位 寻址区、工作寄 存器区）都可以 用于存放数据， 故也称为数据缓 存寄存器
特殊功能寄存器(SFR)
▼特殊功能寄存器SFR（专用寄存器）
专用于控制、选择、管理、存放单片机内部各功能 部件的工作方式、条件、状态、结果的寄存器。
▼不同的SFR管理不同的硬件模块，负责不同的功 17 能——各司其职
换言之：要让单片机实现预定的功能，必须有相应 的硬件和软件，而软件中最重要的一项工作就是对 SFR写命令（要求）。
4 堆栈指针ＳＰ
堆栈：
在片内RAM中，指定一个专门的区域来存放某 些特别的数据,它遵循先进后出和后进先出 (LIFO/FILO）的原则,这个RAM区叫堆栈。
功用：
22

第二章--MCS-51单片机的结构

第二章--MCS-51单片机的结构

基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。

MCS-51单片机系统结构

MCS-51单片机系统结构
*缓存发给外设的数据、控制命令和外设提供 的运行状态信息；
*提供驱动外设的电压或电流； *DMA（直接存储器存取）控制和中断控制。
16
1.1 单片微型计算机
一、单片机的发展历史
第一阶段（1976-1978）：单片机的探索阶段。探索
计算机的单芯片集成，单片机（Single Chip Microcomputer） 的定名即缘于此。产品以Intel公司的MCS-48为代表。
9
➢数据总线 DB：CPU与存储器、I/O接口之间 (双向)传送数据的公共通路。 * 数据总线的条数决定CPU一次最多可以传送的
数据宽度（位数）。 如：8位机的DB有8条，CPU一次可读写8位数据
16位机的DB有16条，CPU一次可读写16位
➢控制总线 CB：用来传送各种控制或状态信号 * CPU送出和接受的对存储器、I/O接口读写
运算器 控制器 寄存器组
内存储器
输入输出 接口电路
总线
外部设备
软件
7
二、微型计算机的结构
AB: Address Bus DB: Data Bus CB: Control Bus
微
处
内
存
理
储
器
器
CPU
地址总线 AB
I/O
输
I/O
接
入
接
口
设口备源自输 出 设 备I/O 接 口
数据总线 DB
控制总线 CB
特点： • 以微处理器（CPU）为核心 • CPU与其他部件间通过三总线连接
BUS
I/O接口
C/T
4
系统级——微型计算机系统
• 以微型计算机为中心，配以相应的外围设 备以及控制微型计算机工作的软件，就构 成了完整的微型计算机系统。

第2章 MCS-51单片机结构与时序_110905

第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组 2.3.2 控制部件及振荡器 2.3.3 单片机工作的基本时序
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。

第2章MCS--51系列单片机的结构及原理

第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。

第2章 MCS-51单片机

第2章 MCS-51单片机

（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有

MCS-51系列单片机的结构

MCS-51系列单片机的结构
石英晶体振荡器产生的振荡信号送至内部时钟电路产生时钟 脉冲信号。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
3.控制总线
(1)
：ALE为地址锁存允许信号。在访问外部
存储器时，ALE用来把扩展地址低8位锁存到外部锁存器。在
不访问外部存储器时，ALE引脚以不变的频率(时钟振荡器频
率的1/6)周期性地发出正脉冲信号，因而它又可用作外部定
品有8031和87510 8031是一个无ROM的8051，它从外部ROM 获取所用的指令，8751是一个用EPROM代替ROM的8051， 除此之外，三者的内部结构及引脚完全相同。今后，除特另 11说明外，用8051这个名称来代表8031、8051和87510
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
二功能是在访问外部存储器时，它分时作为低8位地址线和8 位双向数据线。当P0口作为普通输入口使用时，应先向口锁 存器写“1”。 (2) P1口(P1. 0~P1. 7)是一个内部带上拉电阻的准双向I/O口。 当P1口作为普通输入口使用时，应先向口锁存器写“1” 。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
(1)带进位和不带进位的加法。 (2)带借位减法。 (3) 8位无符号数乘法和除法。 (4)逻辑与、或、异或操作。 (5)加1、减1操作。 (6)按位求反操作。 (7)循环左、右移位操作。 (8)半字节交换。 (9)二一十进制调整。 (10)比较和条件转移的判断等操作。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
2)指令寄存器IR (Instruction Register) 指令寄存器是一个8位寄存器，用于暂存待执行的指令，等

第2章 MCS-51单片机的硬件结构

第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .

第2章 MCS-51单片机基本结构

第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构

《单片机原理与接口技术》第2章 MCS-51单片机的基本结构

《单片机原理与接口技术》第2章 MCS-51单片机的基本结构
高等职业教育 计算机类课程规划教材
大连理工大学出版社
第2章
MCS-51单片机的基本结构 MCS-51单片机的基本结构
2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 单片机内部组成及引脚功能 中央处理器 MCS-51单片机的存储结构 MCS-51单片机的存储结构 输入/ 输入/输出端口 时钟电路与时序 单片机工作过程 MCSMCS-51 单片机工作方式 MCSMCS-51 单片机的最小应用系统
8051/8751 都共有64KB程序存储器空间，片内 ROM/EPROM的容量为 4KB，地址为0000H～0FFFH; 片外最多可扩展至64KB的ROM/EPROM，地址 为1000H～FFFFH，片内外是统一编址的。 当引脚EA接高电平时，8051的PC在0000H～0FFFH范围内执行片内ROM 中的程序; 当指令超过0FFFH时，就自动转向片外ROM取指令。 当EA接低电平时，8051片内ROM不起作用，CPU只能从片外ROM/EPROM 中取指令。对于8031芯片，因其片内无ROM，故应使EA接低电平，这样才 能直接从外部扩展的EPROM中取指令。 3.程序运行的入口地址 3.程序运行的入口地址 实际应用时，程序存储器的容量由用户根据需要扩展，而程序地址 空间原则上也可由用户任意安排，但程序最初运行的入口地址是固定的, 用户不能更改。
MCS-51系列单片机的内部结构 图2-1 MCS-51系列单片机的内部结构
MSC-51系列单片机内部结构简化框图 图2-2 MSC-51系列单片机内部结为21个）特殊功能寄存器SFR （5）4个8位并行输入输出I/O接口 （6）1个串行I/O接口，完成单片机与其他微机之间的串行通信。 （7）2个（MCS-52子系列为3个）16位定时器/计数器T0、T1。

第2章 MCS-51系列单片机的结构及原理

第2章 MCS-51系列单片机的结构及原理

2.3 引脚功能——封装形式
40P6-PDIP
单 片 机 技 术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2

第二章 MCS-51系列单片机的结构和原理

第二章 MCS-51系列单片机的结构和原理

小结：
堆栈是一个“后进先出”的 内部RAM区，在数据进出堆 栈时，SP的值将自动增减， 但始终指向最后进入或即将 弹出数据的单元（即栈顶）
SP当前值
栈 顶
35H 34H 33H 32H 数据进入堆栈称“进栈（压栈）” 31H 数据从堆栈取出称“出栈（弹栈）” 30H
压栈：先SP增1，然后装入数据 出栈：先取出数据，然后SP减1。

三、专用功能寄存器 （特殊功能寄存器）SFR

MCS-51单片机内各种控制 寄存器和状态寄存器都是以 专用功能寄存器（或称特殊 功能寄存器）的形式出现的， 它们的地址分布在80H~FFH 区间。 每个寄存器都有相应的地址， 可以象访问内部RAM一样访 问。 MCS-51共有21个寄存器，只 占80H~FFH中的一部分，PC 除外。
总结§2.2 存储器
一、程序存储器 二、片内数据存储器(分三个区） 三、专用寄存器（特殊功能寄存器） 四、位存储器 五、外部数据存储器
片 内
§2.3 并行输入/输出端口结构
PSW各位定义如下
⑸. OV （PSW.2）溢出标志
当执行算术指令时，由硬件置位或清零，以指示溢出状态。 ①当执行加法或减法指令时有： OV = Cs ㈩ Cp 加法：用Cs和Cp表示有进位 减法：用Cs和Cp表示有借位
②无符号数乘法或除法指令 ：执行结果也会影响OV标志，详 见MUL和DIV指令的说明。
ห้องสมุดไป่ตู้
介绍几个常用SFR
1、累加器 ACC
累加器是一个最常用的专用寄存器。大多数单操作数指令的 操作数取自累加器，很多双操作数指令的一个操作数也 取自累加器
2、B寄存器
在乘除指令中用到了B寄存器，在其它指令中，B寄存器可 以用作计数器或一般RAM单元。

第2章 MCS-51单片机系统结构

第2章 MCS-51单片机系统结构
寄存器 PC ACC B PSW SP DPTR P0～P3 IP IE 内容 0000H 00H 00H 00H 07H 0000H 0FFH XXX00000B 0XX00000B 寄存器 TMOD TCON TH0 TL0 TH1 TL1 SCON SBUF PCON 内容 00H 00H 00H 00H 00H 00H 00H 不定 0XXXXXXXB
对外部时钟的占空比要求不高，但要有一定的幅度.
2.3.2
时钟电路
C1
XTAL1
NC
XTAL1
MCS-51单片机
MCS-51单片机 外部振荡信号
XTAL2
C2
XTAL2
内部振荡方式Biblioteka 外部振荡方式2.3.3
复位电路
所有单片机在启动运行时都需要复位，以使CPU和系统中的其 它部件处于一个确定的初始状态，并从这个状态开始工作。
2.4.1
程序存储器
ISP技术（下载）：在单片机上固化一些用户看不到的程序，单片 机上电后自动运行这些程序，并检查单片机的工作模式。当单片机处 于下载模式时，这些程序就控制单片机经由串口从PC机接收用户应用 程序，并将之写入程序存储器，这个过程称为下载；若单片机处于正 常工作模式，就按普通方式从程序存储器中取出指令来运行。
2.3.3
复位电路
典型的复位电路：
（1）上电自动复位电路 （2）人工复位电路
（3）看门狗复位电路
2.3.3
复位电路
+5V Vcc
+5V Vcc
C
MCS-51单片机 RST
R2 MCS-51单片机 RST
R1
GND
GND
RC上电自动复位电路
人工复位电路

第2章 MCS-51单片机

第2章 MCS-51单片机

• 外部数据存储器
在单片机内部数据存储器容量不够的情况下，可 扩展外部数据存储器。 ① 用于存放随机读写的数据。 ② MCS-51外部数据存储器和外部I/O口统一编址。
③ MCS-51最大扩展空间为64KB，地址范围为 0000H~FFFFH。
2.3.5 特殊功能寄存器 MCS-51单片机共有21个字节的特殊功能寄 存器SFR （Special Fuction Register）。 1.用途：
1. 运算器
算术运算：加、减、乘、除、加1、减1、比较 BCD码十进制调整等 逻辑运算：与、或、异或、求反、循环等逻辑操 作 位操作：内部有布尔处理器，它以进位标志位C 为位累加器，用来处理位操作。可对位置 “1” 、对位清零 、位判断等。 操作结果的状态信息送至状态寄存PSW。
2.程序计数器PC 程序计数器PC是16位的寄存器，用来存放即将 要执行的指令地址，可对64KB程序存储器直接寻 址。执行指令时，PC内容的低8位经P0口输出，高 8位经P2口输出。
例：单片机外接晶振频率12MHZ时的各种时序 单位： 振荡周期=1/fosc=1/12MHZ=0.0833us
状态周期=2/fosc=2/12MHZ=0.167us
机器周期=12/fosc=12/12MHZ=1us 指令周期=(1～4)机器周期=1～4us
2.5
复位状态与复位电路
2.5.1 复位状态
各个引脚的功能:
2.2.1 电源引脚 GND：接地端。 Vcc：电源端，接+5V。 2.2.2 时钟信号引脚 XTAL1，XTAL2: 接外部晶体或外部时钟。
2.2.3 控制信号引脚 RST/VPD： ①复位信号输入。 ②接备用电源，VCC掉电后，在低功耗条件下保持内部RAM中 的数据。 PSEN：程序存储器允许。输出读外部程序存储器的选通信号。 ALE/PROG： ①ALE 地址锁存允许。 ALE输出脉冲的频率为振荡频率的 1/6。 ②PROG 对8751单片机片内 EPROM 编程时，引入编程脉冲。 EA/VPP： ① EA =0，单片机只访问外部程序存储器。 EA =1，单片机访问内部程序存储器。 ②在8751片内EPROM编程期间，引入21V编程电源VPP。

第2章 MCS-51单片机的结构和原理

第2章 MCS-51单片机的结构和原理

89C51/S51单 片机 内部结构图
RAM地址 寄存器
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
DSP芯片的诞生及发展对近20年来通信、计算机、控制
等领域的技术发展起到十分重要的作用。
典型的DSP算法
Algorithm Finite Impulse Response Filter Equation
y(n)
a
k 0
M
M
k
x( n k )
Infinite Impulse Response Filter
8051片内有ROM(程序存储器，只能读)和RAM(数据存储器， 可读可写)两类，它们有各自独立的存储地址空间，与一般微机
的存储器配臵方式不同。
8051有四个8位并行接口，即P0-P3．它们都是双向端口，每 个端口各有8条I／O线，均可输入／输出。P0-P3口四个锁存器同 RAM统一编址，可以把I／O口当作一般特殊功能寄存器来寻址
冯· 诺曼（Van Neuman）结构
控制命令 程序存储器 地址线
CPU
数据存储器
数据线
哈佛结构 控制命令 地址线 程序总线 程序存储器
CPU
控制命令 地址线 数据总线
数据存储器
8051／8751／8031芯片的外部引脚和指令系统完全兼容，其 内部结构除ROM／EPROM不同外，其余完全相同。

第2章 MCS-51 单片机组成原理

第2章 MCS-51 单片机组成原理
P0口的输出级的每一位可驱动8个LSTTL门。P0口作通用I/O口时，由于输出级是开漏电路，故用它驱动NMOS电路时需外加上拉电阻；而作地址/数据总线时，无需外接上拉电阻。
P1口～P3口的输出级的每一位可驱动4个LSTTL门。由于它们的输出级内部有上拉电阻，因此组成系统时无需外加上拉电阻。
2、作分时复用的地址/数据总线
2.5.2 P1口
P1口是一个专用的8位准双向I/O口，只具有通用输入/输出口功能，每一位都能设定为输入或输出，它的位结构如图2-7（b）所示。
2.5.3 P2口
P2口是一个8位准双向I/O口，具有两种功能。一是作通用I/O口用，与P1口相同。二是作扩展系统的高8位地址总线。输出高8位地址，与P0口一起组成16位地址总线。它的位结构如图2-7（c）所示。
2、程序计数器PC
程序计数器PC的功能与普通微机相同，它用来存放CPU执行的下一条指令的地址。当一条指令按照PC所指的地址从程序存储器中取出后，PC会自动加1，指向下一条指令。程序计数器PC是一个16位的寄存器，可寻址64KB的程序存储器空间。
3、堆栈指针SP
4、数据指针寄存器DPTR
2、特殊功能寄存器SFR（又称专用寄存器）
这21个特殊功能寄存器详情见表2-2。
这21个特殊功能寄存器中，有11个寄存器具有位寻址功能，即寄存器中的每位都具有位地址，可以按位寻址。11个寄存器的位地址如图2-3所示。
2.3 MCS-51单片机存储器
2.3.1 程序存储器
2.2.3 工作寄存器和特殊功能寄存器
1、工作寄存器
MCS-51有32个工作寄存器，分为四个区（或组）每个区为8个寄存器R0、R1、R2、R3、R4、R5、R6、R7，每一时刻只有一个区工作。由PSW寄存器中的RS1、RS0的值来决定当前的工作区：
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
GND：接地端。
工作电压范围：4.0~5.5V。
晶振引脚：XTAL1：芯片内部振荡电路输入端。
XTAL2：芯片内部振荡电路输出端。
当外接晶振时，XTAL1和XTAL2各接晶振的一端。
I/O引脚：P0.0～P0.7：P0口8位双向口线。第一功能为基本输入/输出，第二功能是为扩展系统分时提供数据总线和低8位地址总线。
课题
第2章MCS-51系列单片机的系统结构
2.1内部结构与引脚功能
学时
2学时
授课类型
理论讲授
教学目标
1．知识目标
掌握89S51单片机的内部结构和引脚功能。
2．能力目标
通过直观教学和教师的具体讲解，培养学生的逻辑思维和抽象思维能力；培养学生归纳总结问题的能力。
3．情感目标
通过对专业入门知识的生动形象的教学，使学生对本课程产生浓厚兴趣，激发学生的学习热情。
图2.7 MCS-51系列单片机的内部存储器配置
程序存储器可寻址的地址空间为64K字节，它包括片内ROM和片外ROM。MCS-51系列单片机中，有的芯片有片内程序存储器（如89S51），有的芯片内没有程序存储器（如8031）。下面以89S51为例讲述地址空间的分配。
89S51片内有4 KB ROM，片外还可以扩展64 KB ROM。片内4 KB ROM和片外低4 KB ROM地址重复，分配的地址空间为0000H~0FFFH。由 引脚输入的信号决定是使用片内ROM还是片外ROM。
口线
第二功能信号
第二功能
P3．0
RXD
串行数据输入
P3．1
TXD
串行数据输出
P3．2
外部中断0请求输入
P3．3
外部中断1请求输入
P3．4
T0
定时Hale Waihona Puke /计数器0外部输入P3．5
T1
定时器/计数器1外部输入
P3．6
外部RAM写选通
P3．7
外部RAM读选通
控制引脚：ALE/ ：地址锁存控制/片内ROM编程脉冲输入信号。
·地址/数据总线的工作过程
当系统片外扩展时，控制信号使多路转换开关MUX接通A端，P0口就可以作为地址/数据总线。
二、P1口
P1口的一位结构图如图2.4所示。
图2.4 P1口的一位结构
P1口作为通用I/O口输入和输出数据的工作过程与P0口相似。
P1口与P0口的区别是读锁存器操作时不需要向锁存器写1；输出数据时，由于位结构中含有上拉电阻，不需外接上拉电阻。
片外数据存储器扩展的最大容量为64 KB（0000H~FFFFH），由数据指针寄存器DPTR寻址。
总结
理解单片机的存储器结构对后面的编程和应用做基础
思考题
分析五种特殊功能寄存器的功能？
课题
第2章MCS-51系列单片机的系统结构
2.4 MCS-51时钟电路与复位电路
学时
2学时
授课类型
理论讲授
教学目标
1．知识目标
·P3口作通用I/O，结构和工作过程与P2口完全相同。
·P3口的某一位用作第二功能输出：该位的锁存器自动置1，与非门的输出只受“第二功能输出”端控制。“第二功能输出”端的信号经与非门和场效应管输出到该位引脚上。
·P3口的某一位用作第二功能输入：该位的锁存器和“第二功能输出”端都为1，与非门输出为低电平，场效应管截止，引脚上的信号经缓冲器进入单片机内部第二功能输入端。
·89S51还拥有看门狗电路（用于防止程序进入无序或是非法状态）和内部FLASH ROM编程逻辑电路。
二、芯片引脚功能
89S51的DIP（双列直插）封装芯片共有40个引脚，采用引脚复用技术。引脚排列如图2.2所示。
图2.2 89S51芯片引脚图
·MCS-51采用引脚复用技术。
·各引脚名称和功能
工作电源引脚：VCC：电源端。
教学重点
1．I/O口P0、P1、P2、P3的工作过程。
教法
采用“媒体演示——分析概括——巩固提高”的教学模式
教学过程
过程设计
创设情景
导入：89S51芯片的I/O口P0、P1、P2、P3主要用于完成数据的并行输入和输出，那么它们是怎么工作的呢？
根据结构图讲解各组成部分
P1口、P2口
、P3口工作过程的相似与不同；注意P3口的第二功能
·程序状态寄存器PSW
用来反映指令执行后的状态。PSW中各位的定义见表2. 4。
位序
PSW.7
PSW.6
PSW.5
PSW.4
PSW.3
PSW.2
PSW.1
PSW.0
位标志
CY
AC
FO
RS1
RS0
OV
未用
P
CY，进位标志位
AC，辅助进位标志位
FO，用户定义标志位
RS1、RS0，工作寄存器组选择位,其对应关系见表2.5。
理解MCS-51系列单片机的存储器配置
各存储器的地址范围和位寻址
理解PSW各位的定义和使用
SP的进栈和出栈
MCS-51系列单片机系统中有五种存储器,它们分别是片内RAM、片外RAM、片内ROM、片外ROM和片内特殊功能寄存器(SFR)。将这5种存储器编排在3个地址空间,即程序存储器空间、片内数据存储器空间、片外数据存储器空间。存储器空间分配情况如图2.7所示。
课题
第2章MCS-51系列单片机的系统结构
2.2并行I/O口
学时
2学时
授课类型
理论讲授
教学目标
1．知识目标
掌握MCS-51单片机并行I/O的功能和使用方法
2．能力目标
通过直观教学和教师的具体讲解，培养学生的逻辑思维和抽象思维能力；培养学生归纳总结问题的能力。
3．情感目标
通过对专业入门知识的生动形象的教学，使学生对本课程的产生浓厚兴趣，激发学生的学习热情。
一、P0口
1．P0口的一位结构
P0口的一位结构图如图2.3所示。
图2.3 P0口的一位结构
2．工作过程
P0口有两种方式：通用I/O口、地址/数据总线。
·通用I/O口的工作过程
P0输出数据时：写信号加在锁存器的时钟端CL上，内部总线上的数据通过锁存器，再经过V2管，输出在引脚上。此时为漏极开路输出，因此外接负载时要接提升电阻，否则不能正常工作。
RST：复位信号。
/VPP：访问外部程序存储器控制信号/片内FLASH ROM编程电源输入。
：外部程序存储器选通信号。
以上各引脚的功能在以后的章节有详细介绍。
总结
通过视图掌握89S51芯片每部结构和各引脚名称及功能。
思考题
1．89S51单片机内部有哪些主要部件？其功能是什么？
2．简述89S51几个控制引脚的功能。
P0输入数据时：分为读引脚和读锁存器两种工作方式，分别用到两个输入缓冲器。
读引脚操作：即为单片机执行端口输入指令（如MOV A，P0）时的操作。这时由“读引脚”信号将三态缓冲器2打开，引脚上的数据经三态缓冲器2输入内部总线。
读锁存器操作：即为单片机执行“读－修改－写”类指令（如ANL P0，A）时的操作。在执行这类指令时，由“读锁存器”信号使三态缓冲器1打开，读入P0口在锁存器中的数据，然后进行相关逻辑运算，再把结果写回到P0口。
·位寻址区
共有16个单元（20H～2FH）。这16个单元中的每一个位都有一个位地址，它们的位地址范围是00H～7FH。
·一般RAM区
共有80个单元（30H～7FH）。一般把堆栈设置在此区域中。
2．特殊功能寄存器（SFR）
典型的MCS-51单片机共有21个特殊功能寄存器（SFR），分散地分布在80H～0FFH地址空间内。下面是五种常用的特殊功能寄存器。
对照实物认识芯片各引脚名称并熟记各引脚功能
一、89S51单片机的内部结构
89S51芯片的内部结构框图如图2. 1所示。
图2.1 89S51芯片内部结构框图
·CPU是整个单片机的核心，主要功能是完成指令的运行控制、8位数据运算和位处理等。
·4 KB片内程序存储器主要用于存放程序、常数和表格。
·128 B数据存储器RAM,主要用于存放可随机读写的数据。
堆栈有两种操作：进栈和出栈。进栈操作后,SP的值自动加1,表明堆栈顶部的位置向上移；出栈操作后,SP的值自动减1,表明堆栈顶部的位置向下移。
·数据指针寄存器DPTR
DPTR是一个16位特殊功能寄存器，可作为两个8位寄存器使用，写作DPH—高8位，DPL—低8位。在系统扩展中,DPTR作为片外程序存储器和数据存储器的地址指针,指示要访问的存储器单元地址。
通过对专业入门知识的生动形象的教学，使学生对本课程的产生浓厚兴趣，激发学生的学习热情。
教学重点
1．片内数据存储器的寻址地址。
2．五种常用的特殊功能寄存器的作用。
教法
采用“媒体演示——分析概括——巩固提高”的教学模式
教学过程
过程设计
创设情景
导入：在下面的三节中，着重介绍单片机的存储器。在MCS - 51单片机中,程序存储器和数据存储器是分开的,他们有各自的寻址系统、控制信号和功能。本节详细介绍片内数据存储器。
掌握MCS-51单片机典型时钟电路；掌握典型复位电路及复位对单片机各部件的影响。
2．能力目标
通过直观教学和教师的具体讲解，培养学生的逻辑思维和抽象思维能力；培养学生归纳总结问题的能力。
·累加器ACC
8位累加器主要完成数据的算术和逻辑运算,也可以存放数据或中间结果,是最常用的特殊功能寄存器。它也是一个可位寻址的寄存器。
·B寄存器
8位B寄存器主要用于乘、除法运算，与累加器配对使用。在乘法指令中，在乘法指令中,被乘数取自A,乘数取自B,结果存放于寄存器对BA中。在除法指令中,被除数取自A,除数取自B,结果商存放于A,余数存放于B。此外,B寄存器也可作为一般的寄存器使用。