下载文档原格式
寄存器的原理寄存器是用来存放二进制数码的逻辑部件，在计算机和数字电路中应用广泛。
寄存器存放数码的方式有并行和串行两种。
并行方式是数码各位从各对应位输入端同时输入到寄存器中；串行方式是数码从一个输入端逐位输入到寄存器中。
寄存器取出数码的方式也有并行和串行两种。
并行方式是指被取出的数码在各对应位输出端上同时出现；串行方式是指被取出的数码在一个输出端上逐位出现。
寄存器分数码寄存器和移位寄存器两种。
一、数码寄存器这种寄存器只有寄存数码和清除原有数码的功能。
寄存器由触发器组成。
由于一个触发器可以存储1位二进制数，因而要存储几位二进制数就需要几个触发器。
图1所示是由F0～F3等四个D触发器组成的4位数码寄存器。
四个触发器的CP端连接在一起成为它的控制端，要存储的数码加到触发器的D输入端。
假定要存储的二进制数是1101，它们被分别加到触发器的D输入端，即D0=1，D1=0，D2=1，D3=1。
当CP脉冲（亦称寄存指令）到来后。
由于D 触发器的特性方程是在CP=1时Q n+1=D,所以在CP脉冲上升沿之后，四个触发器的状态从高位到低位被分别置成1101，即Q0=1，Q1=0，Q2=Q3=1，输入的二进制数码被存储到这个寄存器里了。
显然，D0～D3是寄存器并行的数据输入端，Q0～Q3是寄存器并行的输出端，数码寄存器是一种并行输入、并行输出寄存器。
图1 D触发器组成的4位数码寄存器逻辑图二、移位寄存器移位寄存器指具有移位功能的寄存器，即每当来一个CP脉冲（亦称移位脉冲），触发器的状态便向右或向左移一位，也就是指寄存器的数码可以在移位脉冲的控制下依次进行移位。
移位寄存器在计算机中应用广泛。
1、单向移位寄存器图2所示为用D触发器组成的4位左称寄存器，需要移位的信号加在最低位触发器F0的输入端，然后按次序把低位触发器的Q端接到相连高位触发器的D输入端上。
4个触发器的直接置0端R0并联连接，作为清零端。
移位过程：首先，寄存器应清零。
摘要当前，电子信息化高速发展，电子产品成了日常生活中必不可少的一部分。
移位寄存器在大部分电子产品中是必不可少的一部分。
本论文介绍了实现并行存取的四位移位寄存器的设计过程，从电路的构思到整个电路的完成以及其版图的设计都有一个详细的描述。
所设计的寄存器在时钟脉冲的控制下，实现数据的并行输入、并行输出，串行输入并行输出等功能。
整个设计过程全部在LINUX系统下用Cadence软件进行设计的，用Cadence软件进行电路设计并仿真。
最后,利用Cadence软件进行版图的设计,电气规则的检查和LVS的对比匹配验证。
关键词：寄存器；并行存取；版图AbstractAt present, the rapid development of electronic information technology, electronics has become an indispensable part of daily life. Most of the shift register in electronic products is essential. This paper describes the realization of access to the four parallel shift register the design process, from concept to the circuit as a whole circuit of its territory and the completion of the design has a detailed description. The design of the register under the control of the clock, the parallel data input, output parallel, serial input parallel output functions. The entire design process in LINUX system with Cadence software designed and was used Cadence software for circuit design and simulation. Finally, use Cadence software to design the territory, electrical inspection rules and LVS comparison of the match to verify.Key words:register; parallel access; territory目录引言 (1)1 设计要求 (1)2 电路构思及其理论 (1)2.1 设计思路 (1)2.2 设计构思的理论依据 (2)2.2.1 寄存器描述 (2)2.2.2 移位寄存器的特点和分类 (2)3 系统电路的设计及原理说明 (2)3.1 系统框图及说明 (2)3.2 电路设计说明 (3)3.3 关键器件介绍 (4)3.3.1 边沿D触发器 (5)3.3.2 3个二输入与非门构成的选择器 (6)4 仿真验证叙述及效果分析 (6)4.1 电路仿真 (6)4.2电路仿真结果分析 (6)5 工程设计 (7)5.1 Cadence软件介绍 (7)5.2 电路设计 (7)5.3 版图设计及验证 (8)5.3.1 版图设计 (8)5.3.2 版图验证 (9)6 调试测试分析 (10)7 结束语 (10)参考文献 (11)附录 (12)引言当今电子信息化的社会，电子产品在日常生活中随处可见。
jk触发器的工作原理及工作过程
JK触发器是数字电路中的一种基本触发器，由两个交叉耦合
的门电路组成。
它们的工作原理和工作过程如下：
工作原理：
1. J (Set) 输入信号：当J输入为高电平时，会将Q输出置为高
电平。
2. K (Reset) 输入信号：当K输入为高电平时，会将Q输出置
为低电平。
3. Q 输出信号：JK触发器的输出Q与输入J、K信号以及时
钟信号有关。
4. 时钟信号：时钟信号用于控制JK触发器的工作。
在上升沿
或下降沿（取决于电路的设计）时，JK触发器根据输入信号
的状态更新输出。
工作过程：
1. 初始状态：JK触发器的初始状态由上电时输入信号的状态
确定。
当J=K=0时，Q为先前状态的保持，即保持原来的值。
2. J=1，K=0：当J为高电平而K为低电平时，触发器会被置
入Set状态，即Q被置为高电平。
3. J=0，K=1：当J为低电平而K为高电平时，触发器会被置
入Reset状态，即Q被置为低电平。
4. J=1，K=1：当J和K均为高电平时，触发器处于反转状态。
当时钟信号的边沿到来时，Q的状态将发生改变，即Q的原
始值被翻转。
5. J=0，K=0：当J和K均为低电平时，触发器继续保持前一
个状态，即Q的值不变。
6. 更新输出：无论何时发生状态的改变，输出Q都会立即更新为新的状态。
总结起来，JK触发器根据输入信号和时钟信号的组合，可以实现保持状态、置高状态、置低状态和翻转状态四种操作。
它是许多复杂数字系统以及时序逻辑电路的重要组成部分。
jk触发器原理jk触发器是一种常用的数字电路元件，它在数字系统中起着重要的作用。
它可以用来存储一位二进制数据，并且可以在时钟信号的控制下进行数据的读写操作。
在本文中，我们将详细介绍jk触发器的原理及其工作方式。
首先，我们来看一下jk触发器的结构。
jk触发器由两个输入端（J和K）、一个时钟输入端（CLK）和两个输出端（Q和Q'）组成。
其中，J和K分别代表触发器的两个输入端，CLK代表时钟输入端，Q和Q'分别代表触发器的两个输出端。
jk触发器的内部结构由多个逻辑门组成，这些逻辑门的输入端连接到J、K和时钟输入端，输出端连接到Q和Q'。
当时钟信号到来时，jk触发器可以根据J和K的输入状态来改变输出状态。
接下来，我们来详细介绍jk触发器的工作原理。
在jk触发器中，当J和K都为低电平时，无论时钟信号如何变化，触发器的输出状态都不会改变。
当J为低电平、K为高电平时，无论时钟信号如何变化，触发器的输出状态都会被清零。
当J为高电平、K为低电平时，无论时钟信号如何变化，触发器的输出状态都会被置为1。
当J和K都为高电平时，触发器的输出状态会根据时钟信号的上升沿或下降沿来改变，如果时钟信号的上升沿到来时，输出状态会被置为1；如果时钟信号的下降沿到来时，输出状态会被清零。
除了上述的工作原理之外，jk触发器还有一个重要的特性，那就是它的边沿触发特性。
所谓边沿触发，就是指触发器的输出状态只会在时钟信号的上升沿或下降沿发生变化，而在时钟信号的稳定状态下，输出状态不会改变。
这一特性使得jk触发器在数字系统中应用广泛，特别是在时序电路中起着重要的作用。
总结一下，jk触发器是一种常用的数字电路元件，它具有较为复杂的工作原理和边沿触发特性。
通过对jk触发器的原理及工作方式进行详细的介绍，我们可以更好地理解它在数字系统中的应用，为我们的电路设计和数字系统的应用提供了重要的参考。
希望本文对大家有所帮助，谢谢阅读！。
第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示，设基本RS触发器的初始状态分别为1和0两种情况，试画出Q端的输出波形。
题9.1图解：9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。
设初始状态为0和1两种情况，试画出Q端的状态波形。
题9.2图解：9.3 设主从型JK触发器的初始状态为0，J、K、CP端的输入波形如题9.3图所示。
试画出Q端的输出波形（下降沿触发翻转）。
解：如题9.3图所示红色为其输出波形。
第9章时序逻辑电路225题9.3图9.4 设主从型JK触发器的初始状态为0，J、K、CP端输入波形如题9.4图所示。
试画出Q端的输出波形（下降沿触发翻转）。
如初始状态为1态，Q端的波形又如何？解：如题9.4图所示红色为其输出波形。
题9.4图9.5 设维持阻塞型D触发器的初始状态为0，D端和CP端的输入波形如题9.5图所示，试画出Q端的输出波形（上升沿触发翻转）。
如初始状态为1态，Q端的波形又如何？解：如题9.5图所示红色为其输出波形。
第9章时序逻辑电路226题9.5图9.6 根据CP时钟脉冲，画出题9.6图所示各触发器Q端的波形。
（1）设初始状态为0；（2）设初始状态为1。
（各输入端悬空时相当于“1”）题9.6图解：第9章时序逻辑电路2279.7 题9.7图所示的逻辑电路中，有J和K两个输入端，试分析其逻辑功能，并说明它是何种触发器。
题9.7图=⋅⋅⋅=⋅+⋅解：由图得D Q F J Q Q F J QJ K Q n D Q n+10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 0 01 0 0 1 11 0 1 1 11 1 0 1 11 1 1 0 0此电路为D触发器和与非门组成的上升沿触发的JK触发器。
9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形，试画出Q1和Q2端的输出波形。
设初始状态Q1=Q2=0。
题9.8图解：第9章时序逻辑电路2289.9 试用4个D触发器组成一个四位右移移位寄存器。
大工19春《数字电路与系统》在线作业1一、单项选择题：1、TTL与非门当输入端A、B取值分别为（）时，输出端值为0。
A.0、0B.0、1C.1、0D.1、1正确答案:D2、全体最小项的和为（）。
A.不定值B.无穷大C.1D.0正确答案:C3、1+A=（）A.AB./AC.0D.1正确答案:D4、三个变量A、B、C可以构成几个最小项？（）A.3B.6C.8D.9正确答案:C5、数字电路的基本运算单元是（）运算。
A.加法B.减法C.乘法D.移位正确答案:A6、二进制数1101与下列哪个数相等？（）A.十进制数12B.十进制数13C.十进制数25D.十进制数26正确答案:B二、多选题：1、下列关于8421BCD码的说法中，正确的是（）。
A.8421BCD码可以直接转换成二进制数B.8421BCD码不能直接转换成二进制数C.8421BCD码可以直接转换成十进制数D.8421BCD码不能直接转换成十进制数正确答案:BC2、数字信号的特点是（）。
A.在时间上是连续的B.在时间上是离散的C.在数值上是连续的D.在数值上是离散的正确答案:BD3、逻辑代数中的变量可以有下列哪些取值？（）A.0B.1C.2D.3正确答案:AB4、TTL与非门中不用的输入端如何处理？（）A.接+5V高电平B.与使用端并联C.接地D.悬空正确答案:ABD5、化简逻辑表达式的优点在于：表达式化简的越简单，则（）。
A.其表示的逻辑关系越明显B.可以节省材料C.可以降低成本D.可以提高系统的可靠性正确答案:ABCD6、下列数中与8421BCD码（10000111.10010100）相等的是（）。
A.二进制数1010111.1111B.二进制数10000111.10010100C.十进制数87.94D.十进制数135.5625正确答案:AC三、判断题：1、最大项和标准或项是同一概念。
A.错误B.正确正确答案:B2、TTL电路采用+5V电源。
A.错误B.正确正确答案:B3、运用反演规则时，不是单一变量上的反号可以变化。
寄存器实验实验报告一. 引言寄存器是计算机中重要的数据存储器件之一，用于存储和传输数据。
通过对寄存器进行实验，我们可以更好地理解寄存器的工作原理和应用。
本实验旨在通过设计和测试不同类型的寄存器，深入掌握寄存器的各种功能和操作。
二. 实验设计本实验设计了两个寄存器的实验，分别为移位寄存器和计数器寄存器。
1. 移位寄存器实验移位寄存器是一种特殊的串行寄存器，它能够实现对数据位的移位操作。
本实验设计了一个4位的移位寄存器，分别使用D触发器和JK触发器实现。
实验步骤如下：1) 首先，根据设计要求将4个D或JK触发器连接成移位寄存器电路。
2) 确定输入和输出端口，将输入数据连接到移位寄存器的输入端口。
3) 设计测试用例，输入测试数据并观察输出结果。
4) 分析实验结果，比较不同触发器类型的移位寄存器的性能差异。
2. 计数器寄存器实验计数器寄存器是一种能够实现计数功能的寄存器。
本实验设计了一个二进制计数器，使用T触发器实现。
实验步骤如下：1) 根据设计要求将多个T触发器连接成二进制计数器电路。
2) 设计测试用例，输入计数开始值，并观察输出结果。
3) 测试计数的溢出和循环功能，观察计数器的行为。
4) 分析实验结果，比较不同计数器位数的性能差异。
三. 实验结果与分析在实验过程中，我们完成了移位寄存器和计数器寄存器的设计和测试。
通过观察实验结果，可以得出以下结论：1. 移位寄存器实验中，无论是使用D触发器还是JK触发器，移位寄存器都能够正确地实现数据位的移位操作。
而使用JK触发器的移位寄存器在性能上更加优越，能够实现更复杂的数据操作。
2. 计数器寄存器实验中，二进制计数器能够准确地实现计数功能。
通过设计不同位数的计数器，我们发现位数越多，计数范围越大。
综上所述，寄存器是计算机中重要的存储器件，通过实验我们深入了解了寄存器的工作原理和应用。
移位寄存器和计数器寄存器都具有广泛的应用领域，在数字电路设计和计算机系统中起到了重要作用。
jk触发器的工作原理及工作过程
jk触发器是一种常用的数字电子元件，常用于时序逻辑电路中。
它是由两个互补的触发器（J触发器和K触发器）组成的。
J触发器和K触发器都是基本的触发器类型，它们都有一个时
钟输入、一个置位输入和一个复位输入，并且都能够存储一个比特的状态。
触发器的输出又会作为自身输入的一部分。
在JK触发器中，J输入和K输入分别代表两个互补的输入。
当时钟信号上升沿到达时，JK触发器的内部电路会依据如下
的规则工作：
如果J和K都为0，那么JK触发器的输出将保持不变；
如果J为1，K为0，那么JK触发器的输出将被置为1；
如果J为0，K为1，那么JK触发器的输出将被置为0；
如果J和K都为1，那么JK触发器的输出将被反转（即从1
变为0，或者从0变为1）。
在JK触发器的工作过程中，有一个重要的概念叫做“边沿触发”。
这意味着JK触发器只会根据时钟信号的上升沿来改变
输出状态。
当时钟信号的下降沿到达时，输入不会对输出产生任何影响。
通过组合多个JK触发器，可以构建出更复杂的时序逻辑电路，如计数器等。
由于JK触发器的输出会依赖于上一个触发器的
输出，因此可以将多个JK触发器串联起来，每一个触发器的
输出作为下一个触发器的输入，从而实现时序逻辑功能。
总之，JK触发器是一种常见的数字电子元件，其工作原理基于J和K输入的组合，依据时钟信号的上升沿触发，通过组合多个JK触发器可以构建出更复杂的时序逻辑电路。
一、概述74LS73 JK触发器是一种常用的数字逻辑集成电路，用于存储和处理二进制数据。
它是一种双触发器芯片，内部集成了两个独立的JK触发器，每个触发器可以存储一个二进制位。
本文将详细介绍74LS73 JK触发器的逻辑功能和应用。
二、74LS73 JK触发器的结构74LS73 JK触发器采用双D触发器结构，每个触发器都包括J、K、CLK和Q输出端。
当J和K输入端同时为高电平时，触发器处于保持状态，保持着之前的输出值；当J和K输入端同时为低电平时，触发器处于复位状态，输出值为0；当J为高电平、K为低电平时，触发器处于置位状态，输出值为1；当J为低电平、K为高电平时，触发器处于倒置状态，输出值为0。
CLK端用于控制时钟信号的输入，根据时钟信号的变化触发器的输出也会相应改变。
三、74LS73 JK触发器的逻辑功能74LS73 JK触发器的逻辑功能非常直观，根据输入端J和K的状态可以分为四种情况，分别对应四种逻辑功能，如下：1. 当J和K输入端均为高电平时，触发器处于保持状态，保持着之前的输出值，这时触发器不受时钟信号的影响，适用于存储数据的应用场合；2. 当J和K输入端均为低电平时，触发器处于复位状态，输出值为0，适用于清零操作；3. 当J为高电平、K为低电平时，触发器处于置位状态，输出值为1，适用于设置特定状态；4. 当J为低电平、K为高电平时，触发器处于倒置状态，输出值为0，适用于反转输出。
四、74LS73 JK触发器的应用74LS73 JK触发器作为数字逻辑集成电路，在数字电路设计中具有广泛的应用。
其逻辑功能的灵活性和稳定性使得它成为数字系统中不可或缺的部分。
常见的应用包括但不限于：1. 数据存储：利用74LS73 JK触发器的保持状态，可以实现数据的存储和暂存，用于缓存和中间结果的存储；2. 时序控制：利用74LS73 JK触发器的时钟输入，可以实现时序控制，用于控制数字系统的运行顺序和时序逻辑；3. 状态机设计：利用74LS73 JK触发器的置位和复位功能，可以设计各种状态机和自动控制系统，用于实现复杂的逻辑控制；4. 信号转换：利用74LS73 JK触发器的倒置功能，可以实现信号的转换和逻辑运算，用于逻辑运算和信号处理。
移位寄存器基础知识把若干个触发器串接起来,就可以构成一个移位寄存器。
由4个边沿D 触发器构成的4位移位寄存器逻辑电路如图8.8.1所示。
数据从串行输入端D1输入。
左边触发器的输出作为右邻触发器的数据输入。
假设移位寄存器的初始状态为0000，现将数码D3D2D1D0(1101)从高位(D3)至低位依次送到D1端，经过第一个时钟脉冲后，Q0＝D3。
由于跟随数码D3后面的数码是D2，则经过第二个时钟脉冲后,触发器FF0的状态移入触发器FF1,而FF0变为新的状态,即Q1＝D3，Q0＝D2。
依此类推,可得4位右向移位寄存器的状态,如表8.8.1所示。
由表可知，输入数码依次地由低位触发器移到高位触发器,作右向移动。
经过4个时钟脉冲后,4个触发器的输出状态Q3Q2Q1Q0与输入数码D3D2D1D0相对应。
为了加深理解,在图8.8.2中画出了数码1101(相当于D3＝1,D2＝1,D1＝0 ,D0＝1)在寄存器中移位的波形,经过了4个时钟脉冲后,1101出现在寄存器的输出端Q 3Q2Q1Q0。
这样，就可将串行输入（从D1端输入）的数码转换为并行输出（从Q3、Q2、Q1、Q0端输出）的数码。
这种转换方式特别适用于将接收到的串行输入信号转换为并行输出信号，以便于打印或由计算机处理。
在图8.8.3中还画出了第5到第8个时钟脉冲作用下，输入数码在寄存器中移位的波形(如图8.8.2所示)。
由图可见，在第8个时钟脉冲作用后，数码从Q3端已全部移出寄存器。
这说明存入该寄存器中的数码也可以从Q端串行输出。
根据需要，可用更多的触发器组成多位移位寄存器。
除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器，其级间连接方式如图8.8.3所示。
根据JK触发器的特征方程，由图8.8.3可得:FF2和FF3的接法与FF1完全相似，所以各JK 触发器均以D 触发器的功能工作，图8.8.3和图8.8.1所示电路具有相同的功能。
课题十四：触发器与时序逻辑电路（二）【学习内容】寄存器用来暂时存放参与运算的数据和运算结果，有无移位的功能又可以分为数码寄存器和移位寄存器，通过重点学习后者，结合二进制计数器，达到使学生熟悉计数器工作。
【学习重点】寄存器的时序电路各类寄存器的工作原理【学习难点】移位脉冲及其时序电路【学习内容】●寄存器用来暂时存放参与运算的数据和运算结果。
●寄存器常分为数码寄存器和移位寄存器两种，其区别在于有无移位的功能1.数码寄存器(1)电路图形：(见P379图14.2.1)由D触发器（上升沿触发）组成的四位数码寄存器。
(2)工作原理①先复位（清零），使四个触发器FF3~FF0全处于态。
②当“寄存器指令”）正脉冲到来时，四位二进制数d3d2d1d0就存入四个触发器2．移位寄存器(1)电路图(见P379图14.2.2)图14.2.2是由JK触发器组成的四位移位寄存器.(2)工作原理:●设寄存的二进制数为1011,按移位脉冲(即时钟脉冲)的工作节拍从高位到低位依次串行送到D端①工作之初先清零.首先D=1,第一个移位脉冲的下降沿来到时使触发器FF0翻转,Q0=1,其他仍保持0态;②接着D=0,第二个移位脉冲的下降沿来到时使FF0和FF1同时翻转,由于FF1的J=1,FF0的J=0,所以Q1=1,Q0=0,Q2和Q3仍为0;③以后过程如表14.2.1所示,移位一次,存入一个新数码,直到第四个脉冲的下降沿来到时,存数结束.这时,可以从四个触发器的Q端得到并行的数码输出.表14.2.1 移位寄存器的状态表14．3 计数器●计算器能累计输入脉冲的数目，可以进行加法、减法或两者兼有的计数，可分为二进制计数器、十进制计数器及任意进制计算器1.二进制计数器表14.3.1 四位二进制加法状态表(1)异步二进制加法计数器①每一个计数脉冲,最低位触发器翻转一次;②位触发器是在相信的低位触发器从1变为0进位时翻转因此可用四个主从型JK触发器来组成异步二进制加法计数器(如P381图14.3.1所示)(2)进制加法计数器①第一位触发器FF0，每来一个计数脉冲就翻转一次，故J0=K0=1；②第二位触发器FF1，在Q0=1时再来一个脉冲才翻转，故J1=K1=Q0；③第三位触发器FF2，在Q1=Q0=1时再来一个脉冲才翻转，故J2=K2=Q1Q0；④第四位触发器FF3，在Q2=Q1=Q0=1时再一个脉冲才翻转，故J3=K3=Q2Q1Q0 2．十进制计数器表14.3.2 8421码十进制加法计数器的状态表：(1)与二进制加法计数器比较，来第十个脉冲不是由1001变为1010，而是恢复0000。
jk触发器工作原理一、引言JK触发器是数字电路中最常用的触发器之一，它可以用于存储一个二进制位，也可以作为计数器或频率分频器的元件。
本文将详细介绍JK触发器的工作原理。
二、JK触发器的基本结构JK触发器由两个互补反馈型门电路组成。
其中，每个门电路都包括两个输入端和一个输出端。
由于门电路中存在反馈回路，因此它们可以实现状态存储功能。
三、JK触发器的输入输出JK触发器有两个输入端：J和K。
当J=1、K=0时，称为置“1”状态；当J=0、K=1时，称为置“0”状态；当J=1、K=1时，称为翻转状态；当J=0、K=0时，则保持原来的状态不变。
除了输入端外，JK触发器还有两个输出端：Q和Q’。
其中Q表示当前存储的状态值（即输出值），而Q’则表示与之相反的值（即补码）。
四、JK触发器的工作原理在初始情况下，假设Q=0，则Q’=1。
此时，在输入端J和K中分别加入高电平信号和低电平信号，则第一个门电路（记为A）输出高电平信号，第二个门电路（记为B）输出低电平信号。
因此，Q的状态被置为1，Q’的状态被置为0。
接着，在输入端K中加入高电平信号，则门电路B输出高电平信号，门电路A输出低电平信号。
此时，Q的状态被置为0，Q’的状态被置为1。
当再次在输入端J中加入高电平信号时，则门电路A又会输出高电平信号，而门电路B则会输出低电平信号。
因此，Q的状态又被置为1，Q’的状态又被置为0。
如果在输入端同时加入高电平信号，则两个门电路都会输出相反的结果。
这时候，由于反馈回路存在，JK触发器的状态就会翻转一次。
五、JK触发器的应用JK触发器可以用于计数器、频率分频器、移位寄存器等数字逻辑系统中。
例如，在计数器中，每个JK触发器都可以存储一个二进制位，并且每次计数时都会翻转一次其状态值。
这样，在多个JK触发器串联连接起来后就可以实现任意位数的二进制计数了。
六、总结综上所述，JK触发器是一种非常重要且常用的数字电路元件。
它的工作原理基于两个互补反馈型门电路，并且可以实现状态存储、计数、频率分频等功能。
第7章时序逻辑电路一、学习目的时序逻辑电路是数字电子电路的另一个主要分支。
通过本章的学习要掌握时序逻辑电路的工作特点，掌握时序逻辑电路的分析方法和设计方法，掌握各种类型的计数器的基本原理和使用方法。
二、内容概要本章在介绍了时序逻辑电路的分析方法及异步计数器、同步计数器、寄存器与移位寄存器的基本工作原理后，着重介绍了有关中规模集成电路的逻辑功能、使用方法和应用。
还介绍了时序逻辑电路的设计方法。
三、学习指导本章重点：时序逻辑电路分析和设计方法，同步计数器和异步计数器的应用，寄存器的工作原理和分析方法。
本章难点：同步计数器和异步计数器的设计。
方法提示: 对时序逻辑电路的分析设计方法要认真掌握，它是数字电路设计的一个基本功。
在计数器设计和分析时要把计数器看成是“状态转换器”，对计数器的理解要跳出“计数”的限制，把它看成是多种状态的相互转换关系。
7.1 概述教学要求理解时序逻辑电路的概念理解时序逻辑电路的工作特点7.2 时序逻辑电路的分析方法教学要求理解同步时序逻辑电路的分析方法了解异步时序逻辑电路的分析方法掌握状态方程、驱动方程、输出方程的概念和用法掌握状态转换图、状态转换真值表和时序图的用法时序逻辑电路的分析：根据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后得出它的功能。
一、同步时序逻辑电路的分析方法同步时序逻辑电路的主要特点：在同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲信号CP来触发，它只控制触发器的翻转时刻，而对触发器翻转到何种状态并无影响，所以，在分析同步时序逻辑电路时，可以不考虑时钟条件。
1、基本分析步骤写方程式：输出方程：时序逻辑电路的输出逻辑表达式，它通常为现态和输入信号的函数。
驱动方程：各触发器输入端的逻辑表达式。
状态方程：将驱动方程代入相应触发器的特性方程中，便得到该触发器的状态方程。
列状态转换真值表：将电路现态的各种取值代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。
由JK触发器组成的4位移位寄存器工作原理
移位寄存器不仅有存放数码而且有移位的功能。
所谓移位，就是每当来一位移位脉冲(时钟脉冲)，触发器的状态便向右或向左移动一位，也就是指寄存的数码可以在移位脉冲的控制下依次进行移位。
移位寄存器在计算机中应用广泛。
图1所示是由JK触发器组成的4位移位寄存器。
接成D触发器，数码由D端输入。
设寄存的二进制数为1011，按移位脉冲(即时钟脉冲)的工作节拍从高位到低位依次串行送至D端。
工作之初先清零。
首先，第一个移位脉冲的下降沿来到时使触发器翻转，，其他保持0态。
接着，第二个移位脉冲的下降沿来到时使和同时翻转，由于的J端为1，的J端为0，所以，，和仍为0。
以后过程见表1，移位一次，存入一个新数码，直到第4个脉冲的下降沿来时，存数结束。
这时，可以从4个触发器的Q端得到并行的数码输出。
图1 由JK触发器组成的4位移位寄存器。
