当前位置：文档之家 › 第2章 MCS-51单片机的硬件结构 (4学时)

第2章 MCS-51单片机的硬件结构 (4学时)

  • 格式：ppt
  • 大小：686.50 KB
  • 文档页数：33

下载文档原格式

  / 33

合集下载

第02章 MCS-51单片机的结构

第02章 MCS-51单片机的结构

CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的

单片机第二章MCS-51系列单片机硬件结构

单片机第二章MCS-51系列单片机硬件结构

3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚

单片机原理 第2章 MCS-51单片机体系结构

单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、

第2章MCS-51单片机基本结构

第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指

第2章 MCS-51单片机结构与时序_110905

第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组 2.3.2 控制部件及振荡器 2.3.3 单片机工作的基本时序
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。

第2章MCS--51系列单片机的结构及原理

第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。

MC51单片机的硬件结构

种电信号，从而实现指令旳多种功能。
取指令
分析
执行
2.1 MCS - 51系列单片机旳基本构造
单片机是一种大规模集成电路芯片，其上集成有CPU、 存储器、I/O口(串行口、并行口)、其他辅助电路(如中断 系统，定时/计数器，振荡电路及时钟电路等)。
其基本构造框图如下：
VCC VS S
RAM地 址 寄存器
最终止果
原始数据
输入设备 与程序
数
中间成果/
据
最终成果
存储器 最终
成果
输出设备
程 序
控制器
计算机系统旳硬件构成框图
单片机 微机 返回
CPU
存储器
DB
AB CB I/O口
微机旳构造框图
单片机 计算机 返回
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
当A中1旳个数为奇数时， P =1； 当A中1旳个数为偶数时， P =0。
D0 P
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
P2
PSW
P3
1、SP称为堆栈指针，8位寄存器
2、 SP用来存储堆栈栈顶旳地址。
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机旳内部构造
返回
DPTR RAM PC ROM

第2章 MCS-51单片机


（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有

第2章 MCS-51单片机的内部结构

P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。

第2章 MCS-51单片机的硬件结构

CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

2.4 MCS-51单片机引脚说明 单片机引脚说明
1. 主电源引脚：VCC、VSS 主电源引脚： 、 2. 外接晶体引脚：XTAL1和XTAL2 外接晶体引脚： 和
XTAL1 – 接外部晶体的一个引脚。当采用外部时钟时，对于 HMOS 接外部晶体的一个引脚。当采用外部时钟时， 单片机，该引脚接地； 单片机， 单片机，该引脚接地；对CHMOS单片机，该引脚接外部 单片机 时钟输入 。 XTAL2 – 接外部晶体的另一引脚。当采用外部时钟时，对于 HMOS 接外部晶体的另一引脚。当采用外部时钟时， 单片机， 单片机， 单片机，该引脚接外部时钟输入 ；对CHMOS单片机，该 单片机 引脚应悬浮 。
7. P0.0 -- P0.7：P0口引脚 ： 口引脚
漏极开路双向I/O口 在访问外部存储器时，是分时复用的低 位地 漏极开路双向 口。在访问外部存储器时，是分时复用的低8位地 址和数据总线。负载能力： 个 址和数据总线。负载能力：8个LSTTL。 。
8. P1.0 – P1.7：P1口引脚 ： 口引脚
（1） P0口位结构
地址/数据
VCC
控制
读锁存器 T1 内部总线 写锁存器 D P0.n 锁存器 Q
MUX
Q T2
P0.n
读引脚
漏极开路结构：作I/O使用时，可能需要加上拉电阻 漏极开路结构： I/O使用时， 使用时 输出操作：输出总线地址/数据， 输出操作：输出总线地址/数据，输出端口数据 输入操作：读引脚，读锁存器（ 修改—写指令 输入操作：读引脚，读锁存器（读—修改 写指令） 修改 写指令）
中断入口地址表
中断源 外中断0（INT0） 定时器0（T0） 外中断1（INT1） 定时器1（T0） 串行口（UART） 入口地址 0003H 000BH 0013H 001BH 0023H
每个中断源有8字节的中断服务程序空间， 每个中断源有 字节的中断服务程序空间，如果中断程 字节的中断服务程序空间 序不大于8字节 可在中断矢量处开始存放。 字节， 序不大于 字节，可在中断矢量处开始存放。若中断程序大 字节， 于8字节，则可在此空间内安排一条跳转指令。 字节 则可在此空间内安排一条跳转指令。
准双向口的概念
引脚上的外部信号既加在三态缓冲器的输入端， 引脚上的外部信号既加在三态缓冲器的输入端， 又加在输出级FET的漏极上，若此FET是导通的， FET的漏极上 FET是导通的 又加在输出级FET的漏极上，若此FET是导通的，引脚 上的电位始终被箝位在低电平（ 上的电位始终被箝位在低电平（除非外部信号有极大 的负载能力）。 的负载能力）。 此时若读入数据，则总是读到0。为了保证读入 此时若读入数据，则总是读到0 数据正确，在读入数据之前应先向端口锁存器写1 数据正确，在读入数据之前应先向端口锁存器写1， 使输出级的FET截止，引脚处于悬浮状态， FET截止 使输出级的FET截止，引脚处于悬浮状态，可作高阻 输入。 输入。 因此说P0口在作为I/O口使用时是准双向口。 因此说P0口在作为I/O口使用时是准双向口。 P0口在作为I/O口使用时是准双向口
0区：R0->00H，R1->01H； 1区 R0->08H，R1->09H
特殊功能寄存器（ 特殊功能寄存器（SFR） ）
SFR：具有特殊功能的RAM单元（状态和控制） 地址范围：80H—FFH 共21个，离散分布，
有11个可以位寻址。 注意：不应访问未定义的RAM单元。
特殊功能寄存器介绍
1. 累加器—ACC：存放操作数、运算结果 2. B寄存器：乘除法指令中使用，亦可作为通用RAM单元。 3. 程序状态字（PSW）： D7 D6 D5 D4 D3 D2 D1 D0 CY AC F0 RS RS OV P 1 0 CY（PSW.7）：进位标志，可被硬件、软件清零或置位。 AC（PSW.6）：辅助进位标志，低4位有进位或借位时置位。 F0（PSW.5）：用户定义的状态标志，用软件清零或置位。 RS1 RS0（PSW.4 PSW.3）：寄存器区控制位。 OV（PSW.2）：溢出标志，执行加减指令产生溢出时置位。 P（PSW.2）：奇偶标志，ACC中值为1的位数为奇数时置位。
二、内部数据存储器
RAM) 数据存储器 (RAM) 内部数据地址空间
0xFF 高128字节RAM (只能间接寻址) 0x80 0x7F (直接和间接寻址) 0x30 0x2F 0x20 0x1F 0x00 低128字节RAM (直接和间接寻址) 特殊功能寄存器 (只能直接寻址)
位寻址空间 通用工作寄存器
（2） P1口位结构
VCC 读锁存器 内部上拉电阻 内部总线 写锁存器 D P1.n 锁存器 Q T Q P1.n
读引脚
（3） P2口位结构
读锁存器 地址 控制 VCC
内部上拉电阻 内部总线 写锁存器 D P2.n 锁存器 Q Q P2.n T
MUX
读引脚
P2口与P1口结构基本相同，可作为高8位地址总线
MCS-51单片机有 个双向 位I/O口，每个口都 单片机有4个双向 单片机有 个双向8位 口 包含一个输出锁存器（即专用寄存器P0—P3）、一 ）、一 包含一个输出锁存器（即专用寄存器 ）、 个输出驱动器和一个输入缓冲器。 个输出驱动器和一个输入缓冲器。 访问外部存储器时，地址由P0和P2口送出，数 口送出， 访问外部存储器时，地址由 和 口送出 据通过P0口传送 此时P0口是分时复用的双向总线 口传送， 口是分时复用的双向总线。 据通过 口传送，此时 口是分时复用的双向总线。 不使用外部存储器时，可作为准双向口使用。 不使用外部存储器时，可作为准双向口使用。
特殊功能寄存器介绍
4. 堆栈指针—SP：指示栈顶在内部RAM中的位置。 系统复位后SP被初始化为07H，堆栈 实际从08H开始（注意寄存器区的位置） 5. 数据指针—DPTR：存放16位数据地址（访问外部RAM或P） 可分为DPH和DPL单独操作，可作通用RAM单元 6. 端口P0—P3：I/O端口锁存器 7. 其它SFR：在有关章节介绍 SBUF、SCON、TH0、TL0、TH1、TL1 IP、IE、TMOD、TCON、PCON
10. P3.0 – P3.7：P3口引脚 ： 口引脚
带内部上拉电阻的双向I/O口 具有第二功能。负载能力： 个 带内部上拉电阻的双向 口。具有第二功能。负载能力：4个LSTTL。 。
MCS-51时钟及时序
2.5 MCS-51单片机的时序 单片机的时序
拍节： 拍节： 把振荡器发出的振荡脉冲的周期定义为拍节（ 表示）， 把振荡器发出的振荡脉冲的周期定义为拍节（用P 表示）， 状态： 状态： 振荡脉冲经过二分频以后，就是单片机的时钟信号， 时钟信号的周期定义为状态 振荡脉冲经过二分频以后，就是单片机的时钟信号，把时钟信号的周期定义为状态 表示）。 （用S表示）。 表示 机器周期： 机器周期： 完成一个基本操作所需要的时间。一个机器周期由12个时钟周期组成 个时钟周期组成。 完成一个基本操作所需要的时间。一个机器周期由 个时钟周期组成。
保持高电平时， 值超过0FFFH 当EA保持高电平时，访问内部程序存储器，但在 值超过 保持高电平时 访问内部程序存储器，但在PC值超过 或其它内部程序存储器最高地址） （或其它内部程序存储器最高地址）时，将自动转向外部程序存储器 执 行程序。 行程序。 对于EPROM型单片机，在编程期间，该引脚用于施加编程电源。 型单片机， 对于 型单片机 在编程期间，该引脚用于施加编程电源。
3. RST/VPD：复位和备用电源引脚 ：
振荡器运行时， 振荡器运行时，该引脚出现两个机器周期的高电平将使单片机复位 。 VCC掉电期间，该引脚可接上备用电源，以保持内部 掉电期间， 的数据。 掉电期间 该引脚可接上备用电源，以保持内部RAM的数据。 的数据
4. ALE/PROG：地址锁存/编程脉冲引脚 ：地址锁存 编程脉冲引脚
不外接程序存储器时：
不外接数据存储器时， 口作为通用 口作为通用I/O口 不外接数据存储器时，P2口作为通用 口。 外接256B 数据存储器时，使用 数据存储器时，使用MOVX @Ri类指令， 类指令， 外接 类指令 送出低8位地址 口不受影响。 由P0送出低 位地址，P2口不受影响。 送出低 位地址， 口不受影响 使用MOVX @DPTR类指令时，需输出 位地址， 类指令时， 位地址， 使用 类指令时 需输出16位地址 存储器访问周期内P2口保持高 位地址信息， 口保持高8位地址信息 存储器访问周期内 口保持高 位地址信息，而锁 存器的内容保持不变， 存器的内容保持不变，故访问周期结束后锁存器的 内容又回到引脚上。可在一定限度内作I/O使用 使用， 内容又回到引脚上。可在一定限度内作 使用，如 作为输入口。 作为输入口。
P3口的第二功能表
I/O口 口 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 第二功能 RXD TXD INT0/ INT1/ T0 T1 WR/ RD/ 说 明 串行口数据接收端 串行口数据发送端 外部中断请求0 外部中断请求 外部中断请求1 外部中断请求 定时器/计数器 定时器 计数器0 计数器 定时器/计数器 定时器 计数器1 计数器 外部RAM写信号 写信号 外部 外部RAM读信号 外部 读信号
（4） P3口位结构
第二输出功能 读锁存器 内部上拉电阻 内部总线 写锁存器 D P3 .n 锁存器 Q Q T P3 .n VCC
读引脚 第二输入功能
当某一位实现第二功能时，该位的锁存器置 。 当某一位实现第二功能时，该位的锁存器置1。引脚 输入经过两个缓冲器， 输入经过两个缓冲器，第二功能输入取自第一个缓冲器 的输出端，通用输入信号取自三态缓冲器的输出端。 的输出端，通用输入信号取自三态缓冲器的输出端。
通用工作寄存器
内部数据存储器 00—1FH共32个单元是4个 通用工作寄存器区。用户可通过改变PSW（程序 状态字）中的RS1（PSW.4)和RS0 （PSW.3)来切 换寄存器区，可实现快速现场保护。