基于EDA的多路抢答器设计
- 格式:doc
- 大小:259.00 KB
- 文档页数:13
学号:常州大学毕业设计(论文)(2012届)题目学生学院专业班级校内指导教师专业技术职务校外指导老师专业技术职务二○一二年六月基于EDA智能抢答器设计摘要本课题设计一款基于EDA的智能抢答器,采用VHDL硬件描述语言编程。
本设计选择以EMP570T100C3芯片为核心芯片,由LED灯提示模块、编码模块、锁存模块和数码显示模块等组成。
设计平台为Altera公司的Quartus II 8.0软件。
本文详细介绍了智能抢答器的设计过程,包括系统软件方案设计、系统硬件方案设计、芯片选择、编译仿真平台选择、计时模块的选择、选择控制等部分的设计与实现,对深入研究EDA技术和抢答器具有重大意义。
实验结果表明,该设计不仅实用性强,占用硬件资源少,体积小,而且反映速度快,便于操作,娱乐性强,适合于几十人的抢答,提高了市场竞争力高,具有良好的应用前景。
关键词:EDA、VHDL、抢答器Based on the design of EDA intelligent vies to answer first Abstract: This topic design based on a EDA intelligent vies to answer first device,with VHDL hardware description language programming. This design choice to EMP570T100C3 chip as core chip, the LED lights direction module, code modules, lock to save module and digital display module. Design platform for Altera company Quartus II 8.0 software.This paper introduces the design process of the intelligent vies to answer first device , including the system software project design, system hardware design, chip, compiled, choose simulation platform choice, the choice of the module, choose timer control part of the design and implementation, to the more EDA technology and vies to answer first instruments have great significance.The experimental results show that the design not only practical, take up less hardware resources, small volume, and reflect the speed, it is easy to operate, entertaining strong, suitable for dozens of people vies to answer first, improve the market competitiveness is high, it has a good application prospect.Key words:EDA、VHDL、Vies to answer first device目录摘要 (I)目录............................................................................................................................ I II 1 引言.. (1)1.1课题的开发背景和意义 (1)1.2抢答器的现状 (1)1.3课题任务 (2)2 EDA开发技术概述 (3)2.1 EDA技术的概念 (3)2.2 EDA技术的发展史 (3)2.3 VHDL语言的特点 (4)2.4 Quartus II 8.0简介 (4)2.5 CPLD简介 (5)2.5.1 CPLD可编程逻辑器件的发展历程 (5)2.5.2 CPLD的特点 (6)2.5.3 CPLD的使用 (6)3 系统分析与总体方案设计 (8)3.1智能抢答器的整体设计 (8)3.2智能抢答器的硬件框图 (8)3.3实现方案分析与比较 (9)3.4 硬件方案设计 (10)3.4.1 设计平台与仿真工具选择 (10)3.4.2 自顶向下的设计方法 (11)3.4.3 芯片EPM570T100C3简介 (12)3.4.4 芯片74HC04N介绍 (12)3.4.5 芯片CD4060介绍 (12)3.5 抢答器外围电路设计 (13)3.5.1 电源部分 (13)3.5.2 晶振部分 (13)3.6 管脚设置 (14)4 抢答器功能实现与仿真 (15)4.1 顶层模块图 (15)4.2 模块详细设计 (15)4.2.1 编码模块 (15)4.2.2 锁存模块 (17)4.2.3 扬声器提示模块 (18)4.2.4 数码显示模块 (19)4.3 顶层模块设计 (20)5 结论 (21)参考文献 (22)致谢 (23)附录 (24)1 引言1.1课题的开发背景和意义当今的社会竞争日益激烈,选拨人才,评选优胜,知识竞赛之类的活动愈加频繁,而在竞赛中往往分成几组参加,这时针对主持人提出的问题,如果要是让抢答者用举手方式来抢答,这在某种程度上会因为主持人的主观误断造成比赛的不公平。
EDA技术大作业(一)4路抢答器的设计1.设计要求利用基本逻辑门电路、组合逻辑电路和触发器,设计一个四人抢答器。
要求:1)四个参加者编号为A、B、C和D,对应组号为1~4,每个参加者控制一个按键,用其发出抢答信号。
2)主持人有一个控制按键,用于将系统清零,即数码显示管灯灭,并控制抢答开始。
3)参加者按抢答按钮,蜂鸣器响铃,对应的指示灯亮,同时数码管上显示最先抢答者的组号。
4)电路具有互锁功能,有人优先抢答后系统能自动关闭其他路的输入信号。
2.设计报告要求1)给出设计方案,画出设计电路框图,并对各个功能模块进行简单的描述。
2)在multiSIM 2001下绘制仿真电路图,并进行仿真验证。
提示:采用CMOS器件设计抢答器(也可以采用74LSXXX系列芯片)数码显示抢答器采用CMOS电路制作,由触发器、编译码电路、数码管、LED指示灯和蜂鸣器等组成,数码管用于显示抢答者的组号,电路框图如下图所示。
(1)数码显示抢答器框图(2)参考电路(仅供参考,请自己设计)这里采用CMOS器件4511、4013、4069、4072设计4路抢答器,图中J1~J4为抢答按钮,J5为复位按钮,4013为D触发器,4069为反相器,4072为4输入或门,4511为4线-七段锁存/译码/驱动器。
(3)仿真分析依次按下A、B、C、D键观察数码管显示状态和蜂鸣器的输出状态。
按下复位键R,观察数码管显示状态和蜂鸣器的输出状态。
南京航空航天大学金城学院本科生实验报告课程名称:EDA技术设计题名:4路抢答器的设计学生姓名:XXX班级学号:XXXXX2010年X月X日一、实验题目和要求二、设计框图三、设计电路图要求对电路图进行简单的功能描述四、仿真结果和分析五、对本课程的几点建议附:个人联系方式手机:E-mail:。
学生课程设计报告课程名称:EDA数字抢答器目录一、课程设计目的 (3)二、课程设计题目描述和要求 (3)三、课程设计报告内容 (4)四、结论 (21)五、结束语 (22)六、参考书目 (22)一、课程设计目的.设计一个可容纳4组参赛的数字式抢答器。
通过此次设计熟练掌握VHDL 语言,并掌握设计所用的软件。
二、课程设计题目描述和要求在许多比赛活动中,为了准确、公正、直观地判断出第一抢答者通常设置一台抢答器,通过数显、灯光及音响等多种手段指示出第一抢答者。
同时,还可以设置计分、犯规及奖惩计录等多种功能。
本设计的具体要求是:(1) 设计制作一个可容纳四组参赛者的数字智力抢答器,每组设置一个抢答按钮供抢答者使用。
(2) 电路具有第一抢答信号的鉴别和锁存功能。
(3) 系统具有计分电路。
(4) 系统具有犯规电路。
系统设计方案:系统的输入信号有:各组的抢答按钮A、B、C、D,系统清零信号CLR,系统时钟信号CLK,计分复位端RST,加分按钮端ADD,计时预置控制端LDN,计时使能端EN,计时预置数据调整按钮可以用如TA、TB表示;系统的输出信号有:四个组抢答成功与否的指示灯控制信号输出口可用如LEDA、LEDB、LEDC、LEDD表示,四个组抢答时的计时数码显示控制信号若干,抢答成功组别显示的控制信号若干,各组计分动态显示的控制信号若干。
整个系统至少有三个主要模块:抢答鉴别模块;抢答计时模块;抢答计分模块,其他功能模块(犯规警告模块,输出显示模块)。
三、课程设计报告内容按照要求,我们可以将整个系统分为四个主要模块:抢答鉴别模块;抢答计时模块;抢答计分模块;译码显示模块。
对于需显示的信息,需要增加或外接译码器,进行显示译码。
考虑到实验开发平台提供的输出显示资源的限制,我们将组别显示和计时显示的译码器内设,而将各组的计分显示的译码器外接。
整个系统的大致组成框图如图2.1所示。
图2.1 LED A LED B LED C LED D3.1抢答鉴别模块3.1.1抢答鉴别模块的功能抢答队伍共分为四组A,B,C,D。
指导教师:班级:学号:姓名:第一部分:EDA技术综述摘要:1.EDA技术的发展历程EDA技术的发展大致可分为三类:(1)20世纪70年代,在集成电路制作方面,MOS工艺得到广泛的应用。
可编程逻辑技术及其器件已经问世,计算机作为一种运算工具已经在科研领域得到广泛应用。
在70年代后期,CAD的概念已现雏形,这一阶段人们开始利用计算机辅助进行集成电路版图编辑、PCB布局布线等工作。
(2)20世纪80年代,集成电路设计进入了CMOS(互补场效应管)时代,复杂可编程逻辑器件已经进入商业应用,相应的辅助设计软件也已投入使用,而在80年代末期,出现了FPGA(Field Programmable Gate Array),CAE和CAD技术的应用更为广泛,它们在PCB设计方面的原理图输入、自动布局布线及PCB分析,以及逻辑设计、逻辑仿真、布尔方程综合和化简等方面担任了重要角色。
特别是各种硬件描述语言HDL(Hardware Description Language)的出现、应用和标准化方面的重大进步,为EDA(Electronic Design Automation,电子设计自动化)技术必须解决的电路建模、标准文档及仿真测试奠定了基础。
(3)进入20世纪90年代,随着硬件描述语言的标准化得到进一步的确立,计算机辅助工程、辅助分析和辅助设计在电子技术领域获得了更加广泛的应用,与此同时,电子技术在通信、计算机及家电产品生产中的市场需求和技术需求,也极大地推动了全新的电子设计自动化技术的应用和发展。
特别是集成电路设计工艺步入了超深亚微米阶段,百万门以上的大规模可编程逻辑器件的陆续面世,以及基于计算机技术的面向用户的低成本大规模ASIC设计技术的应用,促进了EDA技术的形成。
2.常见的EDA工具软件及相关设计方法和应用展望(1)EDA工具软件EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。
EDA技术课程设计报告题目智力竞赛抢答器设计学院电子信息工程学院专业学生姓名学号年级级指导教师职称二〇一一年十二月智力竞赛抢答器摘要:本课程设计分为智力竞赛抢答器的分模块设计和智力竞赛抢答器的原理图设计两个层次的设计。
在本次设计中,模块设计分为锁存器设计,编码器设计,译码器设计;系统开发平台为MAX plus Ⅱ;硬件描述语是VHDL。
竞赛者可以分为八组,抢答时各组对主持人提出的问题要在最短的时间内做出判断,并按下抢答按键回答问题。
当第一个人按下按键后,则在显示器上显示该组的号码,同时电路将其他各组按键封锁,使其不起作用。
回答完问题后,由主持人将所有按键恢复,重新开始下一轮抢答。
关键词:锁存;显示;抢答器;目录第1章引言 (1)1.1 EDA的概述 (1)1.2 MAX+plus II的概述 (1)1.3 VHDL的概述 (2)1.4 智力竞赛抢答器的概述 (2)1.4.1 课程设计题目 (2)1.4.3 课程设计的思想 (2)1.4.4 软硬件运行环境及开发工具 (3)第2章设计流程 (4)2.1设计模块方框图 (4)2.2 模块功能分析 (4)2.2.1 抢答输入开关电路 (4)2.2.2 锁存器 (4)2.2.4 译码器 (4)2.2.5 解锁器 (4)2.2.6数码显示器与喇叭 (5)2.2.7图1.1与图2.1比较 (5)第3章软硬件设计 (6)3.1系统方框图 (6)3.2模块分析 (6)3.2.1锁存器模块和仿真波形 (6)3.2.2编码器模块和仿真波形 (9)3.2.3译码器模块和仿真波形 (10)3.2.4完整模块和仿真波形 (12)3.3硬件调试与操作说明 (13)3.3.1引脚锁定 (13)3.3.2调试与故障处理 (14)第4章课程设计总结与体会 (15)参考文献 (16)附录共阴极7段数码管 (17)第1章引言1.1 EDA的概述20世纪90年代,国际上电子和计算机技术较先进的国家,一直在积极探索新的电子电路设计方法,并在设计方法、工具等方面进行了彻底的变革,取得了巨大成功。
目录目录 0一、方案设计与论证 (2)二、单元电路设计 (4)(一)抢答鉴别模块 (4)(二)计时模块 (7)(三)数据选择模块 (9)(四)报警模块 (11)(五)译码模块 (13)(六)分频模块 (14)(七)顶层文件 (16)(八)主电路连线图 (19)(九)将程序下载到芯片FLEX—EPF10LC84-4上,引脚图如下 (19)三、器件编程与下载 (20)四、性能测试与分析 (20)五、实验设备 (20)六、心得体会 (21)七、参考文献 (21)程序设计流程图一、方案设计与论证将该任务分成七个模块进行设计,分别为:抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块,最后是撰写顶层文件.1、抢答器鉴别模块:在这个模块中主要实现抢答过程中地抢答功能,并能对超前抢答进行警告,还能记录无论是正常抢答还是朝前抢答者地台号,并且能实现当有一路抢答按键按下时,该路抢答信号将其余个绿抢答封锁地功能.其中有四个抢答信号s0、s1、s2、s3;抢答使能信号s;抢答状态显示信号states;抢答与警报时钟信号clk2;系统复位信号rst;警报信号tmp.2、抢答器计时模块:在这个模块中主要实现抢答过程中地计时功能,在有抢答开始后进行30秒地倒计时,并且在30秒倒计时后无人抢答显示超时并报警.其中有抢答时钟信号clk2;系统复位信号rst;抢答使能信号s;抢答状态显示信号states;无人抢答警报信号warn;计时中止信号stop;计时十位和个位信号tb,ta.3、数据选择模块:在这个模块中主要实现抢答过程中地数据输入功能,输入信号a[3..0]、b[3..0]、c[3..0];计数输出信号s;数据输出信号y;计数脉冲clk2,实现a、b、c按脉冲轮流选通,在数码管上显示.4、报警模块:在这个模块中主要实现抢答过程中地报警功能,当主持人按下控制键,有限时间内人抢答或是计数到时蜂鸣器开始报警,有效电平输入信号i;状态输出信号q;计数脉冲clk2.5、译码模块:在这个模块中主要实现抢答过程中将BCD码转换成7段地功能.6、分频模块:在这个模块中主要实现抢答过程中实现输出双脉冲地功能.7、顶层文件:在这个模块中是对前七个模块地综合编写地顶层文件.抢答器地设计分析按照要求,我们可以将整个系统分为四个主要模块:抢答鉴别模块;抢答计时模块;抢答计分模块;译码显示模块.对于需显示地信息,需要增加或外接译码器,进行显示译码.考虑到实验开发平台提供地输出显示资源地限制,我们将组别显示和计时显示地译码器内设,而将各组地计分显示地译码器外接.整个系统地大致组成框图如图2.1所示.LED ALED BLED CLED D图 2.12 电子抢答器地结构原理2.1 电子抢答器地整体结构电子抢答器地整体结构如图1所示.它包括鉴别与锁存模块、定时与犯规设置模块以及计分模块.二、单元电路设计(一)抢答鉴别模块1、VHDL源程序library ieee。
EDA抢答器设计报告设计背景抢答器是一种常见的电子设备,通常用于各种知识竞赛和考试中,可以有效的提高比赛的交互性和趣味性。
随着科技的不断发展,现在的抢答器逐渐向着数字化、智能化的方向发展,其中EDA抢答器成为了新的热点。
EDA是“Electronic Design Automation”的缩写,即电子设计自动化,主要利用计算机和相关软件工具进行各种电子设计任务,如芯片设计、电路布局等,其应用范围非常广泛。
而EDA抢答器则是一个结合了电子设计和抢答器功能的产品。
设计目标本次设计的EDA抢答器,主要目标是实现以下四个方面的功能:1.抢答功能:支持多个参赛者使用抢答器参与竞赛,可先后应答,同时记录每个参赛者的答题时间,以便后续评分;2.显示功能:支持在抢答器上显示参赛者的编号和抢答结果;3.报警功能:可根据比赛要求设置倒计时时间,并在时间结束时自动报警;4.可扩展性:支持通过扩展硬件模块或软件升级的方式扩展其功能,如增加LED灯模块、无线联网模块等。
设计方案硬件设计电路原理图本次设计采用STM32F103C8T6开发板作为主控制器,同时配合7个按键(K1 - K7)、一个LCD屏幕(1602)以及一个蜂鸣器(BZ1)完成了抢答器的基本功能设计。
其电路原理图如下图所示:硬件元器件以下是本次设计所用到的硬件元器件和其相应参数:•STM32F103C8T6主控制器•7个按键:K1 - K7•LCD屏幕:1602•蜂鸣器:BZ1•电阻:10kΩ、220Ω•电容:22pF、10uF•晶振:8MHz按键布局具体的按键布局如下图所示:软件设计编程语言与开发环境本次设计采用C语言进行编程,开发环境为Keil5。
抢答逻辑流程本次设计的抢答流程如下:1.开始运行程序,LCD屏幕显示“Game Ready!”;2.在规定时间内,参赛者按下对应的按键抢答,LCD屏幕显示相应参赛者编号,同时蜂鸣器发出短促的声音表示抢答成功;3.抢答结束后,根据抢答时间的顺序和正确性进行评分,将得分结果显示在LCD屏幕上;4.每次比赛可以显示多个参赛者的得分结果,比赛结束后可以通过按下K1键来清零得分并重新开始下一轮比赛。
一、设计说明1.1 设计思路五个参赛者每人一个开关,主持人控制总开关,主持人置高电平后,系统进入准备工作。
有人正常抢答时,相应的二极管发光,有人违规抢答时,蜂鸣器响五秒。
我设计的方案由五个高低电平控制相应的发光二极管,第六个用于主持人复位。
因此把整个课题分成两个模块:抢答器、计时器。
1.2 模块介绍1.3本次设计中用了两个模块:计时器模块和抢答器模块。
计时器模块是用74160制成,用来控制蜂鸣器响应时间。
抢答器模块用五个D触发器和五个LED指示灯制成,完成第一个开关置高电平后相应灯亮并封锁其它指示灯,使其余开关置高电平后灯不亮功能。
1.3真值表1.3.1 74160十进制加法计数器A、B、C、D为数据输入端,LDN为置数端,低电平有效,CLER是清零端,低电平有效,ENT和ENP是使能端,高电平有效,CLK为时钟输入端,QA、QB、QC、QD为数据输出端,RCO为进位输出端。
图如下所示。
1.3.2 D触发器二、原理图2.1 计时器模块原理图此计时器是用74160制成5进制计数器,将CLRN与CLK用或门连接再与输出端相与。
当CLRN输入0时,QA、QB、QC输出0,输入1时,计数器开始工作。
计数到五时,输出端通过与门将CLK信号封锁,使计时器保持五不变。
2.2 抢答器模块原理图C1为置零端,主持人控制,D1到D5由每位选手控制。
L1到L5为发光二极管,主持人置低电平后, L1到L5都被置零。
当主持人置为高电平时,抢答开始,最先抢答者对应的二极管发光,通过与门将CLK信号封锁,并输入到DFF中,则其他选手在按键时,输出不会有影响,则实现了一人抢答后,其他人不能再做答。
若重新开始则主持人再按C1清零即可。
2.3总设计原理图将两个模块组合加上蜂鸣器制成总电路图,实现抢答器功能。
三、波形仿真图3.1计时器模块波形仿真图3.2 抢答器模块波形仿真图3.3总电路波形仿真图四、管脚锁定及硬件连线4.1 D1~C2管脚锁定及硬件连线D1-K为开关,管脚锁定SW8、SW7、SW6、SW5、SW4、SW3 对应引脚号PIN53、47、46、45、44、41。
一、课题简介在许多比赛活动中,为了准确、公正、直观地判断出第一抢答者,通常设置一台抢答器,通过数显、灯光及音响等各种手段批示出第一抢答者。
同时,还可以设置计分、犯规及奖惩记录等各种功能。
本设计的具体要求是:设计制作一个可容纳四组参赛者的数字智力抢答器,每组设置一个抢答按钮供抢答者使用。
(2) 电路具有第一抢答信号的鉴别和锁存功能。
(3)系统具有计时功能(4)系统具有计分电路。
二、课题背景数字电路产品在生活中有着极其广泛的应用,包括计算机、数字通信、智能仪器仪表、自动控制及航天等领域中。
这些给人们生活,工作等方面带来了极大的方便。
数字电路设备实现简单,速度和可靠性好。
智力竞赛是一种能锻炼人的头脑开发人的IQ的一种大众化游戏,也起到娱乐的作用。
现在智力竞赛越来越被多数人喜爱和娱乐,而且国内外各地电视台、工厂、学校等单位也会常常举办类似的智力竞赛活动,然而智力竞赛抢答器是必要设备。
在有些地方举行的各种智力竞赛游戏中我们经常看到有抢答的环节,举办方大多数采用让选手通过举答题板的方法或者是举手的方式判断选手的答题权,这在某种程度上会因为主持人的主观误断造成比赛的不公平性。
所以,我们就需要一种具备自动锁存,置位,清零等功能智能抢答器来解决这些问题。
三、课题在国内外的研究现状抢答器一般分为电子抢答器和电脑抢答器。
电子抢答器的中心构造一般都是由抢答器由数字电子集成电路组成,其搭配的配件不同又分为,非语音非记分抢答器和语音记分抢答器。
非语音记分抢答器构造很简单,就是一个抢答器的主机和一个抢答按钮组成,在抢答过程中选手是没有记分的显示屏。
语音记分抢答器是由一个抢答器的主机、主机的显示屏以及选手的记分显示屏等构成,具有记分等功能。
电子抢答器多适用于学校和企事业单位举行的简单的抢答活动。
电脑抢答器又分为无线电脑抢答器和有线电脑抢答器。
无线电脑抢答器的构成是由:主机和抢答器专用的软件和无线按钮。
无线电脑抢答器利用电脑和投影仪,可以把抢答气氛活跃起来,一般多使用于电台等大型的活动。
四位智能竞赛抢答器第一章系统设计第一节课题目标《硬件描述语言》是一门技术性、应用性很强的学科,实验课教学是它的一个极为重要的环节。
不论理论学习还是实际应用,都离不开实验课教学。
如果不在切实认真地抓好学生的实践技能的锻炼上下功夫,单凭课堂理论课学习,势必出现理论与实践脱节的局面。
《HDL 项目设计》的目的就是让我们在理论学习的基础上,通过完成一个涉及时序逻辑、组合逻辑、声光输出的,具有实用性、趣味性的小系统设计,使我们不但能够将课堂上学到的理论知识与实际应用结合起来,而且能够对分析、解决实际的数字电路问题进一步加深认识,为今后能够独立进行某些数字应用系统的开发设计工作打下一定的基础。
通过这次设计实验,首先,使我们更加深入的巩固了书本上的知识,在掌握理论基本知识的基础上,学会了对常用软件的使用。
其次,通过这次设计实验,使我们了解并熟悉了程序的设计方法和步骤,而且在与同学讨论的同时也提高了团结合作的能力。
然后,学会用仿真实验来验证方案的正确性,培养我们综合运用知识和独立开展实验创新的能力。
最后,规范化训练我们撰写技术研究报告,提高书面表达能力。
第二节设计要求本设计是一个功能较为简单的四路抢答器,基本要求有以下几点:(1)实现一四人抢答器,有人抢答成功后,其他人再抢答无效;(2)主持人通过按键清除抢答信息,并开始30秒的答题倒计时,当倒计时结束时,通过蜂鸣器响来提示回答问题时间到,此时可以开始新一轮的抢答。
第三节设计方案设计是以Verilog HDL语言为基础设计的电子抢答器,在设计过程中先将系统模块化,然后逐步实现,根据设计功能要求,该设计主要包括按键抢答输入,数码管显示,报警电路及FPGA系统。
抢答器结构原理图如图1:图1 抢答器结构原理图第二章系统分析与实现第一节系统分析该系统可实现要求中的最基本功能,除此之外还可以实现抢答时间限制的功能,其中,抢答成功者组号由静态显示的方法使用,使四个数码管同时显示其组号,同时,该抢答者对应的led灯亮。
EDA课程设计设计题目:智力竞赛抢答器一.电路功能:可满足8个组,同时参加竞赛。
抢答器复位后,数码显示为0,在竞赛主持人出完题并示意抢答开始后,每个组都可以通过各自的按钮开关发出抢答信号,抢答器一旦接收到某组最先发出的信号后,立即让数码管显出该组的组号,同时发出音响提示,且对后来组发出的抢答信号一律不与理睬。
主持人用复位钮复位抢答器,数码显示归0,提示音停止,在抢答组回答完问题后,重复前述过程,可进行下一题抢答。
二.原理框图(见附图)三.设计要求用VHDL语言描述抢答器逻辑功能,经编译后仿真,仿真波形正确后,加上段码译码器编译通过后方可在实验箱上下载,做真实电路验证。
四. 撰写设计报告给出设计方案框图,包括模块的划分,信息的传递关系;给出各模块的VHDL程序;给出每个模块的仿真波形图,并附以文字说明;写出设计的心得体会和收获。
一.结构描述法1(先锁存后编码)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY scq_8 ISPORT (g: IN STD_LOGIC_VECTOR (8 DOWNTO 1); rst, en: IN STD_LOGIC;q: OUT STD_LOGIC_VECTOR (8 DOWNTO 1)); END scq_8;ARCHITECTURE one OF scq_8 ISBEGINPROCESS ( rst, en)BEGINIF rst='0' THENq<= "11111111";ELSIF en ='1' THENq<=g;END IF;END PROCESS;END one;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY bm8_4 ISPORT(d: IN STD_LOGIC_VECTOR(8 DOWNTO 1); sum: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END bm8_4;ARCHITECTURE one OF bm8_4 ISBEGINPROCESS(d)BEGINCASE d ISWHEN "11111110" => sum<="0001";WHEN "11111101" => sum<="0010";WHEN "11111011" => sum<="0011";WHEN "11110111" => sum<="0100";WHEN "11101111" => sum<="0101";WHEN "11011111" => sum<="0110";WHEN "10111111" => sum<="0111";WHEN "01111111" => sum<="1000";WHEN OTHERS => sum<="0000";END CASE;END PROCESS;END one;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S ISPORT(A: IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END;ARCHITECTURE one OF DECL7S ISBEGINPROCESS(A)BEGINCASE A ISWHEN "0000" => LED7S <= "0111111";WHEN "0001" => LED7S <= "0000110";WHEN "0010" => LED7S <= "1011011";WHEN "0011" => LED7S <= "1001111";WHEN "0100" => LED7S <= "1100110";WHEN "0101" => LED7S <= "1101101";WHEN "0110" => LED7S <= "1111101";WHEN "0111" => LED7S <= "0000111";WHEN "1000" => LED7S <= "1111111";WHEN "1001" => LED7S <= "1101111";WHEN "1010" => LED7S <= "1110111";WHEN "1011" => LED7S <= "1111100";WHEN "1100" => LED7S <= "0111001";WHEN "1101" => LED7S <= "1011110";WHEN "1110" => LED7S <= "1111001";WHEN "1111" => LED7S <= "1110001";WHEN OTHERS => NULL;END CASE;END PROCESS;END;四.状态机描述法LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY qdq8_1 ISPORT(rst,clk: STD_LOGIC;g: IN STD_LOGIC_VECTOR(8 DOWNTO 1);q: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);sq: OUT STD_LOGIC );END qdq8_1;ARCHITECTURE one OF qdq8_1 ISTYPE s IS (s0,s1);SIGNAL crt_s: s;SIGNAL sum: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGINPROCESS(rst,clk,g)BEGINIF rst='0' THEN crt_s<=s0;ELSIF clk'event AND clk='1' THENCASE crt_s ISWHEN s0 => q<="0000";sq<='0';CASE g ISWHEN "11111110" => sum<="0001";crt_s<=s1;WHEN "11111101" => sum<="0010";crt_s<=s1;WHEN "11111011" => sum<="0011";crt_s<=s1;WHEN "11110111" => sum<="0100";crt_s<=s1; WHEN "11101111" => sum<="0101";crt_s<=s1; WHEN "11011111" => sum<="0110";crt_s<=s1; WHEN "10111111" => sum<="0111";crt_s<=s1; WHEN "01111111" => sum<="1000";crt_s<=s1; WHEN OTHERS => crt_s<=s0;END CASE;WHEN s1 => q<=sum; sq<='1';crt_s<=s1;END CASE;END IF;END PROCESS;END one;。
指导教师:班级:学号:姓名:第一部分:EDA技术综述摘要:1.EDA技术的发展历程EDA技术的发展大致可分为三类:(1)20世纪70年代,在集成电路制作方面,MOS工艺得到广泛的应用。
可编程逻辑技术及其器件已经问世,计算机作为一种运算工具已经在科研领域得到广泛应用。
在70年代后期,CAD的概念已现雏形,这一阶段人们开始利用计算机辅助进行集成电路版图编辑、PCB布局布线等工作。
(2)20世纪80年代,集成电路设计进入了CMOS(互补场效应管)时代,复杂可编程逻辑器件已经进入商业应用,相应的辅助设计软件也已投入使用,而在80年代末期,出现了FPGA(Field Programmable Gate Array),CAE和CAD技术的应用更为广泛,它们在PCB设计方面的原理图输入、自动布局布线及PCB分析,以及逻辑设计、逻辑仿真、布尔方程综合和化简等方面担任了重要角色。
特别是各种硬件描述语言HDL(Hardware Description Language)的出现、应用和标准化方面的重大进步,为EDA(Electronic Design Automation,电子设计自动化)技术必须解决的电路建模、标准文档及仿真测试奠定了基础。
(3)进入20世纪90年代,随着硬件描述语言的标准化得到进一步的确立,计算机辅助工程、辅助分析和辅助设计在电子技术领域获得了更加广泛的应用,与此同时,电子技术在通信、计算机及家电产品生产中的市场需求和技术需求,也极大地推动了全新的电子设计自动化技术的应用和发展。
特别是集成电路设计工艺步入了超深亚微米阶段,百万门以上的大规模可编程逻辑器件的陆续面世,以及基于计算机技术的面向用户的低成本大规模ASIC设计技术的应用,促进了EDA技术的形成。
2.常见的EDA工具软件及相关设计方法和应用展望(1)EDA工具软件EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。
山东建筑大学课程设计说明书目录摘要1、课程设计目的与要求 (1)2、课程设计原理.................................................................. 错误!未定义书签。
3、课程设计内容.......................................................................................... .. (2)3.1软件整体设计 (2)3.2总体设计电路 (3)3.3模块设计和相应模块程序 (4)3.3.1抢答鉴别模块 (4)3.3.2计时模块 (7)3.3.3数据选择模块和译码模块 (9)3.3.4仿真及仿真结果分析 (11)结论与致谢................................................................................................. 错误!未定义书签。
参考文献..................................................................................................... 错误!未定义书签。
附录. (14)山东建筑大学课程设计说明书摘要抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路,竞赛者可以分为若干组,抢答时各组对主持人提出的问题要在最短的时间内做出判断,并按下抢答按键回答问题。
当第一个人按下按键后,则在显示器上显示该组的号码,同时电路将其他各组按键封锁,使其不起作用。
若抢答时间内无人抢答,警报器发出警报。
回答完问题后,由主持人将所有按键恢复,重新开始下一轮抢答。
因此要完成抢答器的逻辑功能,该电路至少应包括抢答鉴别模块、计时模块、选择模块和报警模块组成。
关键词:抢答鉴别封锁计时报警Verilog HDL山东建筑大学课程设计说明书1、课程设计目的与要求根据设计要求分析智力抢答器的功能,掌握设计中所涉及到抢答锁存;抢答计时;数据选择;译码显示、Verilog HDL语言的编程技术,阐明设计原理。
基于eda技术的抢答器的设计与实现下载提示:该文档是本店铺精心编制而成的,希望大家下载后,能够帮助大家解决实际问题。
文档下载后可定制修改,请根据实际需要进行调整和使用,谢谢!本店铺为大家提供各种类型的实用资料,如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等,想了解不同资料格式和写法,敬请关注!Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!基于EDA技术的抢答器的设计与实现1. 引言抢答器在教育和培训中起到了重要作用,它能够激发学生的参与和竞争意识。
系别:电子工程系专业:电子信息工程技术班级:电信092班姓名:xxxxxxxx合作者:xxxxxxx学号:xxxxxxxxxxxx指导老师:xxxxx日期:2011年6月11日评分标准:1、考勤(10分)..........................................................( )分;2、纪律(10分)..........................................................( )分;3、完成设计所用的时间(20分)....................................( )分;4、课设答辩(50分)..................................................( )分;5、课设报告(10分)..................................................( )分;总分.....................( )分。
目录1、设计题目..................................................(第3页)2、设计目的..................................................(第3页)3、设计任务和要求.......................................(第3页)4、设计思路..................................................(第3页)5、设计内容..................................................(第3页)6、实验设备..................................................(第4页)7、程序清单..................................................(第4页)8、仿真图和锁引脚图..................................(第5页)9、设计心得..................................................(第6页)10、参考资料..................................................(第7页)一、设计题目:四路抢答器二、设计目的:《EDA课程设计》是继《模拟电子技术基础》、《数字电子技术基础》、《电子技术基础实验》课程后,电气类、自控类和电子类等专业学生在电子技术实验技能方面综合性质的实验训练课程,是电子技术基础的一个部分,其目的是通过一周的时间,让学生掌握EDA的基本方法,熟悉一种EDA软件(Quarrus II 6.0),并能利用EDA 软件设计一个电子技术综合问题,并在实验板上成功下载,为以后进行工程实际问题的研究打下设计基础。
VHDL 四路智力抢答器EDA 课程设计一、任务与目的1.1熟练掌握EDA 工具软件Quartus 的使用1.2 熟悉使用VHDL 硬件描述语言描述数字电路1.3 学会使用VHDL 进行大规模集成电路设计1.4 学习使用CPLD/FPGA 实验系统硬件验证电路设计的正确性1.5 初步掌握EDA 技术并具备一定的可编程逻辑芯片的开发能力二、设计题目与要求2.1 设计题目四路智力竞赛抢答器2.2 设计要求1. 按所布置的题目要求,每一位学生独立完成全过程2. 分模块层次化的设计;3. 各功能模块的底层文件必须用VHDL 语言设计,顶层文件可以用VHDL 语言设计,也可以用原理图设计。
2.3 设计内容设计一个可容纳四组参赛者同时抢答的数字抢答器。
主持人可控制系统发的清零和抢答的开始,控制电路可实现最快抢答选手按键抢答的判别和锁定功能,并禁止后续其他选手抢答。
抢答选手确定后给出选手编号的显示,抢答选手的编号显示保持到系统被清零为止,若提前抢答则对相应的抢答组发出警告。
*扩展内容:增加答题限时的功能,在确定了抢答成功有效后,有主持人按下答题限时功能键,开始9s 的倒计时。
在计时结束后,超时提示LED 闪烁。
在主持人按下clear 开关时限时复位。
三、功能分析四路智力竞赛抢答器按功能设计分为三个模块1. 抢答锁存模块,在主持人发出抢答指令后(start=''),若有参赛者按下抢答按钮,则显示器显示抢答组别,同时电路处于自锁状态,使其它组的抢答器不起作用。
主持人可以用清零按钮进行清零(Clr= '0').若抢答指令未发出(Start='0'),而有参赛者按下抢答按钮,则发出警告信号(alm=1).2. 显示功能模块,在参赛者抢答信号(组别)发出后,对参赛者信号进行译码,然后用7 段数码管显示出来。
3. 计时模块,在确定了抢答成功有效后,有主持人按下答题限时功能键,开始9s 的倒计时。
目录第一章 EDA技术简介 (2)第二章抢答器的设计要求 (2)第三章抢答器的设计分析 (3)第四章抢答器的抢答鉴别模块 (4)4.1抢答鉴别的功能 (4)4.2抢答鉴别模块的源程序 (4)4.3抢答鉴别模块的时序仿真图 (7)第五章抢答器的计时模块 (8)5.1计时模块的功能 (8)5.2计时模块的源程序 (8)5.3计时模块的时序仿真图 (11)第六章抢答器的计分模块 (12)6.1计分模块的功能 (12)6.2计分模块的源程序 (12)6.3计分模块的时序仿真图 (15)第七章抢答器的译码显示模块 (16)7.1译码显示模块的功能 (16)7.2译码显示模块的源程序 (16)7.3译码显示模块的时序仿真图 (17)第八章抢答器的其他功能模块 (18)8.1其他功能模块的具体信息 (18)第九章抢答器的顶层原理图设计 (19)9.1顶层原理图的源文件 (20)9.2顶层设计的时序仿真图 (21)第十章抢答器的硬件测试 (22)10.1抢答器的引脚绑定 (22)10.2抢答器的测试结果 (22)第十一章课程设计的总结 (23)参考文献 (23)1第一章 EDA技术简介数字抢答器控制系统在现今许多工厂、学校和电视台等单位所举办的各种知识竞赛中起着不可替代的作用。
基于EDA技术设计的电子抢答器,以其价格便宜、安全可靠、使用方便而受到了人们的普遍欢迎。
本文以现场可编程逻辑器件(FPGA)为设计载体,以硬件描述语言VHDL为主要表达方式,以OuartusⅡ开发软件和GW48EDA开发系统为设计工具设计的电子抢答器,具有抢答鉴别与锁存功能以及60秒答题限时功能、对抢答犯规的小组进行警告和对各抢答小组进行相应的成绩加减操作等功能。
第二章抢答器的设计要求1 电子抢答器的功能该电子抢答器实现的功能主要包括四项操作:(1)第一抢答信号的鉴别和锁存该电子抢答器共设4个组别,每组控制一个抢答开关,分别为a,b,c,d。
指导教师:班级:学号:姓名:第一部分:EDA技术综述摘要:1.EDA技术的发展历程EDA技术的发展大致可分为三类:(1)20世纪70年代,在集成电路制作方面,MOS工艺得到广泛的应用。
可编程逻辑技术及其器件已经问世,计算机作为一种运算工具已经在科研领域得到广泛应用。
在70年代后期,CAD的概念已现雏形,这一阶段人们开始利用计算机辅助进行集成电路版图编辑、PCB布局布线等工作。
(2)20世纪80年代,集成电路设计进入了CMOS(互补场效应管)时代,复杂可编程逻辑器件已经进入商业应用,相应的辅助设计软件也已投入使用,而在80年代末期,出现了FPGA(Field Programmable Gate Array),CAE和CAD技术的应用更为广泛,它们在PCB设计方面的原理图输入、自动布局布线及PCB分析,以及逻辑设计、逻辑仿真、布尔方程综合和化简等方面担任了重要角色。
特别是各种硬件描述语言HDL(Hardware Description Language)的出现、应用和标准化方面的重大进步,为EDA(Electronic Design Automation,电子设计自动化)技术必须解决的电路建模、标准文档及仿真测试奠定了基础。
(3)进入20世纪90年代,随着硬件描述语言的标准化得到进一步的确立,计算机辅助工程、辅助分析和辅助设计在电子技术领域获得了更加广泛的应用,与此同时,电子技术在通信、计算机及家电产品生产中的市场需求和技术需求,也极大地推动了全新的电子设计自动化技术的应用和发展。
特别是集成电路设计工艺步入了超深亚微米阶段,百万门以上的大规模可编程逻辑器件的陆续面世,以及基于计算机技术的面向用户的低成本大规模ASIC设计技术的应用,促进了EDA技术的形成。
2.常见的EDA工具软件及相关设计方法和应用展望(1)EDA工具软件EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。
目前进入我国并具有广泛影响的EDA软件是系统设计软件辅助类和可编程芯片辅助设计软件:Protel、PSPICE、multisim7、OrCAD、PCAD、、LSIIogic、MicroSim,ISE,modelsim等等。
这些工具都有较强的功能,一般可用于几个方面,例如很多软件都可以进行电路设计与仿真,同进还可以进行PCB自动布局布线,可输出多种网表文件与第三方软件接口。
(2)相关设计方法a. 前端设计(系统建模RTL 级描述)后端设计(FPGAASIC)系统建模b. IP 复用c. 前端设计d. 系统描述:建立系统的数学模型。
e. 功能描述:描述系统的行为或各子模块之间的数据流图。
f. 逻辑设计:将系统功能结构化,通常以文本、原理图、逻辑图、布尔表达式来表示设计结果。
g. 仿真:包括功能仿真和时序仿真,主要验证系统功能的正确性及时序特性。
(3)应用展望a.EDA技术将广泛用于高校电类专业的实践教学工作中。
b.EDA技术将广泛应用于科研工作和新产品的开发中。
c.EDA技术将广泛应用于专用集成电路的开发。
d.EDA技术将广泛应用于传统机电设备的升级换代和技术改造。
EDA技术的主要内容:EDA是电子设计自动化(Electronic Design Automation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。
EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA软件目前在国内比较流行的EDA 软件工具主要有Altera公司的MAX+plusⅡ和QuartusⅡ,Lattice公司的Expert LEVER和Synario,Xilinx公司的Foundation 和Alliance,Actel公司的Actel Designer等.第二部分:EDA设计实践报告1).多路抢答器2).内容摘要多路抢答器是一种竞赛中常见的仪器,基于数字电子技术,模拟电子技术,和电路等基础专业课的知识,我们做出了供四个选手或代表队用的四路抢答器。
四路抢答器的核心元件是数字电子技术中的D触发器、与非,非门、编码器和七段译码器及其显示电路。
通过这些基本元件的连接实现锁存和显示的功能。
设计的第一个阶段是原理图的设计,在理论学习的基础上我们设计出了理论上能够实现抢答器功能的逻辑电路,所用的器件主要有四D触发器、与非门、非门、优先编码器和七段数码显示管;设计的第二个阶段是用Multisim2001实现电路功能的仿真,这个阶段除了将原理图中的器件转换成Multisim2001软件提供的器件以外还要完成电路的调试、逻辑功能的实现以及仿真结果与理论结果的对比。
第三个阶段是用Protel99SE进行电路器件的模拟操作,将原理图中的器件按照Protel99SE提供的模拟器件进行安装。
第四个阶段是设计结果分析和总结,这个阶段主要是对前三个阶段的回顾和对结果的分析总结,以及课设的收获和体会。
以下是具体要求以及仿真结果演示设计一个智力竞赛抢答器,可同时供4名选手或4个代表队参加比赛,他们的编号分别是1、2、3、4、,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S1——S4。
给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
抢答器具有数据锁存和显示的功能。
抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管行显示出选手的编号。
此外,要封锁输入电路,禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
再打开仿真软件,按下F5,在将鼠标点向每一个开关,其仿真的结果如下:“×”表示“0”或“1”。
仿真的结果与设计实验的预期结果相同,说明了这套实验的设计是没有错误的,与要求的实验结果相同,则可以差能这实验电路答应出来,制成电路板了。
主持人一组二组三组四组灯一灯二灯三灯四显码器0 ××××不亮不亮不亮不亮01 1(先) × × × 亮 不亮 不亮 不亮 1 1 × 1(先) × ×不亮 亮不亮 不亮2 1 × × 1(先) × 不亮 不亮 亮不亮3 1×××1(先)不亮不亮 不亮 亮43).设计内容及要求1. 抢答器同时供4名选手或4个代表队比赛,分别用4个按钮S1~S4表示;2.设置一个系统清除和抢答控制开关R ,该开关由主持人控制;抢答器具有锁存与显示功能。
即选手按按钮,锁存相应的编码,并在LED 数码管上显示。
先抢答选手的编号一直保持到主持人将系统清除为止。
4).设计方案及系统框图 (1). 系统框图(2). 设计方案a 、 抢答器电路:(如下图)b 、数字抢答器操作应完成情况接通电源后,主持人将开关拨到关闭状态(开关接地),抢答器处于禁止状态,编号显示器灭灯;主持人将开关置于打开状态(接高电平,即1),宣布抢 答 按 钮 编 码 电 路锁 存 电 路译 码 电 路抢 答 者 号 码 显 示主持人控制按钮 控制电路"开始"抢答器工作。
选手在开始抢答时,抢答器完成优先判断、编号锁存、编号显示。
当抢答者确定后通过反馈使触发脉冲停止对74LS175N的控制以致使其他选手或代表不能再参加抢答。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
5).仿真电路设计完成图Protel图Protel封装图6).仿真调试过程及结果记录(1). 仿真调试过程在设计的抢答器电路原理图的基础上,用仿真软件Multisim2001进行电路仿真,验证设计的电路原理图能否实现所要求的功能。
打开仿真软件,在元件库里找到所需要的元件,放到仿真图上,按照设计的原理图进行布线,检查无误后按下F5件,进行仿真测试,打开不同的开关观察结果并记录结果,在与理论的结果进行核对。
仿真过程出现的问题有:(1)数码管完全不显示数字(2)小灯不受开关的的控制,始终处于亮灯的状态。
(3)74LS175N的逻辑功能和理论上的不一样,无法掌握输入与输出的对应关系。
针对以上问题我们对电路原理图进行了改进。
原来的原理图中所用的器件基本以集成的元件为主,在调试过程中我们将原来集成的与门、与非以及非门改成了独立的门电路。
在调试过程中,我们发现原来使用的电源和脉冲与理论上的相差甚远。
于是在Multisim2001软件提供的元件库中选出了和理论上相匹配的电源和元件。
电路原理图也做了相应的调整。
在原来的模拟仿真电路的基础之上,第二个阶段做出的模拟仿真电路实现了理论所要求的结果即:开始抢答后,主持人的清零开关处于接高电平状态,若开关S1先闭合,数码管显示数字“1”,与其对应的指示灯亮,其他开关的状态不再对电路产生影响;若开关S2先闭合,数码管则显示数字“2”,与其对应的指示灯亮,其他开关状态不再对电路产生影响,以此类推。
每一次抢答完成后,主持人都必须进行清零操作,清零后,任何一个选手开关的闭合都不会对电路产生影响,四个指示灯始终处于熄灭状态。
(2).结果记录主持人控制开关选手1(及代表)控制开关选手2(及代表)控制开关选手3(及代表)控制开关选手4(及代表)控制开关LED指示灯1LED指示灯2LED指示灯3LED指示灯4数字显示器显示结果0××××熄灭熄灭熄灭熄灭显示01最先按开关(输入高电平1)×××灯亮熄灭熄灭熄灭显示11×最先按开关(输入高电平1)××熄灭灯亮熄灭熄灭显示2×熄灭熄灭灯亮熄灭显示31××最先按开关(输入高电平1)熄灭熄灭熄灭灯亮显示41×××最先按开关(输入高电平1)7).设计结果分析功能一:分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;功能二:禁止其他选手按键操作无效。
工作过程:主持人开关置于接地后,74LS175N集成的四D触发器的脉冲处于低电平,抢答器不工作。
当主持人控制开关S置于接高电平状态时,抢答器处于工作状态,当有选手将键按下时(如按下S1),74LS175N的输出经门电路输出,1Q=1,LED指示灯1灯亮,74LS48D 处于工作状态,经译码显示为"1"。